「memory- access」に関連した英語例文の一覧と使い方(94ページ目) - Weblio英語例文検索

The memory cell 1-2 and the word line WL0 are activated and data 1 is read out, after that, the data 0 of the memory cell 1-2 is read out, thus output data is varied from 1 to 0, a read-out test after burn-in including an access time of all bits can be performed as a result.例文帳に追加

メモリセル１−２も、ワード線ＷＬ０を立ち上げてデータ１を読み出してから、メモリセル１−２のデータ０を読み出すことにより、出力データが１から０に変化するため、全ビットのアクセスタイムを含むバーイン後の読み出しの検査をすることができる。 - 特許庁

In the first block B1 of the ferrorlectric random access memory, a first switch transistor TC1 and a plurality of first memory cells MC1 to MC4 having ferroelectric capacitors and cell transistors connected in parallel are serially connected between first and second ends.例文帳に追加

強誘電体ランダムアクセスメモリの第１ブロックＢ１において、第１スイッチトランジスタＴＣ１と、並列接続された強誘電体キャパシタおよびセルトランジスタを有する複数の第１メモリセルＭＣ１−ＭＣ４と、が第１、第２端の間に直列接続される。 - 特許庁

To provide a processor system allowing prevention of reduction of system performance without drastically expanding circuit size when a defect is present in a part of a word line of an SRAM (Static Random Access Memory) used for a cache memory or even when a part of the word line fails.例文帳に追加

キャッシュメモリに使用されるＳＲＡＭのワードラインの一部に欠陥がある場合やワードラインの一部が故障してしまった場合であっても、回路サイズを大幅に拡大することなく、システム性能の低下を防止することができるプロセッサシステムを提供すること。 - 特許庁

To provide a magnetic random access memory that prevents a write current from decreasing owing to back bias effect of a selection transistor when a relative magnetization direction between a free layer and a pinned layer is inverted from parallel to anti-parallel, and also prevents the area of a memory cell from increasing.例文帳に追加

自由層と固定層の相対的な磁化方向を平行から反平行に反転する際、選択トランジスタのバックバイアス効果による書き込み電流の減少を防止でき、かつメモリセルの面積増大を防ぐことができる磁気ランダムアクセスメモリを提供できる。 - 特許庁

In this bit reverse access circuit for rearranging plural data stored in the memory 2, plural address lines for accessing the memory from a CPU 1 are provided with address bus selecting means 3 for reconnecting address lines to one another.例文帳に追加

メモリ２に格納された複数のデータの並び替えを行うビットリバースアクセス回路において、ＣＰＵ１から前記メモリに対するアクセスを行う複数のアドレス線に、アドレス線相互を接続替えするアドレスバス切替手段３を設けたことを特徴とするビットリバースアクセス回路。 - 特許庁

In the communication apparatus, an RFID reader/writer function and an RFID tag function are attained while sharing a memory 120 and an antenna coil 161 by access control of the memory 120 to a reader/writer part 140 and a tag part 150 and correction of resonance frequency of an antenna part 160.例文帳に追加

リーダライタ部１４０及びタグ部１５０に対するメモリ１２０へのアクセス制御と、アンテナ部１６０の共振周波数の補正により、メモリ１２０とアンテナコイル１６１を共有させつつ、ＲＦＩＤリーダライタ機能とＲＦＩＤタグ機能とを実現する。 - 特許庁

To set the initial value of main-memory resident data without depending on the backup data in a disk on computer startup or the like, in a computer network system, to provide an application program with access capability as fast as the-main-memory-resident-data allows, and to constitute a redundant system for the system.例文帳に追加

コンピュータネットワークシステムにおいて、コンピュータ起動時等にディスクのバックアップデータによらずに主記憶常駐データの初期値を設定し、アプリケーションプログラムに主記憶常駐データの可能な限り高速のアクセス性を与え、システムの冗長系を構成する。 - 特許庁

The multi-chip module comprises a first semiconductor chip on which a digital signal processing circuit is mounted; a second semiconductor chip constituting a dynamic random access memory; a third semiconductor chip constituting a nonvolatile memory; and a mounting substrate, all assembled into a stacked structure.例文帳に追加

デジタル信号処理回路が搭載された第１半導体チップと、ダイナミック型ランダム・アクセス・メモリを構成する第２半導体チップと、不揮発性メモリを構成する第３半導体チップと、搭載基板とを積層構造に組み立ててマルチチップモジュールを構成する。 - 特許庁

A command protocol maps memory pages to the SDRAM interface address space, and permits a single pin compatible multi-chip package to replace an existing SDRAM in any computing device that wants to provide the flash memory, while requiring software changes to access the flash.例文帳に追加

コマンド・プロトコルは、メモリ・ページをＳＤＲＡＭインターフェース・アドレス空間にマッピングし、フラッシュ・メモリを設けることを望む計算機において、１つのピン互換マルチチップ・パッケージと既存のＳＤＲＡＭとを交換することを可能とし、フラッシュにアクセスするためのソフトウェアの変更が行われる。 - 特許庁

When burst read is requested in access data size smaller than the number of bits in the buses from the circuit module, the memory control part 10 continuously issues the read request to the external memory 61 by the number of times smaller than the number of bursts in the requested burst read.例文帳に追加

前記メモリ制御部１０は、回路モジュールから前記バスのビット数より小さいアクセスデータサイズでバーストリードが要求されたとき、前記要求されたバーストリードのバースト数より少ない回数で前記外付けメモリ６１にリード要求を連続的に発行可能である。 - 特許庁

To attain improvement in access performance while effectively utilizing the merit of a cache memory when sharing the storage device of a fixed length format by plural main frame hosts respectively locally holding a cache memory for performing the transformation of variable length record format and fixed length format.例文帳に追加

可変長レコードフォーマットと固定長フォーマットの変換を行うためにキャッシュメモリをそれぞれがローカルに保持した複数のメインフレームホスト間で固定長フォーマットの記憶装置を共有する場合に、キャッシュメモリの利点を生かし、アクセス性能の向上を図る。 - 特許庁

On the basis of the related information, the disk array device 100 reads data stored in nearby sectors on the hard disk 103 in the cache memory 108 to increase the probability that data can be read out of the cache memory 108 at a next access request.例文帳に追加

ディスクアレイ装置１００は、この関連情報を元に、ハードディスク１０３内の所定近傍に位置するセクターに格納されているデータをキャッシュメモリ１０８に読み込み、次のアクセス要求に対しキャッシュメモリ１０８からデータ読み出しを行なえる確率を高める。 - 特許庁

A memory controller and a sprite state machine access the table of the graphics memory in the predetermined order in order to build up and display each graphics and corresponding special effect at a predetermined position in the horizontal scanning line on the screen of the television receiver.例文帳に追加

メモリ制御装置およびスプライト状態マシンは、テレビジョン受像機の画面上の水平走査線内の予め定めた位置に、各グラフィックスおよびそれに対する特殊効果を組立、表示するために、予め定めた順序で、グラフィックス・メモリのテーブルにアクセスする。 - 特許庁

In this firmware updating method in the computer server system, access to a flash memory from a south bridge is cut off in a system operation state, the firmware to be updated from a terminal is written to the flash memory via a base board management controller, and thereafter rebooting is conducted.例文帳に追加

計算機サーバ・システムにおけるファームウェアアップデート方法であって，システム稼働状態でサウスブリッジからフラッシュメモリへのアクセスを切断し、端末からの更新されるファームウェアを，ベースボード・マネージメントコントローラを経由して前記フラッシュメモリに書き込み，その後，再起動を行う。 - 特許庁

Arrangement of a data system terminal of a semiconductor memory device to a memory access terminal of a semiconductor data processing device is decided so that wiring of data and data strobe system (RTdq/dqs) is shorter than wiring of command address system (RTcmd/add).例文帳に追加

データ及びデータストローブ系統の配線（ＲＴｄｑ／ｄｑｓ）がコマンド・アドレス系統の配線（ＲＴｃｍｄ／ａｄｄ）よりも短くなるように、半導体データ処理デバイスのメモリアクセス端子に対す半導体メモリデバイスのデータ系端子の配置が決定されている。 - 特許庁

The APLU independently analyzes the commands to determine access patterns to the memory devices and dynamically selects between enabling a pre-fetch function and disabling the pre-fetch function for the memory devices based on the results of the analysis.例文帳に追加

前記ＡＰＬＵは、前記メモリ装置に対するアクセス・パターンを決定するためにこれらのコマンドを独立的に分析するとともに、かかる分析の結果に基づいて、前記メモリ装置用のプリフェッチ機能の可能化及び不能化のうち何れか一方を動的に選択する。 - 特許庁

To verify that the value of written data is right and that unnecessary writing is not performed by a smaller test bench in a shorter time without the interposition of an human error, in a logic verification technique for a plurality of DMAC (Direct Memory Access Controller) circuits accessing a common memory.例文帳に追加

共通のメモリーにアクセスする複数のＤＭＡＣ（ＤｉｒｅｃｔＭｅｍｏｒｙＡｃｃｅｓｓＣｏｎｔｒｏｌｌｅｒ）回路の論理検証手法において、書き込んだデータの値が正しい事と共に、余計な書き込みを行っていない事を、より小さなテストベンチで、より短時間に、ヒューマンエラーが介在する事無く検証できる事。 - 特許庁

When presence of defect in the read objective storage area is determined by the defect discriminating circuit 2 at the reading access to the memory section 1, the data written into the scan flip-flop SFF 5 are outputted from a selection circuit 7 as the read data of the memory section 1.例文帳に追加

メモリ部１への読み出しアクセスの際に、欠陥判定回路２において読み出し対象の記憶領域に欠陥があると判定されると、選択回路７からは、スキャンフリップフロップＳＦＦ５に書き込まれたデータがメモリ部１の読み出しデータとして出力される。 - 特許庁

The delay amount may be one or more currents or voltages indicating an amount of PVT compensation to be applied to input or output signals of an application circuit, such as a memory-bus driver, a dynamic random access memory, a synchronous DRAM, a processor or other clocked circuit.例文帳に追加

遅延量は、１つ以上の電流または電圧となる場合があり、メモリバスドライバ、動的ランダムアクセスメモリ、同期ＤＲＡＭ、プロセッサ、あるいは他のクロック回路のようなアプリケーション回路の入力信号または出力信号に適用されるＰＶＴ補正量を示す。 - 特許庁

To provide a viterbi decoder that can reduce power consumption and attain a high processing speed for the processing by employing a memory such as a conventional RAM for a path metric storage section and a path selection signal storage section and decreasing the umber of memory access times required for its ACS arithmetic operation and trace back arithmetic operation.例文帳に追加

ビタビ復号器において、一般のＲＡＭ等のメモリをパスメトリック記憶部とパス選択信号記憶部に用い、ＡＣＳ演算とトレースバック演算のメモリアクセス回数を減らして、消費電力を低減すると共に処理動作の高速化を図る。 - 特許庁

A shared memory access section 24-1 writes various parameters generated by its own computer to a parameter storage area specific to its own computer in the shared memory 22-i and broadcasts the various parameters generated by its own computer to all the other computers via the network 1.例文帳に追加

共有メモリアクセス部２４-iは、自コンピュータで生成される各種パラメータを共有メモリ２２-i内の自コンピュータに固有のパラメータ記憶領域に書き込む一方、自コンピュータで生成される各種パラメータを他の全てのコンピュータにネットワーク１を介してブロードキャスト送信する。 - 特許庁

The system body 13 is constituted of a known computer system provided with a central processing unit (CPU) 13a, a read-only memory (ROM) 13b, a random access memory (RAM) 13c, an input/output device (I/O) 13d, and so on.例文帳に追加

システム本体１３は、中央演算処理装置（ＣＰＵ）１３ａ、読み取り専用の記憶装置（ＲＯＭ）１３ｂ、読み書き可能な記憶装置（ＲＡＭ）１３ｃ、入出力装置（Ｉ／Ｏ）１３ｄなどを備えた周知のコンピュータシステムによって構成されている。 - 特許庁

In an MRAMb (magnetic random access memory), when a write data signal DI is at an "H" level, a power supply voltage Vdd is applied to one end of a source line SL corresponding to a selected memory cell MC and also a grounding voltage GND is applied to both ends of a corresponding bit line BL.例文帳に追加

このＭＲＡＭでは、書込データ信号ＤＩが「Ｈ」レベルの場合は、選択されたメモリセルＭＣに対応するソース線ＳＬの一方端に電源電圧Ｖｄｄを印加するとともに、対応のビット線ＢＬの両端に接地電圧ＧＮＤを印加する。 - 特許庁

An SRAM (Static Random Access Memory) includes a P-channel MOS transistor 1 having a comparatively high conduction resistance value which is connected between a one end of a memory cell power source wiring MVL and a line of power source potential VDD', the power source wiring MVL being provided for each row and connected to a power source node of corresponding row.例文帳に追加

このＳＲＡＭは、各行に対応して設けられて対応の行のメモリセル電源配線ＭＶＬの一方端と電源電位ＶＤＤ′のラインとの間に接続され、比較的高い導通抵抗値を有するＰチャネルＭＯＳトランジスタ１を備える。 - 特許庁

A hypervisor assigns an I/O bus direct memory access(DMA) address range to each of input/output adapters and prevents data from being transmitted between the input/output adapter inside one logic domain and a memory location assigned to the other logic domain during DMA operation.例文帳に追加

ハイパバイザが、入出力アダプタの各々にＩ／ＯバスＤＭＡアドレス範囲を割当て、直接メモリ・アクセス（ＤＭＡ）操作の間に、１論理区画内の入出力アダプタと、他の論理区画に割当てられたメモリ・ロケーションとの間のデータの伝送を防止する。 - 特許庁

A data transfer means 7 executes data transfer based on a direct memory access between a memory 1a of the equipment 1 and another peripheral equipment 8 based on a data transfer request outputted from the user process 6 and specifying the logical address converted by the means 5.例文帳に追加

データ転送手段７は、ユーザプロセス６からの第２のアドレス変換手段５によって変換された論理アドレスを指定したデータ転送要求に基づいて、周辺機器１のメモリ１ａと他の周辺機器８との間のダイレクトメモリアクセスによるデータ転送を行う。 - 特許庁

As readout control to a buffer memory in which reproduced data are temporarily stored, read is performed by using a read address RA for performing the read to access all the addresses in the buffer memory at a read speed of N-fold.例文帳に追加

再生データが一時蓄積されるバッファメモリに対する読み出し制御として、Ｎ倍速による読み出し速度によってバッファメモリの全アドレスに対してアクセスする読み出しが行われるようにするための読み出しアドレスＲＡによって読み出しを行うようにされる。 - 特許庁

An emulator inputting-outputting part 21 synchronizes with the clock for emulation supplied from an emulator 100 to transmit/receive data, and a DMA(direct memory access) transferring part 123 communicates with a virtual I/O process 110 and accesses a mounted memory 125 independently of the emulator 100.例文帳に追加

エミュレータ入出力部１２１は、エミュレータ１００より供給されるエミュレーション用クロックに同期してデータの送受信を行い、ＤＭＡ転送部１２３は、仮想Ｉ／Ｏプロセス１１０と通信を行いエミュレータ１００とは独立して実装メモリ１２５をアクセスする。 - 特許庁

As shown in the cross-sectional diagram 1 (b), a bit line BLUn comprises extension parts 16A and 16N extending in the column direction along the memory cells 10, and a contact plug 14 connected to an access transistor of each memory cell (not shown in the Fig.) formed in an Si substrate 15.例文帳に追加

図１（ｂ）の断面図に示すように、ビット線ＢＬＵｎは、メモリセル群１０に沿って列方向に延びる延伸部１６Ａおよび１６Ｂと、Ｓｉ基板１５に形成された各メモリセルのアクセストランジスタ（不図示）に接続されたコンタクトプラグ１４とを有している。 - 特許庁

To provide an on-chip test interface being integrated and always enabled which is used for verifying a function of high speed incorporated memory such as a synchronous dynamic random access memory(SDRAM) enabling performing a test with an existing tester having comparatively low operation speed (therefore, low cost), or the like.例文帳に追加

既存の比較的低速度の、（よって低コストの）テスタでテストを行なうことを可能にする、シンクロナスダイナミックランダムアクセスメモリ（「ＳＤＲＡＭ」）などの高速組込みメモリの機能を検証するために用いる、統合され常に可能化されたオンチップテストインターフェイスを提供する。 - 特許庁

The hardware-based mirroring agent, one of the implementation states of this invention, doesn't include an interior data memory device which a remote host computer can access and doesn't have the exterior connection for connecting the data memory device physically and directly to an exclusive- hardware-based mirroring device.例文帳に追加

本発明の一実施形態であるハードウェア・ベースのミラーリング・エージェントは、遠隔ホストコンピュータがアクセスできる内部データ記憶装置を含まず、データ記憶装置を専用ハードウェア・ベースのミラーリング装置に物理的に直接接続するための外部接続を備えていない。 - 特許庁

A resistive cross point memory (RXPtM) cell array device 10 (one example of which is a magnetic random access memory(MRAM) device) includes a chip 40 on which an array 12 of RXPtM cells is formed, an array 44 of sense amplifiers used in sensing resistance values of the RXPtM cells 14, and an input/output(I/O) controller 48 are formed.例文帳に追加

抵抗性交点メモリ(RXPtM)セルアレイデバイス10（この１つの例は、磁気ランダムアクセスメモリ(MRAM)デバイスである）は、RXPtＭセルのアレイ１２、RXPtＭセル14の抵抗値を読み取る際に使用されるセンス増幅器のアレイ44、及び、入力／出力(I/O)コントローラ48が形成されたチップ40を備える。 - 特許庁

To provide a data processor that always accesses a memory in a fashion satisfying a limitation when at least one of a plurality of data processing means which possibly access the memory including a shared secondary storage device has the limitation of a time period necessary for transferring of data.例文帳に追加

共有する２次記憶装置を含むメモリにアクセスすることがある複数のデータ処理手段の少なくとも一つにデータ転送に要する時間の制約が存在する場合に、その制約を満たす形で常にメモリにアクセスするデータ処理装置を提供する。 - 特許庁

The workstation system 100 includes at least one workstation 122-128 including an RFID transceiver 150, an RFID transponder tag 105 having a memory for storing a personnel identifier and an access identifier, and an access manager 140 configured for controlling access to the at least one workstation via wireless communication between the RFID transceiver 150 and the RFID transponder tag 105 regarding the access identifier and the personnel identifier.例文帳に追加

本発明に係るワークステーションシステム１００は、ＲＦＩＤトランシーバ１５０を含む少なくとも１台のワークステーション１２２〜１２８と、人員識別子とアクセス識別子とを記憶するメモリを有するＲＦＩＤトランスポンダタグ１０５と、ＲＦＩＤトランシーバ１５０とＲＦＩＤトランスポンダタグ１０５間のアクセス識別子と人員識別子に関するワイヤレス通信によって、少なくとも１台のワークステーションへのアクセスを制御するアクセスマネージャ１４０と、を備える。 - 特許庁

When memory access requests from plural clients required to guarantee the data transfer rate compete, on the basis of remaining buffer capacity, which is generated by each of clients, showing the storage conditions of data to data buffers provided for respective clients, an access right is arbitrated.例文帳に追加

データ転送レートを保証する必要がある複数のクライアントからのメモリアクセス要求が競合した場合には、各クライアントによって生成されかつ各クライアントに設けられているデータバッファへのデータの蓄積状況を示すバッファ残量に基づいて、アクセス権の調停を行なうようにした。 - 特許庁

Plural processors execute different operating systems, and a system protection map (SPM) defines a pair of address space region in the address space of a memory subsystem, assigns a resource access rights, for at least a part of the pair of address space regions, and displays which originating resource can be made to access each region.例文帳に追加

複数のプロセッサは別のオペレーティングシステムを実行し、システム保護マップ（SPM）は、メモリサブシステムのアドレス空間内の１組のアドレス空間領域を定義し、該１組の領域の少なくとも一部に資源アクセス権を割り当て、どの発信者資源が各領域にアクセス可能か表示する。 - 特許庁

To provide a memory access circuit and access method preventing malfunction by simultaneous switching by distributing timing of data to be switched, which prevents increase of an area of a ground line or a power line necessary for the malfunction prevention, or increase of a power supply voltage value.例文帳に追加

スイッチングするデータのタイミングを分散させることにより同時スイッチングによる誤動作を防止し、誤動作防止のために必要であった電源線・グラウンド線の面積増大を、もしくは電源電圧値の増大を防ぐことが可能であるメモリアクセス回路及びアクセス方法を提供する。 - 特許庁

When periodic DRAM access of picture data (photographic moving picture data or the like) from a picture input section 113 is guaranteed for the DRAM of the picture memory 115, refreshing is not performed, and when such periodic DRAM access is not guaranteed, refreshing is performed.例文帳に追加

画像メモリ１１５のＤＲＡＭに対して画像入力部１１３からの画像データ（撮影動画データなど）周期的なＤＲＡＭアクセスが保証されていればリフレッシュを非実施とし、そのような周期的なＤＲＡＭアクセスが保証されていなければリフレッシュを実施するよう制御する。 - 特許庁

If the computer is set in an assignment mode, the CPU 11 adds "degraded access privilege of user who has set assignment mode" saved in the memory 12 to the access privilege of an entry of user information about the user related to the ID of the pointing device to reregister the user information.例文帳に追加

ＣＰＵ１１はコンピュータが委譲モードに設定されていれば、メモリ１２に保存してある「委譲モードを設定したユーザの縮退したアクセス権限」を、ポインティングデバイスのＩＤに対応するユーザのユーザ情報のエントリのアクセス権限に加え、そのユーザ情報を再登録する。 - 特許庁

Image data is acquired by a scanner function 17, or an acquisition unit which is a communication unit 11, the stored image data is stored in a non-volatile memory such as a HDD 25 as the stored data, and an access right is set so that only an owner (user who inputs the data) of the stored data can access the stored data by a log management unit 21.例文帳に追加

スキャナ機能１７、又は通信部１１である取得部により画像データを取得し、ログ管理部２１により、保存データとしてＨＤＤ２５等の不揮発性メモリに保存してこの保存データの所有者（データを入力したユーザ）のみがアクセスできるようにアクセス権を設定する。 - 特許庁

To enable a single X-Y address input to perform both burst read access and burst write access, and also to simultaneously perform the input and output of data having the same X-Y address, in a memory apparatus used for digital processing of moving images.例文帳に追加

動画のディジタル処理に用いられるメモリ装置において、単一のＸ−Ｙアドレス入力で、バースト読み出しアクセス及び書き込みアクセスの双方を行うことができるようし、また同じＸ−Ｙアドレスを有するデータの入力及び出力を同時に行えるようにする。 - 特許庁

A semiconductor device comprises a DRAM 30, a cache memory 14 for retaining data of the DRAM 30, a CPU 12 connected with a bus 11, and a DRAM control circuit 16 connected between the bus 11 and DRAM 30 and performs access control to the DRAM 30 according to the access instruction transmitted from the bus 11.例文帳に追加

半導体装置は、DRAM３０と、このDRAM３０のデータを保持するためのキャッシュメモリ１４と、バス１１に接続されたCPU１２と、バス１１とDRAM３０との間に接続され、バス１１から送られてくるアクセス指示に従い、DRAM３０に対してアクセス制御を行うDRAM制御回路１６とを備えている。 - 特許庁

The information processing apparatus is configured to properly manage setting information to be managed in equipment by a database or the like, and to load a data sub-set on an on-memory for high-speed access when the information processing apparatus is used so as to achieve high-speed access necessary for the apparatus.例文帳に追加

情報処理装置において、機器内に管理される設定情報に対してデータベースなどで適切に管理する一方で、装置に必要な速度を出すために高速アクセスできるように、利用されるシーンにおいて、データのサブセットをオンメモリにロードして高速アクセスさせる。 - 特許庁

To provide an interface controller, a read access control method, and an information processor having the interface controller capable of memory read access avoiding an overflow of a receiving buffer, while maintaining versatility as the processor without applying a load to an issuer of a read request.例文帳に追加

リードリクエストの発行者に負荷を与えることなく、かつ、装置としての汎用性を維持するとともに、受信バッファのオーバーフローを回避したメモリリードアクセスを可能とするインタフェースコントローラ、リードアクセス制御方法及び該インタフェースコントローラを備える情報処理装置を提供することである。 - 特許庁

To reduce processing on the control section side of a printer body by providing a memory access control section controlling access to nonvolatile memories on the basis of instructions supplied from the printer body side control section between the nonvolatile memories provided on the printer body side control section and the ink cartridge side.例文帳に追加

プリンタ本体側制御部とインクカートリッジ側に設けられた不揮発性メモリとの間に、プリンタ本体側制御部から供給される命令に基づいて不揮発性メモリへのアクセスを制御するメモリアクセス制御部を設けることで、プリンタ本体側制御部側の処理を軽減する。 - 特許庁