「memory- access」に関連した英語例文の一覧と使い方(104ページ目) - Weblio英語例文検索

To prevent writing errors of TMR elements having a small writing margin, by equalizing to each other the values of the writing currents flowing through the writing wirings formed in the array of the respective stages of the laminated cell array of a magnetic random access memory.例文帳に追加

磁気ランダムアクセスメモリの積層セルアレイの各段アレイに形成された書き込み配線に流れる書き込み電流の値を各段で等しくなるようにし、書き込みマージンの少ないＴＭＲ素子の誤書き込みを防止する。 - 特許庁

An integrated circuit for digital signal processing includes doubled memories which are doubled for top and reverse sides and have top and reverse regions replaced by each sampling cycle, the access circuit which reads and writes signals out of and to the delay memory, and a first signal processing unit and a second signal processing unit.例文帳に追加

表裏に二重化され、サンプリング周期毎に表裏の領域が入れ替わる二重化メモリと、遅延メモリに対して信号の読書きを行うアクセス回路と、第１信号処理部と第２信号処理部を備える。 - 特許庁

To provide a semiconductor memory in which a cell plate potential is not varied even in the case that a state is shifted from a state in which accumulated electric charges do not exist in electronic charges accumulating nodes of all capacitors to access operation, when a power source is applied.例文帳に追加

電源投入時において、全てのセルキャパシタの電荷蓄積ノードには蓄積電荷は存在しない状態からアクセス動作に移行する場合おいても、セルプレート電位が変動しない半導体記憶装置を提供すること - 特許庁

The updating control part 8 updates the program stored in a program memory 2A4 or a boot disc 4A, after connecting a host I/F part 2A1 to an access request processing part 2B3 in the other controller 2B by a connection control part 7.例文帳に追加

更新制御部８は、接続制御部７によって、上位I/F部２Ａ１を他方のコントローラ２Ｂ内のアクセス要求処理部２Ｂ３に接続させた後、プログラムメモリ２Ａ４またはブートディスク４Ａに記憶されたプログラムを更新させる。 - 特許庁

The nonvolatile memory device in which area penalty is small and integration degree is high can be obtained by adopting such constitution that one access transistor is shared with the plurality of tunnel magnetoresistive elements TMR like the above constitution.例文帳に追加

本願構成の如く複数のトンネル磁気抵抗素子ＴＭＲに対して１つのアクセストランジスタを共有した構成とすることにより、エリアペナルティの小さい集積度の高い不揮発性記憶装置を実現することができる。 - 特許庁

This manufacturing method is carried out in a manner, where the upper electrode 18 of a capacitor is brought into contact with the junction layer of a transistor by a barrier metal 20 through the intermediary of a polysilicon 21 when a wiring for connecting a ferroelectric capacitor to a transistor of an Fe RAM(ferro random access memory) is formed.例文帳に追加

ＦｅＲＡＭの強誘電体キャパシタとトランジスタとの接続のための配線形成時に、キャパシタの上部電極１８は、障壁金属２０によってトランジスタの接合層にポリシリコン２１を通じてコンタクトがなされる。 - 特許庁

A semiconductor storage device is equipped with the RAM (random access memory) (10), the ODT (on die termination) circuit (30), and a JTAG (joint test action group) circuit (20).例文帳に追加

本発明の半導体記憶装置は、ＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）（１０）と、ＯＤＴ（Ｏｎ Ｄｉｅ Ｔｅｒｍｉｎａｔｉｏｎ）回路（３０）と、ＪＴＡＧ（Ｊｏｉｎｔ Ｔｅｓｔ Ａｃｔｉｏｎ Ｇｒｏｕｐ）回路（２０）と、を具備している。 - 特許庁

To achieve a semiconductor testing apparatus that writes failure data to an acquisition memory using a burst access, even in the case where the number of addresses and failure data does not match the burst length, or when irrelevant data is mixed in the failure data.例文帳に追加

アドレスとフェイルデータの数がバースト長と一致しない場合またはフェイルデータに非対象データが混在した場合でも、フェイルデータをバーストアクセスを用いて収集メモリへ書き込むことが可能な半導体試験装置を実現する。 - 特許庁

To provide a magnetic memory device provided with both of a high access speed which is a merit of an MRAM constituted of one selection element and one TMR element and the reduction of a cell area which is a merit of a cross point type MRAM.例文帳に追加

１選択素子と１ＴＭＲ素子で構成されるＭＲＡＭの利点であるアクセス速度の速さとクロスポイント型のＭＲＡＭの利点であるセル面積の縮小化とを兼ね備えた磁気メモリ装置の提供を図る。 - 特許庁

To provide a DSP capable of performing level detection processing, frequently executed by the DSP processing a musical sound signal, without requiring many steps of a μ program nor making an access circuit of a delay memory wasteful.例文帳に追加

楽音信号を処理するＤＳＰにおいて頻繁に実行されるレベル検出処理を、μプログラムの多くのステップを費やすことなく、かつ遅延メモリのアクセス回路が無駄になることもないように実行可能とするＤＳＰを実現する。 - 特許庁

An adder 22 adds a multiplied value nxXST of the multiplier 21 and the address m set in the X address counter and the added value nxXST+m is made to be the access address with respect to the picture memory arranged in a one dimensional manner.例文帳に追加

加算器２２は、乗算器２１の乗算値ｎ×ＸSTとＸアドレスカウンタにセットされたＸアドレスｍとを加算し、その加算値ｎ×ＸST＋ｍを一次元的に配列された画像メモリに対するアクセスアドレスとする。 - 特許庁

To provide a tracing method of a program executed on an NUMA (Non Uniform Memory Access) system, allowing reduction of a load on a bus between nodes when tracing operation of the program or an operating system in the NUMA system.例文帳に追加

オペレーティング・システムや、プログラムの動作をＮＵＭＡシステムにおいてトレースする場合に、ノード間のバスへの負荷を軽減させることを可能とした、ＮＵＭＡシステム上で実行されるプログラムのトレース方法を提供することである。 - 特許庁

In the substitution control, since the storage area is substituted for each nonvolatile memory generating the access error, a substitutive area for a defective address is efficiently utilized and the waste of the storage area at the time of substitution is reduced.例文帳に追加

前記代替制御ではアクセスエラーを生じた不揮発性メモリ毎に記憶領域を代替可能にするから、不良アドレスに対する代替領域を効率良く利用でき、代替に際して記憶領域の無駄を低減できる。 - 特許庁

To provide an information recording and reproducing device with use of the cache method which permits the most efficient use of cache memory, irrespective of an access pattern transmitted from a host computer, in addition, a recording and reproducing controller, and a data recording and reproducing controller.例文帳に追加

ホストコンピュータからのアクセスパターンに関わらずに、キャッシュメモリを最大限に有効利用できるキャッシュ方式を用いた情報記録再生装置および記録再生制御装置およびデータ記録再生制御方法を提供する。 - 特許庁

To provide a memory access device embedded in a microcomputer capable of changing a CS region with the setting from the outside and coping with the specification change of a system or an external device utilizing the microcomputer without regenerating the microcomputer.例文帳に追加

外部からの設定でＣＳ領域を変更でき、マイコンを利用するシステムや外部デバイスの仕様変更に対して、マイコンを再作成することなく対応できるマイコンに内蔵されるメモリアクセス装置を提供することを目的とする。 - 特許庁

On the basis of a clock Z synchronized with the clocks X and Y, the selector control part 112 switches the selectors 110a-110d and the exclusive access is enabled between the firmware 106 or the hardware 108 and the memory 114.例文帳に追加

そして、クロックＸ、Ｙと同期しているクロックＺに基づきセレクタ制御部１１２がセレクタ１１０ａ〜１１０ｄの切替えを行い、ファームウェア１０６またはハードウェア１０８とメモリ１１４との排他的なアクセスを可能とする。 - 特許庁

To prevent the degradation of processing efficiency due to access to buffer memory if packet disassembly and decoding for stream data (PES) which consists of a plurality of packets are performed or coding and packet assembly are performed to generate PES data.例文帳に追加

複数のパケットからなるストリームデータ（ＰＥＳ）のパケット分解及び復号化を行う場合又は符号化及びパケット化を行ってＰＥＳデータを生成する場合に、バッファメモリへのアクセスによる処理効率の低下を防止する。 - 特許庁

The user refers to the access data, finds the combination of the logical volume and the host computer that frequently accesses, reads, and hits the data, and informs the said combination as an attribute to the memory system with clusters from the maintenance terminal.例文帳に追加

ユーザはアクセス情報を参照し、アクセス回数が多く、リードの割合が高く、キャッシュヒット率が高いホストコンピュータと論理ボリュームの組を見つけ、保守端末からクラスタ構成記憶システムに当該組み合わせを属性として通知する。 - 特許庁

The power supply control circuit supplies the first power supply voltage to the regular cell array and the second power supply voltage to the redundant cell array when the redundant cell array is not used during the normal operation for allowing access to the memory cell.例文帳に追加

電源制御回路は、メモリセルのアクセスを許可する通常動作モード中に、冗長セルアレイが使用されないときに、レギュラーセルアレイに第１電源電圧を供給し、冗長セルアレイに第２電源電圧を供給する。 - 特許庁

It is possible to simultaneously access each memory cell of the arrays 11, 12, by selectively bringing any of the plurality of word lines WL 1 for the first port into an active state by a row decoder 16.例文帳に追加

行デコーダ１６によって複数の第１ポート用ワード線ＷＬ１のいずれかを選択的に活性状態にすることにより、１ポートメモリセルアレイ１１及び２ポートメモリセルアレイ１２のそれぞれのメモリセルに対する同時アクセスが可能である。 - 特許庁

Access points of the DDMA interfaces 132 and 143 are switched to a data transfer path 33 in the system LSI 10 prior to booting, and a boot program is transmitted from the NAND type flash memory 41 to the dual port RAM 42.例文帳に追加

システムＬＳＩ１０では、ブートに先立って、ＤＤＭＡインターフェース１３２及び１４３の接続先がデータ転送路３３に切り替えられ、ＮＡＮＤ型フラッシュメモリ４１からデュアルポートＲＡＭ４２へブートプログラムが転送される。 - 特許庁

Then the module E acquires a prescribed period and access time in each process, prepares a time table by executing scheduling so as not to generate the competion of memory accesses to a shared area and sets up the time table in a time management module F.例文帳に追加

そして、各プロセスに所定の周期及びアクセス時間を取得し、共有領域においてメモリアクセスが競合しないようにスケジューリングを行って、タイムテーブルを作成し、時間管理モジュールＦへ、このタイムテーブルを設定する。 - 特許庁

To provide a measuring device, a control circuit, a program and a measuring method for analyzing data when the measuring device does not store a large volume of data and when access concentration occurs on a memory of a device to be measured.例文帳に追加

測定装置が多量のデータを記憶することなく、測定対象装置が備えるメモリにアクセスが集中した場合のデータを解析することができる測定装置、制御回路、プログラム及び測定方法を提供する。 - 特許庁

When a display panel opening and closing sensor 122 detects closing of a display panel, a CPU 111 prohibits access to a hard disk 202, and issues an instruction for operation using only a nonvolatile memory 202 to a hard disk controller 201.例文帳に追加

表示パネルが閉じられたことを表示パネル開閉センサ１２２が検知すると、ＣＰＵ１１１は、ハードディスク２０２へのアクセスを禁止し、不揮発性メモリ２０３のみの使用で動作させる命令をハードディスクコントローラ２０１に発行する。 - 特許庁

To reduce processing standby time in relation to DMA(Direct Memory access) transfer of a processor by efficiently executing the DMA transfer regarding a multichannel DMA controller to execute an arithmetic operation of a processor and data transfer in parallel.例文帳に追加

プロセッサの演算とデータの転送とを並列実行するための複数チャネルＤＭＡコントローラに関し，ＤＭＡ転送を効率良く実行させることによって，プロセッサのＤＭＡ転送に関係する処理待ち時間を削減する。 - 特許庁

On this DRAM (dynamic random access memory) chip, a polysilicon wiring layer (p-Si) is used to form a line 3 of an external ground voltage ext.VSS, and first and second aluminum wiring layers (Al1, Al2) are used to form lines 4 and 5 of an external power voltage ext.VCC.例文帳に追加

このＤＲＡＭチップでは、ポリシリコン配線層（ｐ−Ｓｉ）で外部接地電位ｅｘｔ．ＶＳＳのライン３を形成し、第１および第２のアルミ配線層（Ａｌ１，Ａｌ２）で外部電源電位ｅｘｔ．ＶＣＣのライン４，５を形成する。 - 特許庁

When the IC card 2 is made to approach a reader/writer 5, and access is performed from a personal computer 4 to a predetermined server, the user registration of a point card system is started, and an area exclusive for a point card system is formed on the memory by the server.例文帳に追加

ICカード２をリーダライタ５に近接させ、パーソナルコンピュータ４から所定のサーバにアクセスすることにより、ポイントカードシステムの利用者登録が開始され、そのサーバにより、メモリ上にポイントカードシステム専用の領域が形成される。 - 特許庁

A bank state information generation unit 310 generates bank state information showing a bank address and a low address of a busy bank in a memory system 500 based on an access request output from a selection part 390.例文帳に追加

バンク状態情報生成部３１０は、選択部３９０から出力されたアクセス要求に基づいて、メモリシステム５００においてビジー状態にあるバンクのバンクアドレスおよびロウアドレスを示すバンク状態情報を生成する。 - 特許庁

In the case of state restoration processing, the CPU sends initial commands for restoring a controlled state of each subboard according to data stored in a backup RAM(random access memory) area and a command sending table at a backup.例文帳に追加

また、状態復旧処理を行う場合には、ＣＰＵは、バックアップＲＡＭエリアに格納されていたデータ、およびバックアップ時コマンド送信テーブルに従って、各サブ基板の制御状態を復旧させるための初期コマンドを送信する。 - 特許庁

To provide a memory, in which the increase of a circuit scale is suppressed while restricting the occurrence of imprint, the shortening of a period assigned for an original access is suppressed, and also the increase of a power consumption can be suppressed.例文帳に追加

インプリントの発生を抑制しながら、回路規模が増大するのを抑制するとともに、本来のアクセスのために充てる期間が短くなるのを抑制し、かつ、消費電力が増大するのを抑制することが可能なメモリを提供する。 - 特許庁

To realize a DRAM which is provided with a plurality of discrete operation circuits performing an access operation to a memory cell array in accordance with the detected transition of an input signal and which prevents a critical malfunction from occurring even though a glitch takes place in the input signal.例文帳に追加

入力信号の遷移の検出に応じてメモリセルアレイへのアクセス動作を行う複数の個別動作回路とを備え、入力信号にグリッチが発生しても致命的な誤動作が発生しないＤＲＡＭの実現。 - 特許庁

When a CPU 1 has a runaway and the supply of an access signal (a) is stopped to a WDT 6, a DMA controller 7 separates the CPU 1 from a CPU bus 9 via a gate circuit 5 and then sends the data to a flash memory 4 from a RAM 3.例文帳に追加

ＣＰＵ１が暴走し、ＷＤＴ６へのアクセス信号ａが止まると、ＤＭＡコントローラ７はゲート回路５にてＣＰＵ１をＣＰＵバス９から切り離した後、ＲＡＭ３のデータをフラッシュメモリー４に伝送する。 - 特許庁

The processing operation of a CE(Chip Enable) signal is changed according to an operating state so that it is possible to forcedly stop the sequential read operations of the NAND type flash memory, and to prevent unauthorized access due to continuous page read operations.例文帳に追加

動作状態に応じてＣＥ（Ｃｈｉｐ Ｅｎａｂｌｅ）信号の処理動作を変えることでＮＡＮＤ型フラッシュメモリメモリのシーケンシャルリード動作を強制的に停止し、連続ページリード動作による不正アクセスを防止する。 - 特許庁

To provide a method for scheduling and controlling access to a multibank memory having at least two banks (1 and 2) and to provide an apparatus for reading from and/or writing to recording media by using this method.例文帳に追加

本発明は、少なくとも２つのバンク（１、２）を有するマルチバンクメモリへのアクセスのスケジューリング及び制御の方法、並びにこのような方法を使用して記録媒体から読み出す及び／又は記録媒体へ書き込むための装置に関する。 - 特許庁

When the image forming apparatus receives the information acquisition instruction (S103), the image forming apparatus decides whether the reception is reception by power line communication (S104), and reads information stored in a RAM (Random Access Memory) based on a decision result (S105, S106).例文帳に追加

画像形成装置では、情報取得命令を受信すると（Ｓ１０３）、電力線通信による受信か否かを判断し（Ｓ１０４）、判断結果を基に、ＲＡＭに保存されている情報を読み出す（Ｓ１０５，Ｓ１０６）。 - 特許庁

Each node includes a plurality of processors and an interconnect chipset, issues a request for data from a processor in a first node and passes the request for data to other nodes through an expansion port (or scalability port), also starts an access of a memory in response to the request for data and snoops a processor cache of each processor in each node.例文帳に追加

各ノードは、複数のプロセッサおよび相互接続チップセットを含み、第１のノード内のプロセッサからデータ要求を発行し、拡張ポート（またはスケーラビリティポート）を通してこのデータ要求を他のノードに渡す。 - 特許庁

To reduce the memory capacity of a ROM, etc., for storing program data by varying the length of an instruction in response to a register usage frequency, and also setting the instruction being short in length in the register which frequently perform access.例文帳に追加

レジスタの使用頻度に応じて命令の長さを可変できるようにすると共に、頻繁にアクセスするレジスタには短い長さの命令をセットできるようにし、プログラムデータを格納するＲＯＭ等のメモリ容量を低減できるようにする。 - 特許庁

A transfer source address setting detection unit 305 acquires a DMA transfer source address from the DMA transfer source region transfer start address setting among register settings performed to a DMAC (Direct Memory Access Controller) 302 more than once by a master 301.例文帳に追加

転送元アドレス設定検知部３０５は、マスタ３０１がＤＭＡＣ３０２に対して複数回行うレジスタ設定のうちＤＭＡ転送元領域の転送開始アドレス設定よりＤＭＡ転送元アドレスを取得する。 - 特許庁

The hybrid recorder 1 having a nonvolatile semiconductor memory 11 and a recording magnetic disk 10 includes a mapping means 12 for mapping a first recording region 102 in the recording magnetic disk and a second recording region 110 in the nonvolatile semiconductor memory, and a control means 13 for controlling access to the second recording region mapped by the mapping means when there is an access instruction to the first recording region.例文帳に追加

不揮発性半導体メモリ（１１）及び記録用磁気ディスク（１０）を備えたハイブリッド記録装置（１）において、上記記録用磁気ディスク内の第一記録領域（１０２）と上記不揮発性半導体メモリ内の第二記録領域（１１０）とをマッピングするマッピング手段（１２）と、上記第一記録領域へのアクセス命令があると上記マッピング手段がマッピングしている上記第二記録領域にアクセスする制御を行う制御手段（１３）と、を備えるように構成する。 - 特許庁

A memory access controller 33 recognizes the header readout quantity of packets on the basis of the packet type discriminating result to generate first readout data including the header readout quantity and a readout pointer for showing the packets storing area of a packet memory 11, thereby adaptively reading header data of packets out of the first opening 11 according to the first readout data.例文帳に追加

メモリアクセス制御部３３は、パケットタイプの識別結果にもとづいて、パケットのヘッダ読み出し量を認識し、ヘッダ読み出し量と、パケットの共有メモリ１１の格納場所を示す読み出しポインタと、を含む第１の読み出しデータを生成して、第１の読み出しデータにより共有メモリ１１からパケットのヘッダ・データを適応的に読み出す。 - 特許庁

When an index memory in a route node RN is occupied by index states of a specific content due to concentration of access to the specific content in a main distribution system SM, a helper node SN having a larger index memory capacity than the route node RN participates in the main distribution system SM under management of an auxiliary server SPM.例文帳に追加

主配信システムＳＭ内において、特定のコンテンツに対するアクセス集中により、ルートノードＲＮ内のインデックスメモリが当該特性のコンテンツに対応するインデックス状態で占められているとき、補助サーバＳＰＭの管理の下、ルートノードＲＮよりインデックスメモリの容量が大きいヘルパーノードＳＮを一時的に主配信システムＳＭに参加させる。 - 特許庁

When a flash memory controller receives access to the storage region of the boot program from a CPU (a step S101), the flash memory controller outputs the read data to the CPU only when deciding that the corresponding block is not defective, from decision based on an ECC in data read from the corresponding page (steps S105, S106) and decision based on block information (step S109).例文帳に追加

フラッシュメモリコントローラは、ＣＰＵからブートプログラムの記憶領域へのアクセスを受けると（ステップＳ１０１）、対応するページから読み出したデータ中のＥＣＣに基づく判定（ステップＳ１０５，Ｓ１０６）と、ブロックインフォメーションに基づく判定（ステップＳ１０９）により、対応するブロックが不良でないと判定した場合のみ、読み出したデータをＣＰＵに出力する。 - 特許庁

The data transfer unit is provided with a read buffer for temporarily holding data read from a memory, holds the data in the read buffer, continuously reads image data of a same color when the data is read from the read buffer, eliminates an increase of an access time in reading the data from a different address of a memory, and prevents the unnecessary disconnect and retry process.例文帳に追加

メモリから読み出されたデータを、一時的に保持するためのリードバッファを備え、該リードバッファにデータを保持すると共に、リードバッファからデータを読み出す際、同じ色の画像データは連続して読み出し、メモリの異なるアドレスからデータを読み出す際のアクセス時間の増加を無くし、不要なディスコネクトやリトライ処理を回避するデータ転送装置を提供するものである。 - 特許庁

A control circuit 9 allows a coefficient set supply means 3 to supply a coefficient set, depending on an input field discrimination signal from a slave screen source, a read field discrimination signal from a master screen source, and positions of a write access pointer and a read pointer in an ODD field memory 6 and an EVEN field memory 7 to a reduction filter 2.例文帳に追加

制御回路９は、子画面ソース側からの入力フィールド判別信号、親画面ソース側からの読み出しフィールド判別信号、ＯＤＤフィールドメモリ６及びＥＶＥＮフィールドメモリ７内の書き込みアクセスポインタ及び読み出しポインタの位置に応じた係数セットを、係数セット供給手段３から縮小フィルタ２に供給する。 - 特許庁

When the read queue becomes fuller, requests are, or if the read queue gradually becomes full, three or more memory access modes are used, and gradually the requests are serviced in a manner that maximizes throughput on a memory bus to reduce the likelihood that the read queue will become full and further requests from the processor would have to be halted.例文帳に追加

読み取りキューがより満たされると、要求は、または、読み取りキューが徐々に満たされると、３つ以上のメモリ・アクセス・モードを用いて、徐々に要求は、読み取りキューが満杯になりプロセッサからのさらなる要求が停止されなければならなくなる可能性を低減するためにメモリ・バス上のスループットを最大化する仕方でサービスされる。 - 特許庁