「memory- access」に関連した英語例文の一覧と使い方(107ページ目) - Weblio英語例文検索

To eliminate the necessity of determining whether data is stored in a temporary storage apparatus, by allowing a processor to obtain an address indicating the area of the temporary storage apparatus storing the data on a main memory to be used for data access to the temporary storage apparatus.例文帳に追加

プロセッサが、メインメモリ上のデータが記憶された一時記憶装置の領域を示すアドレスを取得し、そのアドレスを用いて一時記憶装置へデータアクセスを行うことにより、一時記憶装置にデータが記憶されているか否かの判定を省略することを可能にする。 - 特許庁

The text voice synthesizing system is provided with a memory card 2-3 for recording a voice data as a text data, storing a word dictionary 4 and an element piece dictionary 5, and having a word dictionary for each usage 6, and can access information by using an index and keyword search.例文帳に追加

音声データをテキストデータとしてメモリカード２−３に記録し、単語辞書４、素片辞書５をメモリカード２−３に格納し、用途別単語辞書６をもつ形態で、見出し、キーワード検索による情報アクセスができるテキスト音声合成システムを構成する。 - 特許庁

When a front cover creation mode is specified in facsimile communication, access is made to the database of a server connected to a network 5 via a network control unit 31; required data, such as a destination name and a sender name, are acquired for storing in a memory 42 for LDAP acquisition data storage.例文帳に追加

ファクシミリ通信時表紙作成モードが指定されたとき、ネットワーク制御部（３１）を介してネットワーク（５）に接続されるサーバのデータベースをアクセスし、相手先名および送信者名等の必要なデータを取得し、ＬＤＡＰ取得データ保存用メモリ（４２）に保存する。 - 特許庁

Two path metrics before update necessary for one time of ACS arithmetic operation are stored in an even-numbered address and odd-numbered address whose bits other than the least significant bits are common in the memory 10, and the two path metrics before update are made readable by one time of access.例文帳に追加

メモリ１０では１回のＡＣＳ演算に必要な２個の更新前パスメトリックが最下位ビット以外のビットが共通の偶数番地及び奇数番地に格納されており、前記２個の更新前パスメトリックが１回のアクセスで読み出し可能になっている。 - 特許庁

To select a code capable of effectively using an aligning command and appropriately use the aligning command when code quantity is limited in generation of a multi-version code determining an address boundary in execution for using the aligning command having a boundary restriction of a memory address for access.例文帳に追加

アクセスするメモリアドレスの境界制約を持つアライン命令を使用するため、アドレス境界を実行時に判定する多バージョンコードの生成において、コード量を制限する場合に、有効にアライン命令を使用できるコードを選択し、適切にアライン命令を使用する。 - 特許庁

When accordance decision is performed by the collation part 20, the CPU 10 specifies a replacement instruction storage address corresponding to the replaced instruction storage address in reference to a correspondence address table 63 stored in a RAM (Random Access Memory) 60 in place of an instruction of the execution address.例文帳に追加

そして、照合部２０により合致判定されると、ＣＰＵ１０は、当該実行アドレスの命令に代えて、ＲＡＭ６０に格納された対応アドレステーブル６３を参照し、当該被置換命令格納アドレスに対応する置換命令格納アドレスを特定する。 - 特許庁

To provide a magnetic random access memory enabling remarkable reduction of a writing current value and writing of high reproducibility at a short pulse by contriving the crystal state of a magnetic layer of writing wiring with a yoke covering at least a part with a magnetic body.例文帳に追加

少なくとも一部が磁性体で被覆されたヨーク付きの書き込み配線の磁性層の結晶状態を工夫することにより、書き込み電流値の大幅な低減と、短パルスで再現性の高い書き込みを可能とした磁気ランダムアクセスメモリを提供する。 - 特許庁

To provide a SRAM (Static Random Access Memory) cell capable of performing reading and writing operations simultaneously without collision while reducing a size of cell, by providing a dual port SRAM cell constituted of six transistors.例文帳に追加

６個のトランジスタから構成されたデュアルポートＳＲＡＭセルを提供することによって、セルのサイズを縮小しながらも読み出しと書き込みが衝突なし同時に可能にしたＳＲＡＭ(Ｓｔａｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ)セルを提供すること。 - 特許庁

The converted data are outputted to a first-in first-out(FIFO) 32/34 by a buffer 44 and outputted through a direct memory access controller 20 to a high-speed bus 50 so that these data are transmitted through the high-speed bus 50 to a recording device or the like and recorded.例文帳に追加

変換されたデータはバッファ４４によってＦＩＦＯ３２／３４に出力され、ＦＩＦＯ３２／３４およびＤＭＡコントローラ２０を介して高速バス５０に出力されるので、高速バス５０を通して、記録装置などに伝送され、記録される。 - 特許庁

To provide a bus controller capable of improving the performance of the entire system by shortening the standby time of access between an external device such as a CPU and a local memory without the need of a plurality of shared memories, and to provide an information processing system using it.例文帳に追加

複数の共有メモリを必要とせずに、ＣＰＵ等の外部装置とローカルメモリとの間のアクセスの待機時間を短くして、システム全体のパフォーマンスを向上させ得るバス制御装置、及びこれを用いた情報処理システムを提供することにある。 - 特許庁

To provide a radar apparatus, in which the image of a reflected signal displayed on a radar display is expanded in an azimuth direction, which enhances the visibility of a small image, especially near the center of the display (near the position of an own vessel), and which minimizes the number of times of an access operation with reference to an image memory.例文帳に追加

レーダー表示器上に表示される反射信号の映像を方位方向に拡大して、特に表示器の中心近く（自船位置近く）の小さな映像の視認性を向上させるとともに、画像メモリに対するアクセス回数を最小にする。 - 特許庁

A signal (data) supplied from an external device via the CPU of each processor system, or an external bus is once supplied to the local bridge of the processor system; and it is decided, inside the local bridge, whether the signal (data) is made to access to local memories 3-1,..., 3-n on a shared memory 5.例文帳に追加

この各プロセッサシステム毎のＣＰＵもしくはExternal busを介して外部装置から供給される信号（データ）は、そのローカルブリッジに一旦供給され、その内部にて、ローカルメモリ３−１，…，３−ｎに対するアクセスか、共有メモリ５に対するアクセスかを判定される。 - 特許庁

In this device 30, a nonvolatile random access memory(NVRAM) structure comprises an implantation element 32 in a single-crystal silicon substrate 34, an insulating layer 36 on the substrate 34, an silicon-on-insulator(SOI) layer 38 on the insulating layer 36, and a sense element 40 in an SOI layer 38 overlapping the implanting element.例文帳に追加

不揮発性ランダム・アクセス・メモリ（ＮＶＲＡＭ）構造が、単結晶シリコン基板内の注入要素と、基板の上の絶縁層と、絶縁層の上のシリコン・オン・インシュレータ（ＳＯＩ）層と、注入要素の上に重なるＳＯＩ層内のセンス要素とを含む。 - 特許庁

The resistance random access memory element 20 includes: a variable resistance film having a titanium oxide film 2 and a zirconium oxide film 3; a first electrode 1 formed under the titanium oxide film 2; and a second electrode 4 formed on the zirconium oxide film 3.例文帳に追加

抵抗変化型メモリ素子２０は、酸化チタン膜２と酸化ジルコニウム膜３とを有する抵抗変化膜と、前記酸化チタン膜２下に形成された第１の電極１と、前記酸化ジルコニウム膜３上に形成された第２の電極４とを備えている。 - 特許庁

A controller 308B allows a memory device with a standard SDRAM interface to provide access to both SDRAM 304 and flashes 306A, 306B, and invalidates the SDRAM in one or more designated blocks 320A, 320B of an SDRAM address space.例文帳に追加

コントローラ３０８Ｂは、標準的なＳＤＲＡＭインターフェースを有するメモリ・デバイスがＳＤＲＡＭ３０４とフラッシュ３０６Ａ，３０６Ｂへのアクセスを与えることを可能にし、ＳＤＲＡＭアドレス空間の１つ以上の指定ブロック３２０Ａ，３２０ＢにおいてＳＤＲＡＭを無効にする。 - 特許庁

The magnetoresistive random access memory architecture 10 includes a plurality of data columns each including a first plurality of non-volatile magnetoresistive elements 13, and a reference column 12 arranged adjacent to the plurality of data columns and including a second plurality of nonvolatile magnetoresistive elements 12.例文帳に追加

磁気抵抗ランダム・アクセス・メモリ・アーキテクチャ１０は、各々第１の複数の不揮発性磁気抵抗エレメント１３を含む複数のデータ列と、複数のデータ列に隣接して配置され、第２の複数の不揮発性磁気抵抗エレメントを含む基準列１２とを含む。 - 特許庁

It is possible to unify address scanning directions of the respective memories with respect to the test address information in a particular direction according to the bit arrangement unique to each memory by supplying the test data information to a plurality of the memories with the different access data widths in parallel.例文帳に追加

アクセスデータ幅の異なる複数のメモリに対してテストデータ情報を並列に供給することができ、テストアドレス情報に対する夫々のメモリにおけるアドレススキャン方向を固有のビット配列にしたがって特定方向に統一することが可能になる。 - 特許庁

When the input address to the A port and an input address to the B port of the multi-port memory are the same, access to the same addresses can be performed simultaneously by stopping operation of the B port and selecting and outputting data of the A port.例文帳に追加

マルチポートメモリのＡポートへの入力アドレスとＢポートへの入力アドレスが同一の場合にＢポートの動作を停止するとともにＡポートのデータを選択出力することによって、同時に同一アドレスのアクセスをすることを可能にすることができる。 - 特許庁

To form a virtual block capable of efficiently performing management of a virtual block and access to the virtual block, in a flash memory system in which a plurality of flash memories forming the virtual block are configured to perform parallel write-in or readout of data.例文帳に追加

仮想ブロックを形成して複数個のフラッシュメモリに並行したデータの書き込みや読み出しを行うように構成されたフラッシュメモリシステムにおいて、仮想ブロックの管理及び仮想ブロックに対するアクセスを効率良く行うことができるように仮想ブロックを形成する。 - 特許庁

When an information processing apparatus 1 is powered on, a program transfer device 12 reads out a program to be executed by a processor 14 from a storage device 17 having a non-volatile memory and writes the program in a RAM 122 capable of faster access than the storage device 17.例文帳に追加

情報処理装置１の電源が投入されると、プログラム転送装置１２が、不揮発性メモリを有する記憶デバイス１７から、プロセッサ１４が実行するためのプログラムを読み出して、記憶デバイス１７よりも高速にアクセス可能なＲＡＭ１２２に書き込んでおく。 - 特許庁

When the basic software of a controller 30 is not made correspond to a new type of input and output module 50, exclusive function information necessary for the setting information or access of the input and output module 50 is read from the in-module shared memory of the input and output module 50.例文帳に追加

制御装置３０の基本ソフトウェアが新機種の入出力モジュール５０に対応していなくとも、入出力モジュール５０の設定情報やアクセスに必要な専用ファンクション情報を入出力モジュール５０のモジュール内共有メモリから読出す。 - 特許庁

This software generation device generates the source code suitable to the platform on which the software is executed based on the software program composed of the three kinds of components and profile information (processing time or the number of process cycles in each operation module, the access information on a memory, etc.).例文帳に追加

ソフトウェア生成装置は、この三種の構成要素から構成されるソフトウェアプログラムと、プロファイル情報（各演算モジュールでの処理時間あるいは処理サイクル数やメモリのアクセス情報など）を元に、ソフトウェアを実行するプラットフォームに適したソースコードを生成する。 - 特許庁

The MIC Mode Switch and consistency as the result of specified access operation to the memory are judged and when the consistency is not obtained, it is decided that some illegal act to the tape cassette is done and control is so performed to limit recording/reproducing operation.例文帳に追加

このＭＩＣ Ｍｏｄｅ Ｓｗｉｔｃｈと、メモリへの所定のアクセス動作の結果としての整合性を判断し、整合性が得られなければ、テープカセットに対して何らかの不正が行われたと判定して記録再生動作を制限するように制御を行う。 - 特許庁

This short-range walkie-talkie 20 allows a cellular telephone 40 to access the short-range walkie-talkie 20 itself to acquire advertisements A-C in a case where an identification code X transmitted from the cellular telephone 40 agrees with an identification code X stored in a memory 23.例文帳に追加

近距離無線機２０において、携帯電話４０から送信された認証コードＸがメモリ２３に記憶された認証コードＸと一致する場合には、携帯電話４０が広告Ａ〜Ｃを得るために近距離無線機２０自身にアクセスすることを許可する。 - 特許庁

An NIC control means 31 assigns a registered IP address to the NICs 41, 51 in the communication processor 30 and controls correspondence between the IP address and MAC (Memory Access Controller) addresses 42, 52 assigned to the NICs 41, 51 as an NIC/IP address correspondence table 32.例文帳に追加

ＮＩＣ管理手段３１は、登録されたＩＰアドレスを通信処理装置３０内のＮＩＣ４１、５１に対して割り当て、ＩＰアドレスとＮＩＣ４１、５１に割り当てられたＭＡＣアドレス４２、５２との対応を、ＮＩＣ／ＩＰアドレス対応表３２として管理する。 - 特許庁

In a step 120, picture data corresponding to a display picture being displayed at present among entire picture data of map pictures stored in the first storage area M1 of a VRAM(video random access memory) 11 are copied and stored in another forth storage area of the VRAM 11.例文帳に追加

ステップ１２０では、ＶＲＡＭ１１の第１記憶領域Ｍ１に記憶されている地図画像全体の画像データのうち、現在表示されている表示画像に該当する画像データを、ＶＲＡＭ１１の他の第４記憶領域Ｍ４にコピーして記憶する。 - 特許庁

Since the error correction of a PO sequence is performed with partial block data composed of the data of L bytes in a PI code direction and N pieces in a PO code direction as a unit from the correction buffer 9, the frequency of access to the memory 6 is reduced and the error correction processing is performed at a high speed.例文帳に追加

訂正バッファ９からPI符号方向にＬバイト、PO符号方向にＮ個のデータからなる部分ブロックデータを単位としてPO系列のエラー訂正を行うため、メモリ６へのアクセス頻度を減らして同エラー訂正処理を高速に行うことができる。 - 特許庁

This AV information recording device is provided with a writable disk 1 such as a hard disk or a DVD-RAM(digital versatile disk-random access memory), a hard disk driving section driving the disk 1, a first head 2 reading/writing data from/to the disk 1, and a second head 3 reading data from the disk 1.例文帳に追加

本発明のAV情報記録装置は、ハードディスク、DVD-RAMのような書き込み可能なディスク1と、このディスク1を駆動するハードディスク駆動部と、ディスク1にデータの読み取り／書き込みを行う第一ヘッド2と、ディスク1からデータの読み取りを行う第二ヘッド3を有する。 - 特許庁

At least one of a CF card 4 installed to the drive recorder body 5 via a CF card IF 17 and a hard disk 25 of a navigation device 2 is made to record peripheral information, stored in a recorder side RAM (Random Access Memory) 16 in each prescribed condition.例文帳に追加

所定の条件毎に、レコーダ側ＲＡＭ１６に記憶された周囲情報を、ＣＦカードＩＦ１７を介してドライブレコーダ本体５に装着されるＣＦカード４およびナビゲーション装置２のハードディスク２５の少なくともいずれか一方に記録させる。 - 特許庁

A CPU creates, on the basis of the detection result of one or more extension devices connected to an interface section, a device management table in which one or more device identification information necessary for performing access to one or more extension devices is registered, and stores the device management table in a non-volatile memory.例文帳に追加

ＣＰＵは、インタフェース部に接続された１以上の拡張デバイスの検出結果をもとに、１以上の拡張デバイスをアクセスするために必要な１以上のデバイス識別情報が登録されたデバイス管理テーブルを作成して不揮発性メモリに格納する。 - 特許庁

In an internet shortcut file for product registration, a URL for access to a product registration site and others such as a serial number of the product, a check code for proving authenticity of the serial number, information according to the service are embedded and they are stored in a memory of a small information device.例文帳に追加

製品登録用のインターネット・ショートカット・ファイルに、製品登録サイトにアクセスするＵＲＬの他、製品のシリアル番号や、シリアル番号の真正性を証明するチェック・コード、サービス応じた情報などを埋め込み、小型情報機器内のメモリーに格納する。 - 特許庁

A terminal for sequentially transmitting a plurality of data is equipped with: an FIFO (first-in-first-out) memory 43 for reading and writing data in parallel; a CPU (central processing unit) 30 for receiving data given from a host system in order and outputting the received data; and a FIFO access part 44.例文帳に追加

複数個のデータを順番に送信する端末は、データの読出と書込を並行して行なうＦＩＦＯメモリ４３と、ホストシステムから順番に従って与えられるデータを受理し、受理したデータを出力するＣＰＵ３０と、ＦＩＦＯアクセス部４４とを備える。 - 特許庁

The crawl management server 50 generates new object DB management data on the basis of the cooperative file, and records the data in the object DB management data memory 52, and the crawl server 60 generates an index by performing access to the task database 41 included in the object DB management data.例文帳に追加

クロール管理サーバ５０は、連携ファイルに基づいて新たな対象ＤＢ管理データに生成して対象ＤＢ管理データ記憶部５２に記録し、クロールサーバ６０は、この対象ＤＢ管理データに含まれる業務データベース４１にアクセスして索引を生成する。 - 特許庁

The magnetic random access memory is equipped with: multiple MRAM arrays 32 wherein magnetoresistive elements are integrated; and multiple magnetic shields 33, each of which is provided for each MRAM array 32 to prevent interlinkage of a disturbing magnetic field with the MRAM array 32.例文帳に追加

磁気ランダムアクセスメモリは、磁気抵抗素子が集積化された複数のＭＲＡＭアレイ３２と、ＭＲＡＭアレイ３２のそれぞれに対して設けられ、外乱磁界がＭＲＡＭアレイ３２に鎖交することを防ぐための複数の磁気シールド３３とを具備している。 - 特許庁

The CPU emulator 10 outputs a communication log between the CPU 32 and the RFID part 34, accesses a wireless TAG 40 by a script to evaluate a communication error thereof or the like, and can access memory data contents of the wireless TAG 40.例文帳に追加

ＣＰＵエミュレータ１０は、当該ＣＰＵ３２とＲＦＩＤ部３４との間における通信ログを出力し、スクリプトにより無線ＴＡＧ４０にアクセスしその通信エラー等を評価でき、また、無線ＴＡＧ４０のメモリデータ内容にアクセスすることができる。 - 特許庁

At the time of read-out operation of data, an access current Iac in accordance with a pass current of a selection memory cell and the prescribed reference current Ir are made to flow respectively in the node Nc and the node Nd by a current transmission circuit 50a and a reference current generation circuit 60.例文帳に追加

データ読出動作時には、電流伝達回路５０ａおよび基準電流発生回路６０によって、選択メモリセルの通過電流に応じたアクセス電流Ｉａｃおよび所定の基準電流Ｉｒが、ノードＮｃおよびＮｄにそれぞれ流される。 - 特許庁

To provide a communication control circuit for receiving data having a frame constitution of an HDLC (high-level data link control) procedure, and transferring the received data in a DMA (direct memory access) system capable of efficiently performing processing of received data, and to provide a communication control apparatus, a microcomputer and an electronic apparatus.例文帳に追加

ＨＤＬＣ手順のフレーム構成を有するデータを受信して、ＤＭＡ方式で転送する通信制御回路において、受信データの処理を効率よく行うことが可能な通信制御回路、通信制御装置、マイクロコンピュータ及び電子機器の提供。 - 特許庁

On the other hand, in the case of performing write access from the SOC to the OBD, the ODT function of the OBD is set OFF, and the ODT function of any one of the two rank configurations of the DIMM (for example, SD1 side in memory chips SD1 and SD2) is set ON.例文帳に追加

一方、ＳＯＣからＯＢＤにライトアクセスする際には、ＯＢＤのＯＤＴ機能をオフに設定し、ＤＩＭＭの２ランク構成の内のいずれか一方（例えばメモリチップＳＤ１，ＳＤ２の内のＳＤ１側）のＯＤＴ機能をオンに設定する。 - 特許庁

The device includes a plurality of static random access memory cells 300 each of which includes a pair of driver transistors 302a and 302b each including a pFET, a pair of load transistors 304a and 304b each including an nFET, and a pair of transfer gates 306a and 306b each including a pFET.例文帳に追加

ｐＦＥＴからなる一対のドライバトランジスタ３０２ａ、３０２ｂと、ｎＦＥＴからなる一対の負荷トランジスタ３０４ａ、３０４ｂと、ｐＦＥＴからなる一対のトランスファゲート３０６ａ、３０６ｂとからなる複数のスタティックランダムアクセスメモリセル３００を具備する。 - 特許庁

To prevent a memory or CPU from being wasted by always working a program for interchange to a server program on a Firewall computer and to reduce useless communication without interchanging communication from a user, for which access to the server program is not permitted, to the server program.例文帳に追加

Firewallコンピュータ上にサーバプログラムへの中継用のプログラムが常時稼働していることによるメモリ、ＣＰＵの無駄な消費を防ぐこと、サーバプログラムに対しアクセスが許可されていないユーザからサーバプログラムへの通信を中継せず、無駄な通信を削減すること。 - 特許庁

In a multilayer holographic memory reproducing apparatus 10, access to the data block is performed based on a layer number of the holographic recording layer, a data page number numbered for each holographic recording layer, and a data block number numbered for each data page.例文帳に追加

多層ホログラフィックメモリ再生装置１０では、ホログラフィック記録層の層番号と、このホログラフィック記録層毎に番号付けされたデータページの番号と、このデータページ毎に番号付けされたデータブロックの番号に基づいて、データブロックにアクセスするようにされている。 - 特許庁

Especially, it is possible to read the various data of tool correction quantity, a work coordinate system, etc., required for working operation by making an access to a memory in which a control software 4 for the turning work and a control software 5 for the milling work by the software 12 for the interactive function when required.例文帳に追加

特に、対話機能用ソフトウェア１２によって、旋削加工用制御ソフトウェア４，ミリング加工用制御ソフトウェア５が格納されているメモリにアクセスして加工運転に必要な工具補正量やワーク座標系等の各種データを随時読み出すことができる。 - 特許庁

To solve the problem that, when an access pattern from a central processing unit to a disk device is changed with time in a same storage region, the using efficiency of a cache memory cannot be held optimally, because the operation mode in the divided and individual storage region of the disk device is fixed.例文帳に追加

ディスク装置の分割された個々の記憶領域の動作モードが固定であるので、同一の記憶領域内において中央処理装置からディスク装置へのアクセスパターンが経時的変動する場合にはキャッシュメモリの利用効率を最適に維持できない。 - 特許庁

To provide a method for automatically discriminating an access mode of a serial memory of an interface based upon an SPI to which a response bit is not imparted.例文帳に追加

シリアスメモリのＤｏポートから出力される読み出しデータの先頭の応答ビットと読み出しコマンドの先頭との時間間隔を検出し、この時間間隔によってメモリサイズを判定する方法は、応答ビットが付与されていないＳＰＩ準拠のシリアルメモリには適用できない - 特許庁

A switch 10 is arranged so that the further a local data line 4 is relatively apart from an output amplifier 6, the shorter the maximum transmission time of a bit in the local data line 4 is for the other local data line 4 simultaneously required for synchronous memory access.例文帳に追加

スイッチ１０は、ローカルデータライン４が、同期メモリアクセスにあたり同時に必要とされる他のローカルデータライン４に対して相対的に出力増幅器６から離れるほどローカルデータライン４におけるビットの最大伝播時間が短くなるように配置されている。 - 特許庁