「memory- access」に関連した英語例文の一覧と使い方(111ページ目) - Weblio英語例文検索

A memory controller 1A comprises a storage part 10 for receiving and storing information indicating necessity for reading predetermined bit lengths of data belonging to a row relating to read access, and a column address generation part 20 for generating column addresses of the data to be read out by referring to the information stored in the storage part 10.例文帳に追加

メモリコントローラ（１Ａ）は、リードアクセスに係る行に属する所定ビット長のデータのそれぞれについての読み出し要否を示す情報を受け、当該情報を格納する格納部（１０）と、格納部（１０）に格納された情報を参照し、読み出し要のデータの列アドレスを生成する列アドレス生成部（２０）とを備えている。 - 特許庁

After that, a restart control part 24b of the control device 20b restarts at least the control device 20a with cache data in a cache memory 22a, in the case where the access processing by the control device 20a is stopped and the start information 26b is stored in the nonvolatile storage part 25b when the own device is started.例文帳に追加

その後、制御装置２０ｂの再起動制御部２４ｂは、自装置が起動したとき、制御装置２０ａによるアクセス処理が停止しており、かつ、起動情報２６ｂが不揮発性記憶部２５ｂに記憶されていた場合に、少なくとも制御装置２０ａをキャッシュメモリ２２ａのキャッシュデータを保持したまま再起動させる。 - 特許庁

This ID card 10 comprises a memory block 12 for memorizing individual identification information and personal information as ID information, a collating/ authenticating block 14 for matching/authenticating, an exterior interface block 16 for sending/receiving data to/from the outside, an access control functioning portion 18 for actuating/controlling these blocks, and a power source portion 20.例文帳に追加

本ＩＤカード１０は、ＩＤ情報として個体識別情報及び個人情報を記憶するメモリ・ブロック１２と、照合／認証を行う照合／認証ブロック１４と、外部とのデータの授受を行う外部インターフェイスブロック１６と、それらを作動・制御するアクセス制御機能部１８、電源部２０とを備えている。 - 特許庁

The display signal generating unit 6 supplies image data (RGB data) inputted from a DMA (direct memory access) unit 5 together with image synchronizing signals (horizontal synchronizing signals, vertical synchronizing signals and pixel clocks) according to predetermined timing instructed by a control unit 3 to the first display unit 1 and the second display unit 2 in parallel.例文帳に追加

表示信号発生部６は、ＤＭＡ部５から入力された画像データ（ＲＧＢデータ）を、制御部３より指示された所定のタイミングに従った画像同期信号（水平同期信号、垂直同期信号、画素クロック）とともに、第１の表示部１および第２の表示部２へ並列に供給する。 - 特許庁

If the recording medium that is composed of semiconductor devices, which has low access speed information, is mounted on an imaging device and the amount of buffer memory occupation of image data is equal or more than a prespecified value, the imaging device changes camera operation control to reduce the amount of data to be recorded and continuously perform imaging and recording operations.例文帳に追加

低速のアクセス速度情報を有する半導体素子よりなる記録媒体が装着された場合、バッファメモリの画像データによる占有量が予め定めた値以上となる場合には、カメラ動作の制御を変更することで、記録するデータ量を抑え、継続した撮影及び記録の動作を可能とされた撮像装置。 - 特許庁

Also, the access device acquires information showing whether or not write has been normally ended from the non-volatile memory device, and acquires write end position information and the previously stored write start position information when the write has been abnormally ended, and rewrites the file system management information according to the quantity of the written file data.例文帳に追加

また、アクセス装置は、書き込みが正常に終了したかどうかの情報を不揮発性記憶装置から取得し、異常であった場合に書き込み終了位置情報と、事前に記憶していた書き込み開始位置情報を取得し、書き込んだファイルデータの量に応じてファイルシステム管理情報を書き換える。 - 特許庁

Access frequency is halved and transfer of data is accelerated since the data is inputted only by an SDRAM reading operation of a CPU in comparison with the conventional method for transferring data by a CPU in which the CPU reads input data from the SDRAM and after that, the CPU writes the data in an image processing function memory.例文帳に追加

ＣＰＵがＳＤＲＡＭから入力データを読み出し、その後にＣＰＵがそのデータを画像処理機能メモリに書き込む従来のＣＰＵによるデータの転送方式に比して、ＣＰＵのＳＤＲＡＭ読取り動作のみでデータを入力させるので、アクセス回数が半分になりデータの移動が高速化できる。 - 特許庁

A downstream port 22 of a bridge 20 which connects a processor unit and the peripheral device, which is a virtual channel provided in a part to the peripheral device, receives access from the peripheral device through any of a plurality of downstream channels for which the peripheral device accesses the memory of the processor unit using any of them.例文帳に追加

プロセッサユニットと周辺デバイスを接続するブリッジ２０の下流ポート２２は、周辺デバイスとの間に提供されるバーチャルチャネルであって、周辺デバイスがそのいずれかを利用してプロセッサユニットのメモリにアクセスするための複数の下流チャネルのいずれかを介して、周辺デバイスからのアクセスを受け付ける。 - 特許庁

Thus, even when the total sum of the off-leak current of an access transistor in the entire memory cells 201 and 202 belonging to the same column is as large as the on-current (drive current) of one drive transistor, the potential difference of a required size is secured between the complementary bit line pair BITO and NBITO at the time of the activation of a sense amplifier 250.例文帳に追加

これにより、同一コラムに属する全メモリセル２０１，２０２中のアクセストランジスタのオフリーク電流の総和が、１個のドライブトランジスタのオン電流（ドライブ電流）に匹敵するほど大きくても、センスアンプ２５０の起動時に相補ビット線対ＢＩＴ０，ＮＢＩＴ０の間に所要の大きさの電位差が確保される。 - 特許庁

In the test circuit for determining right/wrong of information obtained by a memory access, specific fail-information among pieces of sequentially obtained fail-information in accordance with a wrong-determination result is held in a first storage section (51), and differences in serial two pieces of fail-information sequentially continuing from the specific fail-information are held in a second storage section (61).例文帳に追加

メモリアクセスによって得られる情報の正否を判定するテスト回路に、否の判定結果に応じて順次得られるフェイル情報の内の特定のフェイル情報を第１記憶部（５１）に保持させ、前記特定のフェイル情報に順次連続する前後のフェイル情報の差分を第２記憶部（６１）に保持させる。 - 特許庁

The method includes accepting a receiver ID associated with a receiver key stored in a memory of the receiver, determining a pairing key for encrypting communications between a conditional access module and the receiver, encrypting the pairing key with the receiver key, and transmitting a message comprising the encrypted pairing key to the receiver.例文帳に追加

その方法は受信機のメモリに記憶されている受信機キーに関連する受信機ＩＤを受取り、条件付アクセスモジュールと受信機との間の通信を暗号化するためのペアリングキーを決定し、受信機キーによりペアリングキーを暗号化し、暗号化されたペアリングキーを含むメッセージを受信機へ送信するステップを含んでいる。 - 特許庁

At reset time, the kind of a program ROM 310 connected to the semiconductor integrated circuit 300 is identified, either a ROM controller A303 or a ROM controller B308 is selected in accordance with the identified kind of the ROM, an access protocol for the ROM is executed, and a memory map is switched between the reset time and a normal time.例文帳に追加

リセット時に、半導体集積回路３００に接続されているプログラムＲＯＭ３１０の種類を識別し、識別したＲＯＭの種類に応じたＲＯＭコントローラＡ３０３又はＲＯＭコントローラＢ３０８を選択して、そのＲＯＭに対するアクセスプロトコルを実行し、リセット時と通常時とでメモリマップを切り換える。 - 特許庁

To provide a communication system and a communication method which increase a channel utilization ratio even when a error has occurred in one or more channel by making a DMA(direct memory access) controller process packet data received in a channel without an error in a communication system that sends and receives packet data via a communication channel.例文帳に追加

通信チャンネルを介してパケットデータを送受信する通信システムにおいて、一つ又はそれ以上の通信チャンネルにエラーが生じてもＤＭＡ制御器はエラーの生じていない他のチャンネルに受信されるパケットデータを処理して、チャンネル活用率を高める通信システム及び通信方法を提供する。 - 特許庁

This random access memory device is provided with NMOS transistors 14 connecting one end of plate lines PLS0-PLSm to word lines WL 0-WLm in accordance with switch control signals SELa, SELb, and NMOS transistors 16 connecting the other end of plate lines PLS0-PLSm to reference voltage (ground voltage) in accordance with switch control signals PRCHGa, PRCHGb.例文帳に追加

スイッチ制御信号ＳＥＬａ，ＳＥＬｂに応じてプレートラインＰＬＳ０〜ＰＬＳｍの一端をワードラインＷＬ０〜ＷＬｍに接続するＮＭＯＳトランジスタ１４と、スイッチ制御信号ＰＲＣＨＧａ，ＰＲＣＨＧｂに応じてプレートラインＰＬＳ０〜ＰＬＳｍの他端を基準電圧（接地電圧）に接続するＮＭＯＳトランジスタ１６とを設ける。 - 特許庁

And a method of manufacturing the magnetic random access memory is characterized that the tunnel oxide film is formed by atomic layer laminating method, and the other material films, especially the anti-oxidation film, are formed by a non-atomic layer laminating method.例文帳に追加

磁気トンネル接合層が下部磁性膜、酸化防止膜、トンネル酸化膜および上部磁性膜で構成されたことを特徴とする磁気ランダムアクセスメモリ、ならびに前記トンネル酸化膜は原子層積層法で形成し、他の物質膜、特に前記酸化防止膜は非原子層積層法で形成することを特徴とする磁気ランダムアクセスメモリの製造方法。 - 特許庁

A cell extracted from image data inputted from an image data inputting part 10, one bit data among watermark data inputted from a watermark data inputting part 11 and embedding sequence data read from an embedding sequence storing part 14 by a memory access circuit 13 are inputted to a watermark data embedding part 15.例文帳に追加

画像データ入力部１０から入力された画像データから抽出されたセル、透かしデータ入力部１１から入力された透かしデータ中の１ビットのデータ及びメモリアクセス回路１３が埋め込み順序記憶部１４から読み出した埋め込み順序データが透かしデータ埋め込み部１５へ入力される。 - 特許庁

The memory management unit 12 divides an access request job that is a data transfer request for an arbitrary volume to the SDRAM 13 received from each of the data processing engines 11-1 to 11-n, into jobs of 16-word data transfer requests, and arbitrates the clients 11-1 to 11-n in the divided job unit.例文帳に追加

メモリマネージメントユニット１２は、各データ処理エンジン１１−１〜１１−ｎから受け付けたＳＤＲＡＭ１３に対する任意量のデータ転送要求であるアクセスリクエストジョブを、１６ワードのデータ転送要求のジョブに分割し、分割したジョブ単位で各クライアント１１−１〜１１−ｎ対する調停を行う。 - 特許庁

When sudden ATAPI and CPU access become much and recording processing is not in time in a memory controller (170), an ECC data transfer finish time of N-1(N:integer of 2 or more)th for a modulating part is made a first error check point and finish existence of the Nth RCC processing is detected.例文帳に追加

メモリコントローラ（１７０）において、突発的なＡＴＡＰＩやＣＰＵアクセスが多くなり、記録処理に間に合わない場合、変調部へのＮ−１（Ｎは２以上正の整数）番目のＥＣＣデータ転送終了時を第１エラーチェックポイントとしてＮ番目のＥＣＣ処理の終了有無が検出される。 - 特許庁

In the protection method of an electrical communication terminal including a personal element to be needed for electrical communication network access of a chip card type, the terminal T includes a processing device, at least one operation memory including information to be needed for an operation of the terminal, i.e. an operation program of the terminal, and data to be needed for the program.例文帳に追加

チップカードタイプの電気通信ネットワークアクセスに必要な個人的な構成要素を含む電気通信端末の保護方法に関するものであり、端末Ｔは、処理装置、端末の作動に必要な情報すなわち端末の作動プログラムを含む少なくとも一つの作動メモリ、およびこのプログラムに必要なデータを含む。 - 特許庁

To provide a DMA (direct memory access) controller, a printer, and a DMA control method that, even in a DMA transfer, transfers a USB (universal serial bus) packet with the amount of data corresponding to the DMA transfer by configuring the DMA transfer for a given amount of USB packet data to a USB interface controller.例文帳に追加

ＵＳＢインタフェース制御装置に対する任意のデータ量のＵＳＢパケットデータのＤＭＡ転送を設定し、ＤＭＡ転送を行った場合においても、該ＤＭＡ転送に応じたデータ量のＵＳＢパケットを転送可能としたＤＭＡ制御装置、印刷装置、及びＤＭＡ制御方法を提供する。 - 特許庁

A bit counter 141 counts the number of bits of a second logical value different from a first logical value which is a logical value in a state that a physical block is erased among the bits constituting access data written in nonvolatile memory devices 11-m (m representing any of 0-7) to be accessed or read out from the device 11-m.例文帳に追加

ビットカウンタ１４１は、アクセス対象となる不揮発性メモリデバイス１１-m（ｍは０〜７のいずれか）に書き込まれるまたは当該デバイス１１-mから読み出されるアクセスデータを構成するビットのうち、物理ブロックがイレーズされている状態の論理値である第１の論理値とは異なる、第２の論理値のビットの数をカウントする。 - 特許庁

A control method of such a static random access memory (SRAM) cell is provided that an anti-parallel storage circuit storing a logic high level or a logic low level is included across a true node and a complementary node, and the true node and the complementary node are connected respectively to a true bit line (BLT) and a complementary bit line (BLC) by first and second transistors.例文帳に追加

真ノード、相補ノード間に論理ハイレベルまたは論理ローレベルを記憶するアンチパラレル記憶回路を含み、真ノードと相補ノードとは、それぞれ第１、第２のトランジスタによって真ビット線（ＢＬＴ）と相補ビット線（ＢＬＣ）とに接続されているスタティックランダムアクセスメモリ（ＳＲＡＭ）セルの制御方法が提供される。 - 特許庁

The CPU 11 selects a storage part (a RAM (Random Access Memory) 17 or an HDD 19) in which each individual file after ZIP extension is made to be stored based on the use frequency list 191, performs the ZIP extension to the individual file, and makes the individual file after the ZIP extension be stored in the selected storage part.例文帳に追加

そして、ＣＰＵ１１は、当該利用頻度リスト１９１に基づいて、ＺＩＰ伸張後の各個別ファイルを記憶させる記憶部（ＲＡＭ１７又はＨＤＤ１９）を選択し、前記個別ファイルにＺＩＰ伸張を行い、前記選択した記憶部にＺＩＰ伸張後の個別ファイルを記憶させる。 - 特許庁

A processor 102 includes a plurality of hardware event counters and is coupled with an addressable memory 140 to access instructions and, in response to the instructions, counts occurrences of a first hardware event in a first hardware event counter 114 and counts occurrences of a second hardware event in a second hardware event counter 115.例文帳に追加

プロセッサ１０２は、複数のハードウェアイベントカウンターを含み、アドレス可能なメモリ１４０と連結して命令にアクセスし、当該命令に応答して、プロセッサが、第１のハードウェアイベントカウンター１１４で第１ハードウェアイベントの発生数、及び第２のハードウェアイベントカウンター１１５で第２ハードウェアイベントの発生数をカウントする。 - 特許庁

A computer device includes a hard-disk, a system memory, a basic input/output system, at least one instant key, at least one multi-medium reproducing device, and also a high-speed data access memory.例文帳に追加

コンピュータ装置にあってハードディスク、システムメモリ、基本入出力システム、少なくとも一つのインスタントキー、少なくとも一つのマルチメディア再生装置、及び高速データアクセスメモリが接続され、該インスタントキーが操作されたことが検出された時、該コンピュータ装置が該高速データアクセスメモリ中より第２オペレーションシステム及びコアプログラムをシステムメモリ中にロードし並びに実行し、並びにマルチメディア再生装置の駆動プログラム及びマルチメディア再生装置のアプリケーションプログラムをロード及び実行してインスタントキーの対応するマルチメディア再生装置を動作させる。 - 特許庁

The latency counter includes a clock delay module for delaying an input clock based on at least one delay amount to output it as a delayed input clock, a frequency detector for detecting the frequency of a specific signal in a memory to set a delay amount based on this frequency, and a delay control signal generation module for outputting first and second delayed control signals corresponding to memory access control signals.例文帳に追加

レイテンシーカウンターは、少なくとも１つの遅延量に基づいて入力クロックを遅延させ、遅延済み入力クロックとして出力するクロック遅延モジュールと、メモリーにおける特定信号の周波数を検出し、これに基づいて遅延量を設定する周波数検知器と、遅延済み入力クロックと出力クロックに基づいて、メモリーアクセス制御信号に対応する第一遅延済み制御信号と第二遅延済み制御信号を出力する遅延制御信号発生モジュールとを含む。 - 特許庁

A controller 19 registers, into a local music management table in a memory 20, tag information of the music of audio files and audio tracks which an on-board audio system 1 can access from local locations such as an HDD 13, connected portable storage device 2, connected portable audio player 3, and removable media of mounted CD and DVD.例文帳に追加

制御部１９は、車載オーディオ装置１がＨＤＤ１３や、接続されたポータブル記憶装置２や、接続されたポータブルオーディオプレイヤ３や、装着されたＣＤやＤＶＤなどのリムーバブルメディアなどの、ローカルなロケーションからアクセス可能なオーディオファイルやオーディオトラックの楽曲のタグ情報を、メモリ２０のローカル楽曲管理テーブルに登録する。 - 特許庁

Each memory cell 20 includes a pillar 40, electrically connected with the connection wire 23, comprising a lower source/drain region 42 for a cell access transistor, upper source/drain region 44 for the same, and at least one channel region 46 extending therebetween in a vertical direction.例文帳に追加

各メモリセル２０は、接続線２３に電気的に接続された、セルアクセストランジスタのための下部ソース／ドレイン領域４２と、セルアクセストランジスタのための上部ソース／ドレイン領域４４と、下部ソース／ドレイン領域４２および上部ソース／ドレイン領域４４の間に垂直方向に延在する少なくとも１つのチャネル領域４６と、からなるピラー４０を含む。 - 特許庁

By using a clock signal x4Clk having a frequency higher than that of the operation clock c1Clk of a double data rate synchronous dynamic random access memory (DDR-SDRAM), a strobe signal edge detection part 1303 samples data strobe signals Dqs to detect the switching edge of the data strobe signals Dqs, and output an edge switching detection signal.例文帳に追加

ダブルデータレート同期式ダイナミックランダムアクセスメモリ（ＤＤＲ−ＳＤＲＡＭ）の動作クロックｘ１Ｃｌｋの周波数より高い周波数をもつクロック信号ｘ４Ｃｌｋを用いて、ストローブ信号エッジ検出部１３０３が、データストローブ信号Ｄｑｓをサンプリングして、データストローブ信号Ｄｑｓの切り替わりエッジを検出し、エッジ切り替わり検出信号を出力する。 - 特許庁

A data processor by one embodiment comprises: a first direct memory access (DMA) unit; and a plurality of processing units each having a plurality of data ports which are coupled to each other and programmable to allow data flow from one of the processing units to the other and from one of the processing units to the DMA unit.例文帳に追加

一態様によるデータプロセッサは、第１のダイレクトメモリアクセス（ＤＭＡ）ユニットと、それぞれが複数のデータポートを有する複数の処理ユニットであって、データポートは互いに結合され、処理ユニットのいずれか１つから他の１つへのデータフロー、及び処理ユニットのいずれか１つからＤＭＡユニットへのデータフローを可能とするようにプログラム可能である処理ユニットとを有する。 - 特許庁

A data storage control part 120 starts to store pixel data of an attentional pixel in a first memory band at the time of initial storage, and subsequently and sequentially switches banks for storing the image data when the attentional pixel becomes any of a plurality of pixels specified by an access pattern at a starting position or when the fixed number of pieces of pixel data is continuously stored in the same bank.例文帳に追加

データ格納制御部１２０は、初期格納時に、注目画素の画素データを最初のメモリバンクに格納することを開始した後、注目画素が開始位置のアクセスパターンで特定される複数の画素のいずれかになるとき、あるいは同一のバンクに一定数の画素データを連続して格納したとき、画素データを格納するバンクを順次切り替える。 - 特許庁

The MRAM device is provided with electrodes (first electrodes) TA1, TA2 of memory cell access transistors on a substrate 51, magnetic tunnel junction elements 86a, 86b electrically connected to the first electrodes TA1, TA2, and a bit line (a second electrode) 91 electrically connected to the first electrodes TA1, TA2 through the magnetic tunnel junction elements 86a, 86b.例文帳に追加

前記ＭＲＡＭ装置は、基板５１上のメモリセルアクセストランジスタの電極（第１電極）ＴＡ１，ＴＡ２、該第１電極ＴＡ１，ＴＡ２に電気的に連結された磁気トンネル接合要素８６ａ、８６ｂおよび該磁気トンネル接合要素８６ａ、８６ｂを通じて第１電極ＴＡ１，ＴＡ２に電気的に連結されたビットライン（第２電極）９１を備える。 - 特許庁

A generating circuit 503 for select signal judges whether a passing of the gathering command is allowed or not with referring to a variety of information flags 100-1 to 103-1, 200-1 to 203-1, 300-1 to 303-1 to generate a select signal 503-1 for selecting a command to send to the generating circuit for memory access request.例文帳に追加

セレクト信号生成回路５０３は、ベクトルギャザー命令を追い越すために必要な各種情報フラグ１００−１〜１０３−１，２００−１〜２０３−１，３００−１〜３０３−１を参照してベクトルギャザー命令の追い越し可否を判定し、メモリアクセスリクエスト生成回路に送出する命令を選択するためのセレクト信号５０３−１を生成する。 - 特許庁

When a user P uses an automated teller machine 1 while holding a brochure (B) 2 of an interesting product in a hand, an ID tag 3 on the brochure 2 is positioned within the access range of a wireless part 12 of the automated teller machine 1, and an identifier (ID) stored in a memory 31 of the ID tag 3 is read by the automated teller machine 1 wirelessly.例文帳に追加

利用者Ｐが興味を持った商品のパンフレット（Ｂ）２を手に取って所持し、預金預入れ支払い機１を使用すると、当該パンフレット２のＩＤタグ３が預入れ支払い機１の無線部１２のアクセス範囲内に位置し、預入れ支払い機１によってＩＤタグ３のメモリ３１に記憶されている識別子（ＩＤ）が無線読み取りされる。 - 特許庁

Ports for transmission and reception are opened by clients accessing the server computer and memories for transmission and reception are allocated to the opened ports for transmission and reception; when access ends, the opened port for transmission and reception is closed and the allocated memory for transmission and reception is released and made reusable.例文帳に追加

サーバコンピュータにアクセスしてきたクライアントごとに、それぞれ送受信用ポートを開設すると共に、当該開設した送受信用ポートに送受信用メモリを割り当て、アクセスが完了すると、当該開設した送受信用ポートを閉鎖すると共に、当該割り当てていた送受信用メモリを開放して再利用可能にすることによって前記課題を解決した。 - 特許庁

To significantly improve convenience of data processing by storing all of image data in a primary storage device, namely, a memory that allows direct access to any part of the image data, in a device that collects a large amount of image data in a defect inspection device or the like for semiconductor photomasks and allows a computer to detect defects on photomasks on the basis of the image data.例文帳に追加

半導体用フォトマスクの欠陥検査装置等の大量の画像データを収集し、その画像データに基づいてコンピュータがフォトマスク上の欠陥を検出する装置などでは、画像データの任意の部分に直接アクセスできる一次記憶装置、即ちメモリ上にその全てを収納できるならばデータ処理の利便性が飛躍的に向上する。 - 特許庁

A spin injection magnetic random access memory has an antiferromagnetic coupling structure in which filter layers 22, 32 composed of ferromagnetic layers 23, 33, nonmagnetic layers 24, 34, and ferromagnetic layers 25, 35, a plurality of ferromagnetic tunnel junction elements 21, 31 having mutually different switching current characteristics being stacked in series, and equalized in plane area of each ferromagnetic tunnel junction elements 21, 31.例文帳に追加

フィルター層２２，３２が強磁性層２３，３３／非磁性層２４，３４／強磁性層２５，３５からなる反強磁性結合構造を有するとともに互いに異なったスイッチング電流特性を有する強磁性トンネル接合素子２１，３１を直列に複数個積層し、且つ、前記各強磁性トンネル接合素子２１，３１の平面面積を同じにする。 - 特許庁

This method for acquiring internal bus information comprises a step ST1 for setting an address to be processed in a register by executing an interrupting processing program for a target memory access, and a step ST3 for latching information outputted to an internal bus by using the coincidence of the addressed as trigger, and a step ST4 for reading the latched information.例文帳に追加

内部バス情報取得方法において、問題となるメモリアクセスについての処理対象アドレスを割り込み処理プログラムを実行してレジスタに設定するステップ（ＳＴ１）と、アドレスが一致したことをトリガとして、内部バス上に出力された情報をラッチするステップ（ＳＴ３）と、ラッチされた情報を読み取るステップ（ＳＴ４）とを有する。 - 特許庁

Since the video recording setting information such as reserved video recording can independently be reserved and exists in a monitor 30 as well as a computer main body 20, the monitor 30 can easily access the video recording setting information stored in a memory 329 without the need for operating the computer main body 20 so as to readily obtain the video recording setting information.例文帳に追加

予約録画の録画設定情報が、それぞれ独立して予約設定することができて、コンピュータ本体２０側だけではなく、モニタ装置３０側にも存在するため、コンピュータ本体２０を動作させずとも、モニタ装置３０側にてメモリ３２９内の録画設定情報に容易にアクセスすることができ、録画設定情報を手軽に得ることができる。 - 特許庁

A plurality of mounted identifiers are read from the first memory, the one mounted identifier is selected out of the plurality of mounted identifiers, and information of a vendor and a model related to the device is tried to be acquired by accessing the device, using the first access function related to the selected communication protocol and the selected one mounted identifier.例文帳に追加

第１のメモリから複数の実装識別子を読み出し、前記複数の実装識別子から一実装識別子を選択し、前記選択された通信プロトコルと前記選択された一実装識別子に関連した前記第１のアクセス関数とを用いて前記装置にアクセスして前記装置と関連するベンダーとモデルの情報を取得するように試みる。 - 特許庁

This information processing system 1 comprises a monitoring device 15 monitoring transactions from bus masters 11a-11d to detect the progress of access processing to a memory 12, and transmitting an instruction signal according to the detection result to any one of the bus masters 11a-11d via signal lines 15a-15d except internal buses A and B.例文帳に追加

本発明に係る情報処理システム１は、バスマスタ１１ａ〜１１ｄからのトランザクションを監視してメモリ１２に対するアクセス処理の進捗状況を検知し、その検知結果に応じた命令信号を内部バスＡ、Ｂ以外の信号線１５ａ〜１５ｄ経由でバスマスタ１１ａ〜１１ｄのいずれかに送出する監視装置１５を備えた構成としている。 - 特許庁

On the side of the display monitor 20, the elapsed time after screen change is ceased, i.e., the elapsed time after the stop of the write access to the video memory for drawing is measured by a display timer 21 according to the VRAM state notification signal and multistage power-saving control is carried out by a power-down control part 22 according to the elapsed time.例文帳に追加

ディスプレイモニタ２０側では、ＶＲＡＭ状態通知信号に基づいて、画面変化が無くなってからの経過時間、つまり描画のために行われるビデオメモリに対する書き込みアクセスが停止してからの経過時間が表示タイマ２１によって計測され、その経過時間に応じて多段階のパワーセーブ制御がパワーダウン制御部２２により実行される。 - 特許庁

On assembling the input and output device, the computer system executes an instruction involving the I/O bus access to a memory to be used after the assembling by the input and output device, judges no failure when a result as regulated is obtained by this instruction, and issues an assembling instruction to assemble the input and output device to the system.例文帳に追加

入出力装置組込みに際してコンピュータシステムが、当該入出力装置が組込み後に使用するメモリへのＩ／Ｏバスアクセスを伴う命令を実行し、この命令により規定どおりの結果が得られた場合に障害無しと判定し、初めて組み込み命令を発行し当該入出力装置をシステムに組み込むようにする。 - 特許庁

This electronic data storage system is provided with at least one server which is able to transfer electronic data with an external client, an external device equipped with an ROM region and an RAM region, and electrically and mechanically connected to the server and an access-restricted read-only memory means whose rewrite invalidating storage region is printed with a private key by a manufacturer in manufacturing.例文帳に追加

外部のクライアントと電子データの授受が可能な少なくとも１台のサーバ、ＲＯＭ領域とＲＡＭ領域とを備え、サーバに電気的かつ機械的に結合された外部装置、製造時に製造業者により書換え不可能な記憶域に秘密鍵が焼き付けられ、アクセス制限された読み出し専用記憶手段とを備える。 - 特許庁

This memory device is provided with: four memories 50-53 each having an address space (0x000-0x3FF) of the same scale having a common address with one word as one byte; an address decoder 30 allowing simultaneous access in arbitrary byte alignment to the four memories 50-53; and a data rearrangement circuit 70 rearranging data compliant with a big-endian CPU.例文帳に追加

１ワードを１バイトとし、共通のアドレスを有する同一規模のアドレス空間（０ｘ０００〜０ｘ３ＦＦ）を有する４個のメモリ５０〜５３と、これら４個のメモリ５０〜５３に対して、任意のバイトアラインでの同時アクセスを可能とするアドレスデコーダ３０と、ビッグエンディアンのＣＰＵに合わせたデータの並べ替えを行うデータ並べ替え回路７０を設ける。 - 特許庁