「memory- access」に関連した英語例文の一覧と使い方(110ページ目) - Weblio英語例文検索

This circuit is an image display circuit, wherein when storing block by block an INDEX data for judging an image data to be stored, updated, or partly updated, and storing a newly created image data in a display memory 8, the circuit recognizes storing or updating in broad outline beforehand referring to the above-mentioned INDEX data, and increases an updating rate by keeping memory access to a necessary minimum.例文帳に追加

表示メモリ８に画像データのブロック毎の保存／更新、またはその一部更新の判断を行うためのＩＮＤＥＸデータを格納し、新たに生成された画像データを表示メモリ８に格納する際に、前記ＩＮＤＥＸデータを参照してあらかじめ大まかな保存／更新を認識し、メモリアクセスを必要最低限に押さえて更新速度を上げることを特徴とする画像表示回路。 - 特許庁

A data management-apparatus includes: a command receiver that receives a move command for predetermined data; a memory interface unit that accesses a first storage device currently storing the data and a second storage device to store the data according to the move command, and a memory-management unit that moves the data from the first storage device to the second storage device according to an access result.例文帳に追加

所定データに対する移動コマンドを受信するコマンド受信部と、少なくとも１つ以上の格納手段のうち前記データを格納している第１格納手段と前記移動コマンドに対応して前記データを格納するようになる第２格納手段へのアクセスを行うメモリインターフェース部、及び前記アクセス結果に応じて前記第１格納手段から前記第２格納手段に前記データを移動させるメモリ管理部を含む。 - 特許庁

In this SRAM circuit, the memory cell is composed of a pair of driver transistor NMOS 1, NMOS 2 and a pair of access transistor PMOS 1, PMOS 2, and n (n is integer of ≥2) pieces of memory cells MC1-MCn are cascade-connected to one pair of digit lines D, /D.例文帳に追加

一対のドライバトランジスタＮＭＯＳ１，ＮＭＯＳ２と、一対のアクセストランジスタＰＭＯＳ１，ＰＭＯＳ２でメモリセルが構成され、ｎ個（ｎは２以上の整数）のメモリセルＭＣ１〜ＭＣｎが１つのデジット線対Ｄ，／Ｄに縦続接続のＳＲＡＭ回路で、メモリセルの選択時にメモリセルに流れる電流Ｉｏｎと、メモリセルが非選択のときにメモリセルに流れる電流Ｉｏｆｆと、メモリセルの個数ｎとの間に、（１）式を満たす関係が存在する。 - 特許庁

To obtain a power saving function with the performance of keeping consistency in a coherent multiprocessing system including cache copies of data values by bringing a processor core into a nonactive state by power-down while a memory access management unit performs a consistency management operation without requiring the operation of the processor core in the active state of a cache memory for storing data values which needs to keep the consistency.例文帳に追加

この発明は、データ値のキャッシュコピーを含むコヒーレント多重処理システムにおいて、一貫性維持を必要とするデータ値を格納するキャッシュメモリがアクティブ状態であって、プロセッサコア自体の動作を必要とせずにメモリアクセス管理ユニットが一貫性管理動作を行う間、プロセッサコアをパワーダウンして非アクティブ状態にすることにより、一貫性を維持する能力と共に節電機能を実現する。 - 特許庁

A CPU part 121 writes data retained in a first storage part 122 for retaining data inputted from an access device 110 onto the nonvolatile memory on the unit area basis, and makes a second storage part retain data less than the unit area portion which is retained in the first storage part, and writes the data retained by the second storage part also to the nonvolatile memory every unit area.例文帳に追加

ＣＰＵ部１２１は、アクセス装置１１０から入力されるデータを保持する第１の記憶部１２２に保持された１つの単位領域分のデータ毎に上記不揮発性メモリに書き込む一方、上記第１の記憶部に保持されている上記単位領域分に満たないデータを第２の記憶部に保持させ、第２の記憶部に保持されたデータも、１つの単位領域分のデータ毎に上記不揮発性メモリに書き込む。 - 特許庁

A communication apparatus 1 for processing data stored in a memory 11 includes: a previous access storage register 110 storing received data as reception data; a determination part 103 which determines whether the reception data is identified with new reception data received after storing the reception data; and a data control part 104 which stores the new reception data in the memory 11, when the new reception data are not identified with the reception data by the determination part 103.例文帳に追加

メモリ１１に記憶されたデータを処理する通信装置１であって、受信されたデータを受信データとして記憶する前回アクセス記憶レジスタ１１０と、受信データと、受信データの記憶後に受信された新受信データとが同一であるか否かを判断する判断部１０３と、判断部１０３により同一ではないと判断された場合、新受信データをメモリ１１に記憶させるデータ制御部１０４とを備える。 - 特許庁

The memory control chip has an address conversion part for, if an access request to a specific address in the first storage area which is indicated in the address information is issued, specifying an address by converting the specific address into its corresponding address in the second storage area on the basis of the correspondence indicated in the address information.例文帳に追加

メモリコントロールチップは、アドレス情報に示される第１の記憶領域内の特定のアドレスに対してアクセス要求があった場合には、アドレス情報に示される対応関係に基づいて特定のアドレスをこれに対応する第２の記憶領域内のアドレスに変換してアドレス指定を行うアドレス変換部を有する。 - 特許庁

To provide technology for mapping a control register to a memory space and IO space in an open-system server mounted with a bus of an industry standard, and allowing simultaneous access from a plurality of OSs operating under control of a LPAR (Logical Partition) control program to a device holding only one control register for controlling the device.例文帳に追加

業界標準規格のバスを搭載するオープン系サーバにおいて、制御レジスタをメモリ空間及びＩＯ空間にマッピングし、且つ該デバイスを制御するための制御レジスタを一つしか保持していないデバイスをＬＰＡＲ制御プログラムの制御下で動作する複数のＯＳからの同時アクセスを可能とする技術を提供する。 - 特許庁

When an abnormality has occurred, a control section 34 of a graphic operation panel 12 selects a mail address for initially sending an electric mail out of mail addresses stored in a memory section 33, and instructs a mail client 31 to transmit an electronic mail to the mail address for promoting an access to a WWW server 32.例文帳に追加

異常が発生すると、グラフィック操作パネル１２の制御部３４は、記憶部３３に格納されたメールアドレスから、電子メールを初回に送信すべきメールアドレスを選択すると共に、当該メールアドレス宛てで、ＷＷＷサーバ３２へのアクセスを促す電子メールを送信するよう、メールクライアント３１に指示する。 - 特許庁

Receiving a control command, the internal command generator circuit 102 outputs a signal INTCOM of an H level to instruct an access to a memory cell when the mask signal Cmask is at an L level, but outputs the signal INTCOM of the L level when the mask signal is at the H level because the latch circuit G4 is reset.例文帳に追加

内部コマンド発生回路１０２は、制御コマンドを受け、マスク信号ＣｍａｓｋがＬレベルのとき、メモリセルへのアクセス動作を指示する信号ＩＮＴＣＯＭをＨレベルで出力し、マスク信号ＣｍａｓｋがＨレベルのとき、ラッチ回路Ｇ４がリセットされるため、信号ＩＮＴＣＯＭをＬレベルで出力する。 - 特許庁

In the print system, a memory area smaller than a prescribed area remains unused and a new start address is set to perform read processing of print data from the start address so that data access may be easily performed even when a special OS is used by control of a descriptor table controller.例文帳に追加

本発明は、ディスクリプタテーブルコントローラの制御によって特殊なＯＳ（オペレーションシステム）を使用した場合でも、所定領域に満たないメモリ領域を未使用とし、新たな先頭アドレスを設定し、当該先頭アドレスから印刷データの読み出し処理を行うことができ、データアクセスが容易な印刷システムとすることができる。 - 特許庁

By encrypting data stored in the removable memory element 160 using authentication information that is stored in a removable identification element 140, only the possessor of the removable identification element 140 or a person with the knowledge of personal information stored in the removable identification element 140 can access the data.例文帳に追加

着脱可能識別素子１４０に格納されている認証情報を用いて着脱可能記憶素子１６０に格納するデータを暗号化することによって、着脱可能識別素子１４０の所有者または着脱可能識別素子１４０に格納されている個人情報を知る人物のみが、当該データにアクセスできる。 - 特許庁

A switching element and a storage node linked with the switching element are provided and the storage node is a phase-change random access memory having a bottom electrode, a top electrode, a phase-change substance layer interposed between the bottom electrode and the top electrode, and an adhesion interfacial layer interposed between the bottom electrode and the phase-change substance layer.例文帳に追加

スイッチング素子及びスイッチング素子に連結されるストレージノードを具備し、ストレージノードは、下部電極及び上部電極、下部電極と上部電極間との間に介在された相変化物質層、及び、下部電極と相変化物質層との間に介在される粘着界面層を有する相変化メモリ素子である。 - 特許庁

When any of a plurality of the input means is operated, the control section 36 acquires an address number corresponding to the operated input means from the random access memory 36d and the address is supplied to the connected mobile phone HN, which makes dialing of the destination telephone number corresponding to the address number.例文帳に追加

複数の入力手段のうち何れかの入力手段が操作されると、制御部３６が、操作された入力手段に対応するアドレス番号をランダムアクセスメモリ３６ｄより取得し、接続された携帯電話機ＨＮに供給し、アドレス番号に対応する相手先電話番号に基づいて発信を行わせる。 - 特許庁

The controller 9 of the memory card 8 is so constituted as to automatically enter a standby mode in which it waits for next access with current consumption of a 2nd current value lower than a 1st current value after setting an operation mode for reading data out with current consumption of the 1st current value.例文帳に追加

メモリカード８のコントローラ９は、メモリアクセスに応じて、第１の電流値による電流消費の下でデータの読出しを行なう動作モードを設定した後、第１の電流値よりも低い第２の電流値による電流消費の下で次のメモリアクセスに待機するスタンバイモードへ自動的に移行する様に構成されている。 - 特許庁

The data processor is shared by more than one circuits or devices, which comprise a programmable circuit, and is provided with the memory where a preservation area where access by the programmable circuit is limited is arranged in a part of a storage area as the preservation area of information to be non-ciphered sentence data.例文帳に追加

本発明に係るデータ処置装置は、上記プログラマブル回路を含む複数の回路又は装置により共有され、かつ、非暗号文データとなった情報の保存領域として上記プログラマブル回路によるアクセスを制限した保存領域が記憶領域の一部に設けられたメモリを備えている。 - 特許庁

To attain improvement in the execution performance of an object program by performing unrolling processing optimized on the basis of the number of times of repetition of a loop and deleting overlapped memory access when vectorizing a source program concerning a compiler and a recording medium for optimizing an expansion number when vectorizing the source program.例文帳に追加

本発明は、ソースプログラムのベクトル化時に展開数の最適化を行うコンパイラおよび記録媒体に関し、ソースプログラムをベクトル化するときにループの繰り返し回数などをもとに最適化したアンローリング処理を行うと共に重複するメモリアクセスを削除し、オブジェクトプログラムの実行性能の向上を図ることを目的とする。 - 特許庁

The first signal processing unit writes and reads an input signal, to and out of the delay memory through the access circuit and performs first signal processing for writing and reading the signal to and out of the double memories in each sampling cycle, according to a control signal generated by the μ program.例文帳に追加

第１信号処理部は、各サンプリング周期毎に、μプログラムから生成される制御信号に基づいて、入力信号に対して、アクセス回路を用いて行われる遅延メモリに対する信号の書込み及び読出しと、二重化メモリに対する信号の書込み及び読出しを含む第１信号処理を施す。 - 特許庁

A debugger 4 controls the part 15 from a signal of the connecting part which is inputted from the part 14 or the access of computer 8 to an emulation memory 9 and verifies a microcomputer program by giving a signal to the microcomputer instead of a peripheral circuit part 10 on the part 3 that does not operate normally.例文帳に追加

デバッガ部４は信号入力部１４から入力した接続部分の信号またはマイクロコンピュータ８のエミュレーションメモリ９へのアクセスから信号出力部１５を制御してターゲット部３上の正常動作しない周辺回路部１０の代わりにマイクロコンピュータに信号を与えることでマイコンプログラムの検証を行う。 - 特許庁

If the digital still camera 2 is accessed, for example, from the image display terminal 3a and allows connection on the basis of the IP address, etc., of an access source device extracted from received data, the digital still camera 2 reads prescribed image data from the memory card to transmit the prescribed image data in response to a transmission request from the image display terminal 3a.例文帳に追加

デジタルスチルカメラ２は、例えば画像表示端末３ａからのアクセスを受け、受信データから抽出したアクセス元機器のＩＰアドレス等に基づいて接続を許可すると、画像表示端末３ａからの送信要求に応じて、メモリカードから所定の画像データを読み出して送信する。 - 特許庁

To provide the issuing system and issuing method of a portable electronic device capable of enabling respective managers to confirm authentication and the access right of the pertinent hierarchy of a memory by one key, simplifying a processing at the time of the authentication and reducing the number of required keys beforehand without lowering security.例文帳に追加

この発明は、個別の権限を規定するキーと共通の権限を規定するキーをそれぞれの管理者が持つ必要があり、キー管理が複雑になる問題を解決するものであり、各管理者は、１つのキーで個別の権限とセキュアメッセージングを行うことが可能となり、複数のキーを管理する必要がなくなる。 - 特許庁

An image varying means can varyingly display crosswise identification information of more than one kind, and reads image data stored in a random access memory to store temporarily basic date supplied from a basic data supply means, and sends in order to display on an image display device.例文帳に追加

画像変動手段は、複数種類の識別情報を左右方向に変動表示させることが可能であり、かつ、基本データ供給手段から供給された基本データを一時記憶するランダムアクセスメモリにより記憶されている画像データを読み出して画像表示装置に表示させるべく送信する。 - 特許庁

A standby CPU board is connected as a peripheral device to a current CPU board with an existing peripheral bus, and the current CPU board is operated in the system mode and the standby CPU board is operated in the peripheral mode to realize direct memory access from the standby CPU board to the main storage of the current CPU board.例文帳に追加

予備系ＣＰＵボードを現用系ＣＰＵボードに既存のペリフェラルバスにより周辺機器として接続し、現用系ＣＰＵボートをシステムモードとし、予備系ＣＰＵボードをペリフェラルモードとして動作させることで、予備系ＣＰＵボードから現用系ＣＰＵボードの主記憶へのダイレクトメモリアクセスを可能にする。 - 特許庁

The magnetic random access memory for making the inverted magnetic field drop includes a first antiferromagnetic layer, a fixed layer formed on the first antiferromagnetic layer, a tunnel barrier layer formed on the fixed layer, a ferromagnetic free layer formed on the tunnel barrier layer, and a metal multilayer formed on the ferromagnetic free layer.例文帳に追加

本発明に係る、反転磁場を降下させる磁気抵抗メモリは、第一反強磁性層と、第一反強磁性層上に形成される固定層と、固定層上に形成されるトンネルバリア層と、トンネルバリア層上に形成される強磁性自由層及び、強磁性自由層上に形成される多層構造金属層とを含む。 - 特許庁

This robot device 1 has a central processing process (CPU) having plural objects, performing control processing on the basis of inter-object communication performed between the objects and performing the inter-object communication through control of access by the plural objects to a jointly owning memory which is jointly owned by the plural objects.例文帳に追加

ロボット装置１は、複数のオブジェクトを有して、当該オブジェクト間で行うオブジェクト間通信に基づいて制御処理するものであって、当該複数のオブジェクトにより共有される共有メモリへの当該複数のオブジェクトによるアクセスを制御してオブジェクト間通信を行う中央処理プロセス（ＣＰＵ）を備える。 - 特許庁

Thus, an optimum values of a tilt parameter and a focus parameter corresponding to the target recording layer are extracted from a memory, thereby a position and attitude of an object lens are adjusted, as a result access to an optical disk having multiple recording layers is accurately performed without causing increase in size and cost.例文帳に追加

これにより、対象記録層に対応するチルトパラメータの最適値及びフォーカスパラメータの最適値がメモリから抽出され、対物レンズの位置及び姿勢が調整されることとなり、結果として大型化及び高コスト化を招くことなく、複数の記録層を有する光ディスクへのアクセスを精度良く行うことが可能となる。 - 特許庁

A transaction routing controller receives a transaction from an FSB interface on a processor side and an I/O interface on an I/O device side, determines a target device for the transaction by referring to a routing table, when the transaction is a memory access transaction, and transmits the transaction to the interface for the target device.例文帳に追加

トランザクションルーティングコントローラは、プロセッサ側のＦＳＢインターフェース及びＩ／Ｏデバイス側のＩ／Ｏインターフェースからのトランザクションを受け付け、当該トランザクションがメモリアクセスのトランザクションであればルーティングテーブルを参照して当該トランザクションのターゲットデバイスを決定し、そのターゲットデバイスに向けたインターフェースへトランザクションを送出する。 - 特許庁

To shorten the time required to start sounding by inhibiting the driving stop of a spindle motor for a fixed time after a user operates the device and immediately storing data in a shock-proof memory without waiting the activation of the spindle motor when the user performs operation such as access designation again.例文帳に追加

使用者が操作を行なってから一定の期間、スピンドルモータの駆動の停止を禁止し、使用者が再度、アクセス指定等の操作を行なった際に、スピンドルモータの起動を待つことなく、直ちにショックプルーフメモリへのデータの蓄積を行なえ、発音までの時間を短縮できるディスク再生装置を提供する。 - 特許庁

A system comprises a clock configured to provide a present time to be used for implementing a content holding period, a memory configured to store clock management information containing a final adjustment time representing time when the clock is finally adjusted, and a plurality of maximum adjustable time ranges, and a storage access program.例文帳に追加

システムは、コンテンツ保持期間を施行するために用いられる現在時刻を提供するように構成されたクロックと、クロックが最後に調整された時刻を表す最終調整時刻および複数の最大調整可能時刻範囲を含むクロック管理情報を記憶するように構成されたメモリと、ストレージアクセスプログラムとを備える。 - 特許庁

To provide: a magnetoresistive element structure that prevents characteristic deterioration of a magnetoresistive element due to heat etc., generated by heating or current injection during element manufacture; a magnetic random access memory using the magnetoresistive element structure; and a spatial light modulator using the magnetoresistive element structure.例文帳に追加

素子作製時の加熱や、電流注入によって生じる熱等による磁気抵抗効果素子の特性劣化を防止することができる磁気抵抗効果素子構造体、この磁気抵抗効果素子構造体を用いた磁気ランダムアクセスメモリ、この磁気抵抗効果素子構造体を用いた空間光変調器を提供する。 - 特許庁

By updating only a portion of the regular electronic mail account with each update operation, a service provider can minimize the amount of memory storage and communication expense required for maintaining the portable electronic mail account, while still permitting the user to access the information important to the user.例文帳に追加

各更新動作により正規の電子メールアカウントの一部のみを更新することによって、サービスプロバイダは、携帯電子メールアカウントを維持するのに必要なメモリ記憶域の量および通信経費の額を最小限に抑える一方で、ユーザが自分にとって重要な情報にアクセスするのを可能にすることができる。 - 特許庁

At the time, an additional external control signal is not required, and sacrifice is not forced in an access time and a reading time as compared with obtained one in the case of a memory device constituted specifically for any one of operation modes for constitution of the same manufacturing technology and conventional technology.例文帳に追加

その場合に、付加的な外部制御信号を必要とすることはなく、又同一の製造技術及び従来技術の構成に対して、いずれか一方の動作モードに対して特定的に構成されているメモリ装置の場合に得られるものと比較してアクセス時間及び読取時間において犠牲を強いるものではない。 - 特許庁

A holder allowed to be accessed from a public network 101 is prepared in a memory 106A, the prepared holder is displayed on the server device or the client computer to control access requests from the server device or the client computer and various programs in the holder are automatically updated or copied.例文帳に追加

パブリックネットワーク１０１上からアクセス可能なフォルダをメモリ１０６Ａ上に作成し、該作成されたフォルダをサーバ装置またはクライアントコンピュータに表示して、サーバ装置またはクライアントコンピュータからのアクセス要求を管理するとともに、該フォルダに各種プログラムを自動的に更新または複写する構成を特徴とする。 - 特許庁

An access transistor ATR in an MTJ memory cell, one of groups of transistors connected to the readout current path, is manufactured by using a semiconductor layer 205 formed on an insulating film 200 on a semiconductor substrate SUB, and includes impurity regions 110, 120, a gate region 130 and a body region 210.例文帳に追加

読出電流経路に接続されたトランジスタ群の１つである、ＭＴＪメモリセル中のアクセストランジスタＡＴＲは、半導体基板ＳＵＢ上の絶縁膜２００上に形成された半導体層２０５を用いて作製され、不純物領域１１０，１２０、ゲート領域１３０およびボディ領域２１０を含む。 - 特許庁

Each channel control part is provided with a CPU for receiving the data input/output request in each file, an input/output processor for outputting an input/output request corresponding to the data input/output request of each file in response to a command from the CPU and a memory system for storing information required for file access processing to be executed by the CPU.例文帳に追加

チャネル制御部はファイル単位でのデータ入出力要求を受信するＣＰＵと、ＣＰＵの指令に応答してファイル単位でのデータ入出力要求に対応するＩ／Ｏ要求を出力するＩ／Ｏプロセッサと、ＣＰＵのファイルアクセス処理に要する情報を記憶するメモリシステムを備える。 - 特許庁

To shorten a transmission time to an arithmetic unit in every operation to shorten a processing time in the whole FFT operation, by conducting the FFT-operation after the FFT data is divided from a storage device of large capacity to be transmitted to a high speed access memory, in the FFT operation for the large volume of data.例文帳に追加

大容量のデータのＦＦＴ演算において、大容量記憶デバイスからＦＦＴデータを分割して高速アクセスメモリへ転送した後、ＦＦＴ演算することで、演算装置への演算毎の転送時間を短縮することにより、ＦＦＴ演算全体の処理時間の短縮を実現する。 - 特許庁

This pachinko machine 1 stores the game information on the game state in a RAM(random access memory) 83C, feeds a backup voltage to the RAM 83C from a large-capacity capacitor C via connectors C2 and C3 when the operating voltage drops to a prescribed value or below, and can preserve the game information stored in the RAM 83C.例文帳に追加

パチンコ機１は、遊技状態に関する遊技情報をＲＡＭ８３Ｃに記憶し、動作用電圧が所定値以下に低下した場合に、ＲＡＭ８３Ｃに大容量コンデンサＣ１からバックアップ電圧をコネクタＣ２及びＣ３を介して供給して、ＲＡＭ８３Ｃに記憶されている遊技情報を保存できる。 - 特許庁

At that time, to perform comparison to check whether deviation occurs and to more accurately calculate the two pieces of above time information of a fixed period, DMAC (direct memory access controller) transfer completion interruption to be used for PCM data transfer is used as a latching trigger of an internal reference clock counting part for reproducing a clock synchronized with a broadcasting station.例文帳に追加

その際、ズレが生じているかの比較の為、一定期間の上記２つの時間情報をより正確に求める為に、ＰＣＭデータ転送に用いるＤＭＡＣ転送完了割り込みを放送局に同期したクロックを再現する内部基準クロックカウント部のラッチ用トリガとして使用する。 - 特許庁

Then, a procedure (409) is executed, which receives a parallel code generating plan (412) input by a user, divides the processing of the code, and finds a parallelization method which makes an execution cycle shortest while forecasting an execution cycle from the operation amount, the contents of the processing, the cache usage of the reused data, and the main memory access data volume.例文帳に追加

そして、ユーザが入力した並列コードの生成方針（４１２）を受けて、前記コードの処理を分割すると共に、その演算量と処理内容、再利用データのキャッシュ利用、主記憶アクセスデータ量から実行サイクルを予測しながら、実行サイクルが最短となる並列化方法を求める手順（４０９）を実行する。 - 特許庁

The integrated circuit has, on one hand, a RAM(random access memory) for the purpose of storing the pattern, and has, on the other hand, an extraction means (PE) for the purpose of extracting the pixels as a function indicating the number of bit per pixel from a selected pattern, and supplying a coding means(CM) with the extracted pixels.例文帳に追加

集積回路は、一方では、パターンを保存することを目的とするＲＡＭ（ランダム・アクセス・メモリ）を備え、また他方では、選択されたパターンからピクセル当りのビット数を示す関数としてピクセルを抽出し、それらの抽出されたピクセルを符号化手段（ＣＭ）に供給することを目的とする抽出手段（ＰＥ）を備える。 - 特許庁

A multiprocessor system comprises: multiple processors 10, 30 having respective storage means 20, 40 for storing programs A, B; a nonvolatile memory 60 for storing programs A, B to be executed by the respective processors 10, 30 that is accessible from the respective processors 10, 30; and an address designating device 50 that can access the respective storage means 20, 40.例文帳に追加

プログラムＡ，Ｂを格納する記憶手段２０，４０を有する複数のプロセッサ１０，３０と、各プロセッサ１０，３０からアクセス可能であり、各プロセッサ１０，３０で実行されるプログラムＡ，Ｂを格納する不揮発性メモリ６０と、各記憶手段２０，４０にアクセス可能なアドレス指定装置５０とを具備するものである。 - 特許庁

Operations of selectors 211, 214, and 215 and a replacing circuit 216 are so controlled, that when a decision circuit 217 in a control circuit 21 provided to an instruction decoding unit decides that an integer arithmetic unit cannot execute a following sub-instruction, a memory access unit having executed a precedent sub-instruction executes the following sub-instruction.例文帳に追加

命令デコードユニット２に設けられた制御回路２１内の判定回路２１７は、後続のサブ命令を整数演算ユニット４が実行不可能と判断した場合、先行サブ命令を実行したメモリアクセスユニット３で、後続サブ命令を実行させるように、各セレクタ２１１，２１４，２１５や入替回路２１６の動作を制御する。 - 特許庁

This direct memory access controller has one request signal input terminal for receiving a request signal while at least one of the plurality of requesting devices outputs the request signal, one acknowledge signal output terminal for outputting an acknowledge signal to the plurality of requesting devices, and a control circuit.例文帳に追加

ダイレクトメモリアクセスコントローラは、複数のリクエスト装置のうちの少なくとも１個がリクエスト信号を出力している間はリクエスト信号を入力する１個のリクエスト信号入力端子と、複数のリクエスト装置へアクノリッジ信号を出力するための１個のアクノリッジ信号出力端子と、制御回路とを有する。 - 特許庁

To provide a storage subsystem having a communication path selection method considering characteristics of a memory region in the storage subsystem, characteristics of an access from a host and characteristics of a communication path, furthermore, a storage subsystem having a function of instructing adding, erasing and switching of the communication path in accordance with a circumstance by observing a condition of the communication path.例文帳に追加

ストレージサブシステム内の記憶領域の特性と、ホストからのアクセス特性と、通信路の特性を考慮した通信路選択方法を有するストレージサブシステム、さらに、通信路の状態を随時観察し、状況に応じて通信路の追加、削除、切替えを指示する機能を有するストレージサブシステムを提供する。 - 特許庁

By utilizing information of VBV delay of a picture included in a video stream and reproduction time information of an audio access unit included in an audio stream or the like buffer time information such as an SCR is obtained through the use of a calculation expression and in high-speed processing with a smaller memory capacity is attained by a simplified method.例文帳に追加

ビデオストリームに含まれるピクチャのＶＢＶｄｅｌａｙの情報や、オーディオストリームに含まれるオーディオアクセスユニットの再生時間情報などを利用することにより、ＳＣＲなどのバッファ時刻情報を計算式を用いて求め、単純化された手法により、少ないメモリでの高速処理を可能とする。 - 特許庁