「memory- access」に関連した英語例文の一覧と使い方(105ページ目) - Weblio英語例文検索

When a test command code preset to a microprogram ROM part 11 is executed, execution control of the program is shifted to a test mode memory area block 41, and the functional block 3 to be tested is tested by an access control part 12 and a selector circuit 2 corresponding to an evaluation program written in the test mode memory area block 41.例文帳に追加

予めマイクロプログラムＲＯＭ部１１に設定されたテスト用の命令コードが実行されると、プログラムの実行制御がテストモードメモリエリアブロック４１に移され、テストモードメモリエリアブロック４１に書き込まれている評価用プログラムにしたがって、アクセス制御部１２およびセレクタ回路２によってテスト対象とする機能ブロック３のテストが行われる。 - 特許庁

The IC card 101 is provided with a power source 107 for driving a timer 106, and comprises a data memory 104 for storing information and a CPU 102 which monitors a state indicating whether or not time of the timer 106 has passed predetermined time and controls the propriety of access to the information stored in the data memory 104.例文帳に追加

タイマ１０６を駆動するための電源１０７を備えたＩＣカード１０１であって、情報を記憶するデータメモリ１０４と、タイマ１０６の時刻が所定の時刻を過ぎたか否かの状態を監視して、データメモリ１０４に記憶される情報に対するアクセスの可否を制御するＣＰＵ１０２とを備える構成を特徴とする。 - 特許庁

An image processing apparatus for mounting a hard disk device as a storage part of image data, and the like, includes a cache memory for more rapidly performing access to the hard disk device and raising processing speed in a whole system, and then, normally carries out asynchronous operation which writes data to a high-speed accessible cache memory, in place of directly writing to the hard disk device.例文帳に追加

画像データなどの記憶部としてハードディスク装置を搭載した画像処理装置では、ハードディスク装置へのアクセスを高速化してシステム全体の処理速度を高めるためにキャッシュメモリを設け、通常はデータをハードディスク装置に直接書き込む代わりに高速アクセスが可能なキャッシュメモリに対して書き込む非同期動作を行うようにする。 - 特許庁

When the total number of the common electrodes is represented by m and that of the segment electrodes is represented by n, the picture memory 30 has a data store part of a m×n bitmap type corresponding to respective intersections of the electrodes, wherein a portion of the data store part corresponding to imaginary pixels with no real intersections of the electrodes is made to be an invalid memory region 31 to which access is forbidden.例文帳に追加

画像メモリ３０は、コモン電極の総本数をｍ，セグメント電極の総本数をｎとして、その各電極交点に対応するｍ×ｎのビットマップ形式のデータストア部を有し、そのうちの実際に電極交点が存在しない架空画素に対応するデータストア部をアクセス禁止の無効メモリ領域３１とする。 - 特許庁

When a request to access to a defective memory cell is made, write data are supplied to the repair memory element SC from the write amplifier WAMP through the bit line MIO by turning on the switch SW2 in write operation, and data read out from the repair memory element SC are supplied to the read amplifier RAMP without using the bit line MIO by turning off the switch SW1 and turning on the switch SW3 in read operation.例文帳に追加

不良メモリセルへのアクセスが要求された場合、ライト動作時においては、スイッチＳＷ２をオンすることによりライトアンプＷＡＭＰからビット線ＭＩＯを介して救済記憶素子ＳＣにライトデータを供給し、リード動作時においては、スイッチＳＷ１をオフしスイッチＳＷ３をオンすることにより、救済記憶素子ＳＣから読み出されたリードデータをビット線ＭＩＯを介することなくリードアンプＲＡＭＰに供給する。 - 特許庁

This memory cell is composed of two MIS elements forming specific circuit in the memory cell circuit and a capacitor in which the first MIS element (QW11) and the second MIS element (QR11) formed above the former, further the either the source or drain of the first MIS element (QW11) is made function as the gate to the second MIS element (QR11) carrying a capacitor (CS11) thereby achieving a semiconductor random access memory device which is simplified. 例文帳に追加

特定のメモリセル回路を構成する２個のMIS素子と１個の情報蓄積用キャパシタとよりなるメモリセルを、第１のMIS素子（Qｗ11）と、この上に積み重ね形成され、かつ、第１のMIS素子（Qｗ11）のソース及びドレインのいずれか一方の領域をゲートとした第２のMIS素子（QＲ11）と、第２のMIS素子（QＲ11）のゲート部分に寄生する容量（Cｓ11）とで構成しているので、複雑な素子構造をなくした半導体ランダムアクセスメモリ装置を達成できる。 - 特許庁

The method for processing the computer graphics data to reduce the external memory access time in the perfragment unit includes a step for executing a depth test with respect to a present fragment of the computer graphics data using the perfragment unit, and a step for pre-fetching a color value of the present fragment from the external memory unit to a cache memory while the depth test of the present fragment is executed.例文帳に追加

パーフラグメントユニット（ＰｅｒＦｒａｇｍｅｎｔ ｕｎｉｔ）の外部メモリアクセス時間を短縮するためのコンピュータグラフィックスデータの処理方法であって、前記コンピュータグラフィックスデータの現在のフラグメントに対する深さ（ｄｅｐｔｈ）テストを前記パーフラグメントユニットを用いて実行する段階と、前記現在のフラグメントに対する前記深さテストが実行される間、前記現在のフラグメントのカラー値を外部メモリ装置からキャッシュメモリにプリフェッチする段階とを有する。 - 特許庁

The address offset addition circuits 21-1 and 21-2 add predetermined offset values to addresses output from processors (for example, CPUs) 20-1 and 20-2 that access a memory 10, respectively, and output the addition results.例文帳に追加

アドレスオフセット加算回路２１−１，２１−２は、メモリ１０に対するアクセスをそれぞれ行うプロセッサ（例えば、ＣＰＵ）２０−１，２０−２からそれぞれ出力されるアドレスに、所定のオフセット値をそれぞれ加算して加算結果をそれぞれ出力する。 - 特許庁

When the OS executes its own program by a system call from the application program to access the memory, address comparison is performed only in an address tag area 12 for OS management, and a cache block area 13 for OS management is accessed in the case of hit.例文帳に追加

アプリケーションプログラムからのシステムコールによってＯＳが自身のプログラムを実行し、メモリアクセスする時にも同様にＯＳ管理用アドレスタグ領域１２でのみアドレス比較され、ヒットしていればＯＳ管理用キャッシュブロック領域１３へアクセスする。 - 特許庁

To provide a digital signal processor by storing delay information and multiple information to the same row address of a main memory and applying access and arithmetic operation to the delay information and multiple information at the same time so as to attain high speed processing for digital signal.例文帳に追加

主メモリに遅延情報と乗算情報とを同一の行アドレスに記憶させ、これらの遅延情報と乗算情報のアクセス及び演算を同時に行ってデジタル信号の処理の高速化を可能にしたデジタル信号処理装置を提供する。 - 特許庁

When receiving the retransfer requirement during the data enable time, a transmitter detects the error, changes a memory access region of the buffer, performs a series of data transfer to the last, and reads out the data required the retransfer from the buffer and retransfers them.例文帳に追加

転送装置は、データイネーブルの期間内に再送要求を受信すると、誤りを検出しバッファのメモリアクセス領域を変更し一連のデータ転送を最後まで行い、次いで再送要求のあったデータをバッファから読み出し再送する。 - 特許庁

The semiconductor memory device includes banks #0 to#7, defect relieving circuits 170 to 177 respectively provided for the banks, defective address storing circuits 180 to 183 storing defective addresses, and comparing circuits 190 to 193 comparing an address to which access is required and a defective address.例文帳に追加

バンク＃０〜＃７と、バンクごとに設けられた不良救済回路１７０〜１７７と、不良アドレスを記憶する不良アドレス記憶回路１８０〜１８３と、アクセスが要求されたアドレスと不良アドレスとを比較する比較回路１９０〜１９３とを備える。 - 特許庁

To increase a manufacturing yield of a Ti-Al alloy target for forming a film such as a Ti-Al-N film used for FeRAM (Ferroelectrics Random Access Memory) or DRAM, besides reducing an amount of the impurities, and to enhance the film quality.例文帳に追加

ＦｅＲＡＭやＤＲＡＭなどに使用されるＴｉ−Ａｌ−Ｎ膜などの成膜用のＴｉ−Ａｌ合金ターゲットにおいて、不純物量の低減を図った上で、ターゲットの製造歩留りを高めると共に、膜品質の向上などを図る。 - 特許庁

To provide an efficient deciding method for deciding which component is to obtain the control for an external port because the external port is a limited resource and commonly used by a direct memory access (DMA) control device and a processor core.例文帳に追加

外部ポートは制限された資源で、直接メモリアクセス（ＤＭＡ）制御装置及び処理装置コアが共用しなければならず、従ってどの構成部分が外部ポートの制御を取得すべきかを決定する効率的な裁定方法を与える。 - 特許庁

A controller LSI 121 receives a command block including a command issued by a host device 110 to access the memory card 130 and time-out processing time information corresponding to the command by a command block receiving means 122 of the controller LSI 121.例文帳に追加

コントローラＬＳＩ１２１は、ホスト装置１１０がメモリーカード１３０のアクセスのために発行するコマンドと当該コマンドに対応するタイムアウト処理時間情報とを含むコマンドブロックをコントローラＬＳＩ１２１のコマンドブロック受信手段１２２で受信する。 - 特許庁

The CPU 2 of an MPU 1 comprises a main processor 6, a coprocessor 3 including the SIMD arithmetic logic units ALU0 to ALU3, the register file 4 for storing operation data for ALU0 to ALU3, and a direct memory access controller (DMAC) 15.例文帳に追加

ＭＰＵ１のＣＰＵ２は、メインプロセッサ６と、ＳＩＭＤ型の演算器ＡＬＵ０…ＡＬＵ３を含むコプロセッサ３と、ＡＬＵ０…ＡＬＵ３の演算データを格納するレジスタファイル４と、ダイレクトメモリアクセスコントローラ（ＤＭＡＣ）１５とで構成されている。 - 特許庁

To provide a storage device, a computer system, and a storage system, capable of attaining a new storage configuration enabling apparent elimination of the overhead and enabling high-speed access all the time particularly when constructing a high parallel configured high-speed flash memory system.例文帳に追加

特に高並列化された高速なフラッシュメモリシステムを構築するにあたってオーバーヘッドを見かけ上消滅させ、常時高速なアクセスを可能とする新しいストレージ構成を実現可能な記憶装置、コンピュータシステム、および記憶システムを提供する。 - 特許庁

The correlation arithmetic results are sequentially stored in prescribed addresses of a random access memory 31, arithmetic circuits 32, 33 read the stored data and process the data to apply correlation arithmetic operations to division codes A, B and a filter output is obtained on the basis of the arithmetic results.例文帳に追加

この相関演算結果をランダムアクセスメモリ３１の所定番地に順次記憶し、記憶データを読み出して演算回路３２，３３で処理して、分割符号Ａ及びＢとの相関演算を行い、これら演算結果に基づいてフィルタ出力を得る。 - 特許庁

A transfer data counter 19 counts a data amount of a transport packet and the tag register 15, and a DMA (Direct Memory Access) 21 allows a changeover device 20 to transfer the transport packet with an output of the tag register 15 attached thereto to a RAM 27 on the basis of the count.例文帳に追加

転送データカウンタ１９はトランスポートパケットとタグ用レジスタ１５のデータ量とをカウントし、ＤＭＡ２１はこのカウント値に基づいて切替器２０でタグ用レジスタ１５の出力が付加されたトランスポートパケットをＲＡＭ２７へ転送する。 - 特許庁

Then, when the confirmation reading target pages are read respectively from the logical blocks, the confirmation-reading target pages of the plurality of logical blocks are concurrently read by parallel access control with respect to the first to n-th pieces of the non-volatile memory.例文帳に追加

そして各論理ブロックのそれぞれから確認読出対象ページを読み出す際には、第１〜第ｎの不揮発性メモリへの並列的なアクセス制御により、複数の論理ブロックの確認読出対象ページの同時的な読み出しを実行する。 - 特許庁

A recording system (arrangement) comprises an encryption apparatus for encrypting a part of contents and an access control memory device operable to securely store information from which a private key of a public key/private key pair associated with a data content recording user group is derivable.例文帳に追加

コンテンツ鍵の組に基づいてコンテンツの一部を暗号化する暗号化装置と、コンテンツを記録したユーザグループに関連する秘密鍵／公開鍵の対の秘密鍵を導出可能な情報を安全に保存するアクセス制御メモリ装置とを備える。 - 特許庁

This reader/writer 1 is provided with a control part 10 for controlling data communication with an IC tag 2 as a portable storage medium based on the same instruction code as an instruction code to be used for memory access to an EEPROM received from a host computer 3.例文帳に追加

リーダライタ１は、ホストコンピュータ３から受信したＥＥＰＲＯＭに対するメモリアクセスに用いられる命令コードと同じ命令コードに基づいて、可搬記憶媒体であるＩＣタグ２との間におけるデータ通信を制御する制御部１０を備える。 - 特許庁

When the bus is determined to be not in use by the first determination part 11, a bus right request part 12 transmits to the bus a bus right request signal to request a bus right for the processor on which an electronic device concerned is provided to access the memory through the bus.例文帳に追加

バス権要求部１２は、第一の判定部１１によってバスが未使用であると判定された場合に、自装置が設けられているプロセッサがバスを介してメモリへアクセスするためのバス権を要求するバス権要求信号をバスに送信する。 - 特許庁

This memory device 100 includes: a storage section 130; a storage control section 120 which controls access to the storage section 130; a control unit 110 which performs a communication process with this host device; a data terminal SDA; a resetting terminal XRST; and a clock terminal SCK.例文帳に追加

記憶装置１００は、記憶部１３０と、記憶部１３０のアクセスを制御する記憶制御部１２０と、ホスト装置との通信処理を行う制御部１１０と、データ端子ＳＤＡと、リセット端子ＸＲＳＴと、クロック端子ＳＣＫとを含む。 - 特許庁

To provide an unauthorized rewrite detection circuit that does not access a memory, wherein circuit data of a programmable logic device is stored, and shortens a power supply time of the programmable logic device required for unauthorized rewrite detection for circuit data, and to provide an image forming apparatus.例文帳に追加

プログラマブルロジックデバイスの回路データを記憶した記憶部をアクセスせず、且つ、回路データの不正書き換え検出に必要なプログラマブルロジックデバイスの通電時間を短縮した、不正書き換え検出回路及び画像形成装置を提供する。 - 特許庁

The address filtering part 224 judges whether the CRC value of the destination MAC address of the frame exists in an address table stored by an address table managing part 225, performs filtering processing and supplies the frame to an DMA (Direct Memory Access) control part 226.例文帳に追加

アドレスフィルタリング部２２４は、当該フレームの宛先ＭＡＣアドレスのＣＲＣの値が、アドレステーブル管理部２２５により記憶されているアドレステーブル存在するか否かを判定してフィルタリング処理を行い、ＤＭＡ制御部２２６にフレームを供給する。 - 特許庁

A peripheral circuit 10 writes and reads input data DIN and output data DOUT of L bits (L:integer of 2 or more) inputted/outputted to/from a data node 10# for memory cell blocks 5a, 5b being selectively an object of access.例文帳に追加

選択的にアクセス対象となるメモリセルブロック５ａ，５ｂに対して、周辺回路１０は、データノード１０♯へ入出力されるＬビット（Ｌ：２以上の整数）の入力データＤＩＮおよび出力データＤＯＵＴを書込および読出する。 - 特許庁

Since the random access memory 36d stores no destination telephone number stored in the mobile phone HN but stores the address number, a storage means needing a high storage capacity is not required and number of components can be reduced.例文帳に追加

ランダムアクセスメモリ３６ｄには、携帯電話機ＨＮに記憶されている相手先電話番号を記憶するのではなく、アドレス番号を記憶するので、記憶容量の大きな記憶手段を不要にし、部品点数の低減等を図ることができる。 - 特許庁

Where an access control section 32 of the display 5 surveys through the display 5 whether the programs are transmitted or not, if transmitted, historical data composed of the programs themselves, date and time of accesses, and the like is stored into a historical data memory 31.例文帳に追加

ここで、プログラマブル表示器５のアクセス管理部３２は、プログラマブル表示器５を介して制御プログラムが伝送されるか否かを監視し、伝送された場合、制御プログラム自体やアクセス日時などからなる履歴データを履歴データメモリ３１に蓄積する。 - 特許庁

To suppress the number of external terminals which are increased by outputting information for identifying a data transfer channel related to a data transfer request by a master chip, to a minimum in the case of providing a direct memory access(DMA) transfer request generated in a slave chip to the master chip.例文帳に追加

スレーブチップ内で発生したＤＭＡ転送要求をマスタチップに与える場合にデータ転送要求に係るデータ転送チャネルをマスタチップで識別するための情報出力によって増える外部端子の数を最小限に抑える。 - 特許庁

To provide a magnetic random access memory (MRAM) in which the set value of writing current in a writing test mode is switched to a value smaller than and a value larger than those in normal use to realize evaluation of an erroneous margin or a writing margin resulting in the high reliability of the MRAM.例文帳に追加

ＭＲＡＭにおいて、書き込みテストモードにおいて書き込み電流の設定値を、通常使用時よりも小さい値と大きい値を切り替えて誤書き込みマージンや書き込みマージンを評価することを可能とし、高信頼性を実現する。 - 特許庁

To provide technique by which refreshing operation being suitable for each of plural operation states which can be taken by a semiconductor memory can be performed, and a possibility of confliction between an internal refreshment and external access can be reduced at the time of switching an operation state.例文帳に追加

半導体メモリ装置が取り得る複数の動作状態にそれぞれ適したリフレッシュ動作を実行することができ、また、動作状態の切り替わりの際に内部リフレッシュと外部アクセスとの衝突の可能性を低減できる技術を提供する。 - 特許庁

To increase a manufacturing yield of a Ti-Al alloy target for forming a film such as a Ti-Al-N film used for FeRAM (Ferroelectrics Random Access Memory) or DRAM, besides reducing an amount of the impurities, and to enhance the film quality.例文帳に追加

ＦｅＲＡＭやＤＲＡＭなどに使用されるＴｉ−Ａｌ−Ｎ膜などの成膜用のＴｉ−Ａｌ合金ターゲットにおいて、不純物量の低減を図った上で、ターゲットの製造歩留りを高めると共に、膜品質の向上などを図る。 - 特許庁

A permission list memory part 11 memorizes first type information indicating the type of an application in association with first authority information showing the authority of a normal application indicated by the first type information to access functions and data.例文帳に追加

パーミッションリスト記憶部１１は、アプリケーションの種別を示す第１の種別情報と、当該第１の種別情報が示す種別の正常なアプリケーションが機能およびデータにアクセスする権限を示す第１の権限情報とを対応付けて記憶する。 - 特許庁

The USB memory device 1 includes: a cylinder lock 40; a storage part 30 storing data; and a control part 20 prohibiting at least part of access to the storage part 30 from the outside when locked by the cylinder lock 40.例文帳に追加

ＵＳＢメモリ装置１は、シリンダ錠４０と、データを記憶可能な記憶部３０と、前記シリンダ錠４０によって施錠されている際に、前記記憶部３０に対する外部からのアクセスの少なくとも一部を禁止する制御部２０とを具備する。 - 特許庁

The mouse 7 has a mouse memory 10 which not only input coordinate position data for operating a pointer and a cursor, but also stores data transferred from the computer main body and outputs the stored data according to access from the computer main body.例文帳に追加

マウス７は、ポインタやカーソルを操作するための座標位置データを入力するだけでなく、コンピュータ本体から転送されたデータを記憶し、またコンピュータ本体からのアクセスに応じて記憶したデータを出力するマウスメモリ１０を有する。 - 特許庁

To provide an information processor for allowing a plurality of processing means to access prescribed information on the basis of a common memory map to which a plurality of prescribed pieces of information corresponding to the plurality of processing means are continuously allocated.例文帳に追加

複数の処理手段が当該複数の処理手段に対応する複数の所定の情報が連続して割り当てられる共通のメモリマップに基づき該当する所定の情報に対しアクセスすることのできる情報処理装置を提供する。 - 特許庁

The value of an address modification for access to the two-dimensional memory can be calculated by using as a hardware configuration a subtractor 41 having a simpler arrangement without a unit having a large-scale circuit arrangement such as a multiplier.例文帳に追加

また、そのためのハードウェア構成として、乗算器等の大規模な回路構成となるユニットを備えることなく、より簡単な構成を有する減算器４１によって、２次元メモリアクセスのためのアドレス修飾の値を算出することが可能である。 - 特許庁

Each the memory unit 4 independently controls and has the access address so that the control unit 1 does not need to have a record playback address for every partition nor switch the record playback address for every partition.例文帳に追加

各メモリユニット4は、それぞれが独立にアクセスアドレスを管理・保有することにより、コントロールユニット1において各パーティション毎に記録再生アドレスを保有しデータＩＤ１７によりパーティション毎の記録再生アドレスの切り換えを行う必要がなくなる。 - 特許庁

When a PCI device connected to a memory that is a data exchange object is a device slower than the HDD controller in slave access, the HDD controller 1 performs control in the slave mode, with this CPI device A(3) being the bus master.例文帳に追加

データのやり取りの対象となるメモリに接続されたＰＣＩデバイスがスレーブアクセスについてＨＤＤコントローラよりも遅いデバイスであった場合には、ＨＤＤコントローラ１はスレーブモードで制御し、そのＰＣＩデバイスＡ（３）がバスマスタとなる。 - 特許庁

In a period when the timing control pulse is at the zero potential, a second microcomputer controls a timing for accessing a nonvolatile memory so as to make access to the data area.例文帳に追加

前記タイミングコントロールパルスが所定電位の期間は、前記第一のマイコンが前記データエリアにアクセスし、前記タイミングコントロールパルスがゼロ電位の期間は、前記第二のマイコンが前記データエリアにアクセスするよう、前記不揮発性メモリへアクセスするタイミングを制御する - 特許庁

In the ferroelectric random access memory device, a pulse generator circuit generates a pulse signal in response to the transition of an address and a chip enable buffer circuit activates a chip enable flag in response to a first transition of the pulse signal.例文帳に追加

本発明の強誘電体ランダムアクセスメモリ装置によると、パルス発生回路はアドレスの遷移に応答してパルス信号を発生し、チップイネーブルバッファ回路は前記パルス信号の第１遷移に応答してチップイネーブルフラグ信号を活性化させる。 - 特許庁

A bit configuration of a test mat is reduced by enabling an access to a memory mat with the largest bit width unit in a valid bit width modifiable according to a designation from the outside by setting a data size alignment circuit in a direct peripheral circuit.例文帳に追加

データサイズアライメント回路を直接周辺回路に設け、外部からの指定に応じて変更可能な有効ビット幅における最大のビット幅単位でメモリマットをアクセス可能とすることで、検査マットのビット構成の低減化を達成する。 - 特許庁

To provide a magnetic tunnel junction type magnetic random access memory cell array that achieves both the thermal stabilization of the magnetization of a free layer and reduction in electric current required for changing the direction of magnetization, to improve operational performance.例文帳に追加

フリー層の磁化状態の熱的安定化と磁化方向を変化させるために要する電流の低電流化とを両立させることにより、動作性能を向上させることが可能な磁気トンネル接合型磁気ランダムアクセスメモリセルアレイを提供する。 - 特許庁

The monitoring device comprises a memory used by a selected communication protocol which contains data showing access information configured to extract status information related to the monitored device of different devices connected through a network.例文帳に追加

選択された通信プロトコルにより使用される、ネットワークを介して接続された異なる装置のうちの被監視装置に関するステータス情報を抽出するように構成されたアクセス情報を表すデータを含むメモリを有する監視装置である。 - 特許庁