「memory-access」に関連した英語例文の一覧と使い方(109ページ目) - Weblio英語例文検索

The access switching means displays the user registration data stored in the switching memory in the display means selectively when supply of electric power into the hard disk storage means is started by the electric power supply control means.例文帳に追加

切替メモリは、ハードディスク記憶手段からユーザ登録データを記憶し、アクセス切替手段は、電力供給制御手段により、ハードディスク記憶手段へ電力供給が開始されると、表示手段に、切替メモリに記憶されたユーザ登録データを選択可能に表示させることを特徴とする。 - 特許庁

In the memory cell of the SRAM in the semiconductor device, a via VS1 to be electrically connected to a third wiring M32 as a word line is directly connected to a contact plug CPS1 electrically connected to a gate wiring part GHA1 of an access transistor T1.例文帳に追加

半導体装置におけるＳＲＡＭのメモリセルでは、アクセストランジスタＴ１のゲート配線部ＧＨＡ１に電気的に接続されるコンタクトプラグＣＰＳ１に対して、ワード線としての第３配線Ｍ３２に電気的に接続されることになるヴィアＶＳ１が直接接続されている。 - 特許庁

When request data of the CPU 101 are stored in the SRAM 103, data are directly sent to the CPU 101 from the SRAM 103, and when it is not stored, read access to the external memory section 104 is carried out and the SRAM 103 is overwritten/updated and the request data is sent to the CPU 101.例文帳に追加

ＣＰＵ１０１の要求データがＳＲＡＭ１０３内にある場合は、ＳＲＡＭ１０３からＣＰＵ１０１へ直接データを送り、ない場合は、外部記憶部１０４へリードアクセスし、読み取ったデータでＳＲＡＭ１０３を上書き・更新し、ＣＰＵ１０１へ要求データを送る。 - 特許庁

When external address information inputted from the external coincides with the defective address information of the saving address registers 12, 14 in normal access operation after storing the transferred defective address information in the saving address registers 12, 14, the DRAM 10 accesses the redundant memory cell 11.例文帳に追加

ＤＲＡＭ１０は、転送された不良アドレス情報を救済アドレスレジスタ１２、１４に格納した後、通常のアクセス動作時に、外部から入力された外部アドレス情報が、救済アドレスレジスタ１２、１４の不良アドレス情報と一致したときに冗長メモリセル１１にアクセスする。 - 特許庁

When a rising detection signal FE is turned to a high level at the rising edge of a chip enable signal CE (t11, t14), and then a falling detection signal RE is turned to a high level at the falling edge of the chip enable signal CE (t15), memory access is executed.例文帳に追加

チップイネーブル信号ＣＥの立上りエッジで立上り検出信号ＦＥがハイレベルとなり（ｔ１１，ｔ１４）、その後チップイネーブル信号ＣＥの立下りエッジで立下り検出信号ＲＥがハイレベルとなると、許可信号ＥＮがハイレベルにセットされ（ｔ１５）、メモリアクセスが実行される。 - 特許庁

A flash controller 20 in the RAM 10 controls the control signal for internal transmission to interrupt the transmission of the internal data when an access request from the external CPU 70 is made to the pseudo-SRAM 40, while the internal data are transmitted between the flash-type memory 60 and the pseudo-SRAM 40.例文帳に追加

ＲＡＭ１０内のフラッシュコントローラ２０は、フラッシュメモリ６０と擬似ＳＲＡＭ４０間の内部データ転送中に、外部ＣＰＵ７０から擬似ＳＲＡＭ４０に対してアクセス要求があったときに、その内部データ転送を中断するよう内部転送用制御信号を制御する。 - 特許庁

When a write access to data required for booting the system is generated (S1, S2), a portion corresponding to the data to be accessed in an HDD is updated (S3) and data with the updated result reflected therein are copied to a flash memory (high-speed storage medium) (S5, S7).例文帳に追加

起動対象のシステムの起動時に必要なデータへの書き込みアクセスがあったときに（Ｓ１，Ｓ２）、ＨＤＤ上で当該アクセス対象のデータに該当する部分を更新するとともに（Ｓ３）、その更新結果を反映したデータをフラッシュメモリ（より高速の記憶媒体）にコピーする（Ｓ５，Ｓ７）。 - 特許庁

A level detector 12 of a DRAM (dynamic random access memory) resets a flip-flop 27, 28, when the external reference voltage VR2 becomes lower than the threshold potential in the voltage test mode, to produce the internal power-supply potential VCCP according to the external reference potential VR2, and releases the voltage test mode.例文帳に追加

ＤＲＡＭのレベル検出器１２は、外部基準電位ＶＲ２に従って内部電源電位ＶＣＣＰを生成するための電圧テストモードにおいて、外部基準電位ＶＲ２がしきい値電位よりも低下したことに応じてフリップフロップ２７，２８をリセットし、電圧テストモードを解除する。 - 特許庁

In electronic equipment 100 that has a medium reading device for accessing the removable recording medium and performs initial processing for insuring appropriate access to the recording medium, a memory 220 holds storage content even if the supply of power to the medium reading device is interrupted.例文帳に追加

着脱可能な記録媒体に対してアクセスを行う媒体読出装置を有し、記録媒体に対して適切なアクセスを保証するための初期的な処理を行う電子装置１００において、メモリ２２０は、媒体読出装置への電源の供給が遮断される場合においても記憶内容を保持する。 - 特許庁

An ID comparator 203 decides whether or not ID data transmitted from a host computer are made coincident with identification data stored in a memory cell 201, and at the time of deciding that those data are made coincident with each other, the ID comparator 203 transmits an access permission signal EN to an operation code decoder 204.例文帳に追加

ＩＤコンパレータ２０３は、ホストコンピュータから送出されたＩＤデータとメモリセル２０１に格納されている識別データが一致するか否かを判定し、一致すると判定した場合には、オペレーションコードデコーダ２０４に対してアクセス許可信号ＥＮを送出する。 - 特許庁

An outline font expanding device which expands character data in a frame memory 7 has a character management table 4 for generating and managing character data by lookahead of character data of a document to be printed or displayed and refers to the document management table 4 when the character data are expanded to control the access to a font cache 6.例文帳に追加

文字データをフレームメモリ７へ展開するアウトラインフォント展開装置において、印刷や表示する文書の文字データを予め先読みして文字データを生成・管理する文字管理テーブル４を有し、文字データ展開時に文書管理テーブル４を参照し、フォントキャッシュ６へのアクセスを制御する。 - 特許庁

To perform detection of occurrence of an error in an address signal and specification of a fault address line during a normal operation concerning a bus system and a bus failure coping method, and to, when an address fault is occurred, perform access successively even after the address fault is occurred in a memory area which has been accessed until that time.例文帳に追加

バスシステム及びバス障害対処方法に関し、通常の運用動作中にアドレス信号の誤り発生の検出及び障害アドレス線の特定を行い、アドレス障害発生時、それまでアクセスしていたメモリ領域にアドレス障害発生後も引き続きアクセス可能とする。 - 特許庁

To quicken the storage processing of image data in a memory by a digital camera or the like and an access operation, and to very much shorten a time required for various processing, and to accelerate the various processing of image data, such as defective pixel correction processing.例文帳に追加

そこで、本発明の課題は、上述したようなデジタルカメラ等における画像データのメモリへの格納処理、アクセス動作を高速化し、各種処理に要する時間を極力短縮し、欠陥画素補正処理等の画像データの各種処理の高速化を実現するものである。 - 特許庁

In a bus arbitration device 500 that utilizes the resource use management device, upon detecting that a processor 60 is permitted to access a memory 80, a detection unit 510 decreases the value of a counter 130 by 1 and starts a timer, in a delay circuit 110, that is not in operation to count time.例文帳に追加

リソース使用管理装置を適用したバス調停装置５００の検出部５１０は、プロセッサ６０に対しメモリ８０へのアクセスが許可されたことを検出し、カウンタ１３０の値を１つ減少させ、遅延回路１１０の計時を行っていないタイマに計時を開始させる。 - 特許庁

In the memory access method of a synchronous DRAM, same data are written in a plurality of banks of the synchronous DRAM, respectively, an active command is issued successively to the plurality of banks, in a prescribed order, and next, a read command is issued successively to the plurality of banks, in a prescribed order.例文帳に追加

シンクロナスＤＲＡＭのメモリアクセス方法において、同一のデータをシンクロナスＤＲＡＭの複数のバンクにそれぞれ書き込み、複数のバンクに対して所定の順序で順次アクティブコマンドを発行し、次に複数のバンクに対して所定の順序で順次リードコマンドを発行する。 - 特許庁

A memory control section 43 avoids the use of the access disabled area by referencing the table in the case of reserving areas for DMA transfer (e.g. reservation by instructing either consecutive areas or split areas) so as to properly attain transmission operation conditions at a high-speed.例文帳に追加

メモリ制御部４３はＤＭＡ転送における領域確保の際（例えば、連続或いは分断領域のいずれかを指示して確保）、アクセス不可能領域の使用をテーブルを参照することにより回避し、高速且つ適切な転送動作条件の設定を行うことを可能にする。 - 特許庁

The magnetic random access memory comprises a lower electrode 20; the magnetoresistance effect element 23 which is formed above the lower electrode 20 and has side faces; and a protective film 24 which covers the side faces of the magnetoresistance effect element 23, and has the same flat shape as that of the lower electrode 20, and is formed by a sputtering method.例文帳に追加

磁気ランダムアクセスメモリは、下部電極２０と、この下部電極２０の上方に設けられ、側面を有する磁気抵抗効果素子２３と、この磁気抵抗効果素子の側面を覆い、下部電極２０と同一の平面形状であり、スパッタ法で形成された保護膜２４とを具備する。 - 特許庁

When a plotting area A is painted out with a fixed rectangular pattern B, the rectangular pattern B is not painted out one by one with shifting the pattern by pattern width, single word or plural words are continuously painted out per word boundary pattern unit to dispense with a shift operation and to reduce the number of times memory access.例文帳に追加

描画範囲Ａを一定の矩形パターンＢで塗りつぶす際に、矩形パターンＢの１つ１つをパターン幅をシフトしながら塗りつぶすのではなく、ワード境界パターン単位で単一ワード又は複数ワードを繰り返し塗りつぶして、シフト演算を不要とし、かつ、メモリアクセス数も減少させる。 - 特許庁

This memory control circuit 1 having an LSI configuration receives a RAM access request signal 100, which is a signal independent of the type of a RAM element, from a superordinate control part such as a CPU and transmits a RAM control signal data group 200 to a subordinate LAM element 10 to control it.例文帳に追加

ＬＳＩ構成のメモリ制御回路１は、ＣＰＵなどの上位の制御部(図示なし)から、ＲＡＭ素子の種別によらない信号であるＲＡＭアクセス要求信号１００を受けて配下のＲＡＭ素子１０に対してＲＡＭ制御信号・データ群２００を送信してこれを制御する。 - 特許庁

To provide a highly efficient DMA(direct memory access) controller, having a reduced circuit scale and easily designed by providing a DMA request with parameters such as priority, timing information and cancel information, previously reserving one of the parameters and executing DMA transfer based on a set parameter.例文帳に追加

優先度、及びタイミング情報、キャンセル情報などのパラメータをＤＭＡ要求に持たせ、上記パラメータを前もって予約することができ、且つ設定された上記パラメータに従ったＤＭＡ転送が実行でき、回路規模が少なく、容易に設計可能な高性能ＤＭＡコントローラを提供する。 - 特許庁

When the sensor 122 detects opening of the display panel, the CPU 11 synchronizes data between the nonvolatile memory 203 and the hard disk 202, and then issues a return instruction to operation using access to the hard disk 202 to the hard disk controller 201.例文帳に追加

また、表示パネルが開かれたことを表示パネル開閉センサ１２２が検知すると、ＣＰＵ１１１は、不揮発性メモリ２０３とハードディスク２０２との間でデータの同期を取った上で、ハードディスク２０２へのアクセスを使用した動作に復帰させる命令をハードディスクコントローラ２０１に発行する。 - 特許庁

To provide a compiler to be applied to the computer of an architecture having a memory access instruction capable of operating address calculation expressed by a "register+offset" for optimizing the allocation of addresses to data, and for realizing the reduction of the size of an object program and the reduction of execution cycles.例文帳に追加

「レジスタ＋オフセット」で表現されるアドレス計算が可能なメモリアクセス命令を持つアーキテクチャのコンピュータに適用されるコンパイラに関し、データへのアドレス割り付けの最適化を図り、オブジェクトプログラムのサイズの縮小化と実行サイクルの減少化を図ることができるようにする。 - 特許庁

In a MA (memory access) stage, data (the head address of the interruption processing routine) loaded through a data bus 30 according to a set address outputted from an EXE (operation execution)/MA buffer 4 to an address bus 20 are directly supplied to a program counter 7 through multiplexers 9 10 without intervention of a command decode stage.例文帳に追加

ＭＡステージの時に、ＥＸＥ／ＭＡバッファ４からアドレスバス２０に出力された設定アドレスに従って、データバス３０を介してロードされたデータ（割込処理ルーチンの先頭アドレス）を、命令デコードステージを介在させることなく、マルチプレクサ９，１０を介して直にプログラムカウンタ７に供給する。 - 特許庁

The storage capacity of this server 10 is made large and then a user who uses much electronic mail is able to refer to and use his or her electronic mail anytime from anywhere without caring about the memory capacity by accessing the access server 10 for personal use.例文帳に追加

このサーバ１０の記憶容量を大容量としておけば、多くの電子メールを頻繁に利用するユーザは個人用アクセスサーバ１０にアクセスすることで、記憶容量を気にすることなく、何時でも、どこからでも、自分の電子メールを参照して利用することが可能になる。 - 特許庁

To provide a bus arbitration device for securing data communication performance for executing processing whose real time property is requested within a prescribed time or less without making data access quantity to a common memory in performing the processing whose real time property is requested larger than necessary.例文帳に追加

リアルタイム性の要求される処理を所定時間以下で実施できると共に、リアルタイム性の要求される処理を行う場合の共通メモリへのデータアクセス量を必要以上に大きくすることなく、データ通信性能を確保することができるバス調停装置を得る。 - 特許庁

To provide a multiprocessor system which prevents calling losses at the time of recovery, simplifies a recovery process and increases the speed of recovery in the event of failure when a plurality of processes access a shared memory, and which provides system reliability, and flexibility derived from a buffer given a large working capacity.例文帳に追加

マルチプロセッサシステムにおいて、複数のプロセッサが共有メモリにアクセスしているときの障害発生時に、リカバリ時の呼損の防止，リカバリ処理の簡素化，復旧の高速化，システムの信頼性および大きな作業容量を割り当てられたバッファによる柔軟性を有するマルチプロセッサシステムを提供する。 - 特許庁

When a CPU(Central Processing Unit) 37 executes a module PM-1 with concealment, while the CPU 37 accesses to an internal memory 32, a switch circuit 34 and a selective circuit 36 are made into non-connected states so as to intercept an access from the outside of a semiconductor chip 31 to a CPU data bus 40.例文帳に追加

ＣＰＵ３７が、秘匿性のあるモジュールＰＭ＿１を実行する場合に、ＣＰＵ３７が内部メモリ３２にアクセスしている間、スイッチ回路３４および選択回路３６を非接続状態にして、半導体チップ３１の外部からＣＰＵデータバス４０へのアクセスを遮断する。 - 特許庁

When the terminal equipment 2 requests data retrieval, the range management control part 4 selects the range having the groups including the row matched with a retrieval condition, and the data access control part 6 writes the groups belonging to the range selected by the range management control part 4 to the buffer memory 951 by a group unit.例文帳に追加

端末装置２がデータ検索要求時、範囲管理制御部４は検索条件に合う行を含むグループを有する範囲を選択し、データアクセス制御部６は範囲管理制御部４が選択した範囲に属するグループをグループ単位にバッファメモリ９５１に書き出す。 - 特許庁

A refresh control device 400 includes an arbitration function section 700 for arbitrating between a memory access request to a DRAM 200 and a refresh trigger for requesting the execution of refresh operation, and a trigger generation section 600 for generating the refresh trigger at a non-constant period so as to satisfy a refresh rate requirement.例文帳に追加

リフレッシュ制御装置４００は、ＤＲＡＭ２００へのメモリアクセス要求と、リフレッシュ動作の実行を要求するためのリフレッシュトリガとを調停する調停機能部７００と、リフレッシュレート規定を満たすように、前記リフレッシュトリガを一定でない周期で発生するトリガ発生部６００とを備える。 - 特許庁

When the data are transferred from the host device, a leading super cluster is written in a cache region CA_1 of a non-volatile solid memory whose high speed access is available, and the head is moved to a predetermined position, and data following since the movement of the head ends are written in a cache region CA_2 of the disk.例文帳に追加

ホスト装置からデータが転送された場合、先頭スーパークラスタを高速アクセスが可能な不揮発性固体メモリのキャッシュ領域ＣＡ_１に書き込み、その間、ヘッドを所定位置に移動させ、移動が終了した時点から続くデータはディスクのキャッシュ領域ＣＡ_２に書き込む。 - 特許庁

Furthermore, the reading result is stored in a shift register, and data for one line of the reference data are applied to a PE which calculates similarity by a shift arithmetic operation, and the number of times of access to the memory is reduced, and a stand-by time necessary for reading the data is reduced so that the overall processing time can be quickened.例文帳に追加

さらに、その読み出し結果をシフトレジスタに格納し、シフト演算によって類似度を計算するＰＥに参照データ１行分のデータを与え、メモリへのアクセス回数を減らしてデータの読み出しに必要な待ち時間を減らすことにより、全体の処理時間の高速化を行う。 - 特許庁

A first control means opens a gate means and sends display data to a second control part to display the data when displaying and closes the gate means to disconnect the connection between the first control means and the inside of the second control means when performing memory access.例文帳に追加

第１の制御手段は、表示を行なう場合はゲート手段を開き、第２の制御部に表示データを送り込んで表示を行ない、メモリアクセスを行なう場合はゲート手段を閉じることにより第１の制御手段と第２の制御手段の内部との接続を分断する。 - 特許庁

In a bus signal detection part 201, the access to the storage device 20b is detected from a bus address signal transmitted to an address bus ADR, and the memory address of the storage device 20b transmitted to a data bus DAT is latched by a bus signal retention part 202 and an address signal retention part 203.例文帳に追加

バス信号検出部２０１において、アドレス・バスＡＤＲに伝送されるバス・アドレス信号から記憶装置２０ｂへのアクセスを検出し、データ・バスＤＡＴに伝送される記憶装置２０ｂのメモリ・アドレスをバス信号保持部２０２およびアドレス信号保持部２０３へラッチさせる。 - 特許庁

In this memory access device 102 of a nonvolatile storage system 101, because a refresh control part can perform a reading/writing instruction of data of the nonvolatile storage device 103 by the file, refresh processing can be executed by the file defined by a prescribed file system.例文帳に追加

不揮発性記憶システム１０１のメモリアクセス装置１０２では、リフレッシュ制御部が、ファイル単位で不揮発性記憶装置１０３のデータの読出し／書込み指示を行うことができるので、所定のファイルシステムで定義されるファイル単位でリフレッシュ処理を実行することができる。 - 特許庁

To quickly perform updating operation during program revising at a low cost when the function of a system provided with a SPM (system program data memory) is expanded to make controllers integral multiple about the SPM access system in a system composed of a plurality of controllers.例文帳に追加

本発明は複数の制御装置からなるシステムにおけるシステムプログラムデータメモリ（ＳＰＭ）アクセス方式に関し，ＳＰＭを備えたシステムの機能を拡張して制御装置を整数倍した場合に低コストでプログラムの改版時の更新動作を迅速に行うことを目的とする。 - 特許庁

When activating a word line 30 in afterward reading, since the bit line pair 31, 32 are put in a state that the potentials become an intermediate voltage lower than the power source voltage, the current driving capability of the access transistors 11, 21 are virtually reduced and a static noise margin of a memory cell 10 increases.例文帳に追加

その後の読み出しにおいてワード線３０を活性化する際、ビット線対３１，３２は電源電圧よりも低い中間電位となった状態のため、アクセストランジスタ１１，２１の電流駆動能力が見かけの上で下がり、メモリセル１０のスタティックノイズマージンが大きくなる。 - 特許庁

The control part 30 collates biological information acquired by the biological information acquisition part 40 with the biometric authentication information 12, and controls, based on the collation result, whether to permit access to the second memory 20 from the external device 100 through the first external interface 50.例文帳に追加

制御部３０は、生体情報取得部４０が取得した生体情報を生体認証情報１２と照合し、照合結果に基づいて、第１の外部インターフェース５０を介して外部デバイス１００からの第２のメモリー２０に対するアクセスを許可するか否かを制御する。 - 特許庁

A pseudo SRAM is provided with an ATD circuit 3 detecting each of transition of an external chip-enable signal/CE, address signals ADx, ADy, and an external write-enable signal/WE, and a control circuit controlling access of a memory cell array based on a detected result of this ATD circuit 3.例文帳に追加

擬似ＳＲＡＭに、外部チップイネーブル信号／ＣＥ、アドレス信号ＡＤｘ，ＡＤｙ及び外部ライトイネーブル信号／ＷＥの遷移をそれぞれ検知するＡＴＤ回路３と、このＡＴＤ回路３の検知結果に基づきメモリセルアレイのアクセスを制御する制御回路とを設けている。 - 特許庁

Furthermore the polycrystalline silicon film 77 and the granular silicon crystal 76 are removed from the top surface of the silicon oxide film 50 by etch-back, and the electrode of a DRAM(dynamic random access memory) data storage capacitor device is composed of a polycrystalline silicon film 77 and a granular silicon crystal 76.例文帳に追加

さらにシリコン酸化膜５０上面の多結晶シリコン膜７７および粒状シリコン結晶７６をエッチバックして除去し、多結晶シリコン膜７７および粒状シリコン結晶７６からなるＤＲＡＭの情報蓄積用容量素子を構成する下部電極を形成する。 - 特許庁

One mode of the pet monitoring system has a constitution of a discrimination means for discriminating which pet is a registered pet and a memory means for recording the discriminated pet behavior information for each pet and can read out the behavior information by an external access.例文帳に追加

ペット監視システムの一態様は、予め登録されているペットの何れのペットであるかを識別する識別手段と、識別したペットの行動情報を各ペット毎に記録する記録手段とを備えた構成とし、行動情報を外部アクセスによって読み取り可能とする。 - 特許庁

The network ID registration section 84 registers the network ID from the network ID acquisition section 81 to the area cross-reference table by correlating the network ID to the area ID from the area ID acquisition section 82, and outputs the area ID corresponding to the network ID to a memory access section 86.例文帳に追加

ネットワークＩＤ登録部８４は、ネットワークＩＤ取得部８１からのネットワークＩＤを、領域ＩＤ取得部８２からの領域ＩＤに対応させて、領域対応表に登録し、ネットワークＩＤに対応させた領域ＩＤを、メモリアクセス部８６に出力する。 - 特許庁

An address number denoting a storage location of a destination telephone number stored in a storage section MEM of a mobile phone HN is cross-referenced with a plurality of input means and the result is stored in a random access memory 34d provided to a control section 36 of the hands- free device 11 as registration data.例文帳に追加

携帯電話機ＨＮの記憶部ＭＥＭ中に記憶されている相手先電話番号の格納場所を示すアドレス番号を複数の入力手段に対応付け、登録データとしてハンズフリー装置１１中の制御部３６に備えられているランダムアクセスメモリ３６ｄに記憶する。 - 特許庁

A CPU sets a non-rewritable area on a nonvolatile memory 6 according to a system initialization program stored in a boot ROM, and an access control circuit controls rewriting to either permit or inhibit it according to a write flag F set on the non-rewritable area.例文帳に追加

ブートＲＯＭに格納したシステム初期化のためのプログラムに従ってＣＰＵが不揮発性メモリ６上に書き換え禁止領域を設定し、かつ当該書き換え禁止領域上に設定した書き込み済みフラグＦに従ってアクセス制御回路が書き換え許可／禁止の制御を行う。 - 特許庁

A memory 204 stores a password to permit access to the individual information area, a control section 202 discriminates coincidence/dissidence between the password received from tan individual information writer 10 and the stored password and a counter 103 counts number of times of dissidence.例文帳に追加

メモリ２０４には個別情報領域へのアクセスを可能にするためのパスワードが格納されており、個別情報書き込み装置１０から入力されたパスワードと格納されたパスワードとの一致／不一致が制御部２０２によって判定され、不一致回数がカウンタ１０３によってカウントされる。 - 特許庁

The system 100 comprises a stair terminal 30 for recognizing identification codes of persons or items, data memory 310 for storing user profiles accompanied by details for permitting access to predetermined destination stairs or building zones, and a processor 311 for coordinating the recognized identification codes to the user profiles.例文帳に追加

システム（１００）は、人またはアイテムの識別コードを認識する階端末（３０）、所定の宛先階または建物のゾーンへのアクセス許可の詳細を伴うユーザプロファイルを格納するデータメモリ（３１０）、認識された識別コードをユーザプロファイルと関連づけるプロセッサ（３１１）を含む。 - 特許庁