「memory-access」に関連した英語例文の一覧と使い方(110ページ目) - Weblio英語例文検索

In this SRAM circuit, the memory cell is composed of a pair of driver transistor NMOS 1, NMOS 2 and a pair of access transistor PMOS 1, PMOS 2, and n (n is integer of ≥2) pieces of memory cells MC1-MCn are cascade-connected to one pair of digit lines D, /D.例文帳に追加

一対のドライバトランジスタＮＭＯＳ１，ＮＭＯＳ２と、一対のアクセストランジスタＰＭＯＳ１，ＰＭＯＳ２でメモリセルが構成され、ｎ個（ｎは２以上の整数）のメモリセルＭＣ１〜ＭＣｎが１つのデジット線対Ｄ，／Ｄに縦続接続のＳＲＡＭ回路で、メモリセルの選択時にメモリセルに流れる電流Ｉｏｎと、メモリセルが非選択のときにメモリセルに流れる電流Ｉｏｆｆと、メモリセルの個数ｎとの間に、（１）式を満たす関係が存在する。 - 特許庁

To obtain a power saving function with the performance of keeping consistency in a coherent multiprocessing system including cache copies of data values by bringing a processor core into a nonactive state by power-down while a memory access management unit performs a consistency management operation without requiring the operation of the processor core in the active state of a cache memory for storing data values which needs to keep the consistency.例文帳に追加

この発明は、データ値のキャッシュコピーを含むコヒーレント多重処理システムにおいて、一貫性維持を必要とするデータ値を格納するキャッシュメモリがアクティブ状態であって、プロセッサコア自体の動作を必要とせずにメモリアクセス管理ユニットが一貫性管理動作を行う間、プロセッサコアをパワーダウンして非アクティブ状態にすることにより、一貫性を維持する能力と共に節電機能を実現する。 - 特許庁

This cluster-configured file server is configured to mutually hold data in a memory to be used as the cache of data between cluster nodes by an RDMA(Remote Direct Memory Access), and to improve the availability of the data against any hardware failure, and to shorten a service stop period by making it unnecessary to perform data succession processing in the fail-over processing of the nodes.例文帳に追加

クラスタ構成をとるファイルサーバにおいて、データのキャッシュとして使用されるメモリ内のデータをＲＤＭＡ（Ｒｅｍｏｔｅ Ｄｉｒｅｃｔ Ｍｅｍｏｒｙ Ａｃｃｅｓｓ）によりクラスタノード間で相互に保持することにより、ハードウェア障害に対するデータの可用性を向上させるとともに、ノードのフェイルオーバ処理におけるデータ引継ぎ処理を不要とすることにより、サービス停止期間を短縮可能とする - 特許庁

The interface circuit for a card type memory connects a detachable card type memory requiring an access of a sector unit to an electronic apparatus body, wherein an SD card interface 14 initializes an interface controller for reading/writing data from/in an SD card 4, initializes the SD card 4 and acquires status information from the SD card 4 to judge whether the SD card 4 corresponds to high-speed operation or not.例文帳に追加

着脱可能であってセクタ単位のアクセスが必要なカード型メモリと電子機器本体を接続するカード型メモリのインターフェイス回路において、ＳＤカードインターフェイス１４は、ＳＤカード１４に対してデータのリード／ライトを行うインターフェースコントローラを初期化すると共に、ＳＤカード４を初期化し、さらに、ＳＤカード４からステータス情報を取得してＳＤカード４が高速対応か否かを判断する。 - 特許庁

A CPU part 121 writes data retained in a first storage part 122 for retaining data inputted from an access device 110 onto the nonvolatile memory on the unit area basis, and makes a second storage part retain data less than the unit area portion which is retained in the first storage part, and writes the data retained by the second storage part also to the nonvolatile memory every unit area.例文帳に追加

ＣＰＵ部１２１は、アクセス装置１１０から入力されるデータを保持する第１の記憶部１２２に保持された１つの単位領域分のデータ毎に上記不揮発性メモリに書き込む一方、上記第１の記憶部に保持されている上記単位領域分に満たないデータを第２の記憶部に保持させ、第２の記憶部に保持されたデータも、１つの単位領域分のデータ毎に上記不揮発性メモリに書き込む。 - 特許庁

A communication apparatus 1 for processing data stored in a memory 11 includes: a previous access storage register 110 storing received data as reception data; a determination part 103 which determines whether the reception data is identified with new reception data received after storing the reception data; and a data control part 104 which stores the new reception data in the memory 11, when the new reception data are not identified with the reception data by the determination part 103.例文帳に追加

メモリ１１に記憶されたデータを処理する通信装置１であって、受信されたデータを受信データとして記憶する前回アクセス記憶レジスタ１１０と、受信データと、受信データの記憶後に受信された新受信データとが同一であるか否かを判断する判断部１０３と、判断部１０３により同一ではないと判断された場合、新受信データをメモリ１１に記憶させるデータ制御部１０４とを備える。 - 特許庁

An image varying means can varyingly display crosswise identification information of more than one kind, and reads image data stored in a random access memory to store temporarily basic date supplied from a basic data supply means, and sends in order to display on an image display device.例文帳に追加

画像変動手段は、複数種類の識別情報を左右方向に変動表示させることが可能であり、かつ、基本データ供給手段から供給された基本データを一時記憶するランダムアクセスメモリにより記憶されている画像データを読み出して画像表示装置に表示させるべく送信する。 - 特許庁

This robot device 1 has a central processing process (CPU) having plural objects, performing control processing on the basis of inter-object communication performed between the objects and performing the inter-object communication through control of access by the plural objects to a jointly owning memory which is jointly owned by the plural objects.例文帳に追加

ロボット装置１は、複数のオブジェクトを有して、当該オブジェクト間で行うオブジェクト間通信に基づいて制御処理するものであって、当該複数のオブジェクトにより共有される共有メモリへの当該複数のオブジェクトによるアクセスを制御してオブジェクト間通信を行う中央処理プロセス（ＣＰＵ）を備える。 - 特許庁

A standby CPU board is connected as a peripheral device to a current CPU board with an existing peripheral bus, and the current CPU board is operated in the system mode and the standby CPU board is operated in the peripheral mode to realize direct memory access from the standby CPU board to the main storage of the current CPU board.例文帳に追加

予備系ＣＰＵボードを現用系ＣＰＵボードに既存のペリフェラルバスにより周辺機器として接続し、現用系ＣＰＵボートをシステムモードとし、予備系ＣＰＵボードをペリフェラルモードとして動作させることで、予備系ＣＰＵボードから現用系ＣＰＵボードの主記憶へのダイレクトメモリアクセスを可能にする。 - 特許庁

The magnetic random access memory for making the inverted magnetic field drop includes a first antiferromagnetic layer, a fixed layer formed on the first antiferromagnetic layer, a tunnel barrier layer formed on the fixed layer, a ferromagnetic free layer formed on the tunnel barrier layer, and a metal multilayer formed on the ferromagnetic free layer.例文帳に追加

本発明に係る、反転磁場を降下させる磁気抵抗メモリは、第一反強磁性層と、第一反強磁性層上に形成される固定層と、固定層上に形成されるトンネルバリア層と、トンネルバリア層上に形成される強磁性自由層及び、強磁性自由層上に形成される多層構造金属層とを含む。 - 特許庁

Also, the access device acquires information showing whether or not write has been normally ended from the non-volatile memory device, and acquires write end position information and the previously stored write start position information when the write has been abnormally ended, and rewrites the file system management information according to the quantity of the written file data.例文帳に追加

また、アクセス装置は、書き込みが正常に終了したかどうかの情報を不揮発性記憶装置から取得し、異常であった場合に書き込み終了位置情報と、事前に記憶していた書き込み開始位置情報を取得し、書き込んだファイルデータの量に応じてファイルシステム管理情報を書き換える。 - 特許庁

A downstream port 22 of a bridge 20 which connects a processor unit and the peripheral device, which is a virtual channel provided in a part to the peripheral device, receives access from the peripheral device through any of a plurality of downstream channels for which the peripheral device accesses the memory of the processor unit using any of them.例文帳に追加

プロセッサユニットと周辺デバイスを接続するブリッジ２０の下流ポート２２は、周辺デバイスとの間に提供されるバーチャルチャネルであって、周辺デバイスがそのいずれかを利用してプロセッサユニットのメモリにアクセスするための複数の下流チャネルのいずれかを介して、周辺デバイスからのアクセスを受け付ける。 - 特許庁

Access frequency is halved and transfer of data is accelerated since the data is inputted only by an SDRAM reading operation of a CPU in comparison with the conventional method for transferring data by a CPU in which the CPU reads input data from the SDRAM and after that, the CPU writes the data in an image processing function memory.例文帳に追加

ＣＰＵがＳＤＲＡＭから入力データを読み出し、その後にＣＰＵがそのデータを画像処理機能メモリに書き込む従来のＣＰＵによるデータの転送方式に比して、ＣＰＵのＳＤＲＡＭ読取り動作のみでデータを入力させるので、アクセス回数が半分になりデータの移動が高速化できる。 - 特許庁

Thus, even when the total sum of the off-leak current of an access transistor in the entire memory cells 201 and 202 belonging to the same column is as large as the on-current (drive current) of one drive transistor, the potential difference of a required size is secured between the complementary bit line pair BITO and NBITO at the time of the activation of a sense amplifier 250.例文帳に追加

これにより、同一コラムに属する全メモリセル２０１，２０２中のアクセストランジスタのオフリーク電流の総和が、１個のドライブトランジスタのオン電流（ドライブ電流）に匹敵するほど大きくても、センスアンプ２５０の起動時に相補ビット線対ＢＩＴ０，ＮＢＩＴ０の間に所要の大きさの電位差が確保される。 - 特許庁

In the test circuit for determining right/wrong of information obtained by a memory access, specific fail-information among pieces of sequentially obtained fail-information in accordance with a wrong-determination result is held in a first storage section (51), and differences in serial two pieces of fail-information sequentially continuing from the specific fail-information are held in a second storage section (61).例文帳に追加

メモリアクセスによって得られる情報の正否を判定するテスト回路に、否の判定結果に応じて順次得られるフェイル情報の内の特定のフェイル情報を第１記憶部（５１）に保持させ、前記特定のフェイル情報に順次連続する前後のフェイル情報の差分を第２記憶部（６１）に保持させる。 - 特許庁

By updating only a portion of the regular electronic mail account with each update operation, a service provider can minimize the amount of memory storage and communication expense required for maintaining the portable electronic mail account, while still permitting the user to access the information important to the user.例文帳に追加

各更新動作により正規の電子メールアカウントの一部のみを更新することによって、サービスプロバイダは、携帯電子メールアカウントを維持するのに必要なメモリ記憶域の量および通信経費の額を最小限に抑える一方で、ユーザが自分にとって重要な情報にアクセスするのを可能にすることができる。 - 特許庁

This direct memory access controller has one request signal input terminal for receiving a request signal while at least one of the plurality of requesting devices outputs the request signal, one acknowledge signal output terminal for outputting an acknowledge signal to the plurality of requesting devices, and a control circuit.例文帳に追加

ダイレクトメモリアクセスコントローラは、複数のリクエスト装置のうちの少なくとも１個がリクエスト信号を出力している間はリクエスト信号を入力する１個のリクエスト信号入力端子と、複数のリクエスト装置へアクノリッジ信号を出力するための１個のアクノリッジ信号出力端子と、制御回路とを有する。 - 特許庁

By encrypting data stored in the removable memory element 160 using authentication information that is stored in a removable identification element 140, only the possessor of the removable identification element 140 or a person with the knowledge of personal information stored in the removable identification element 140 can access the data.例文帳に追加

着脱可能識別素子１４０に格納されている認証情報を用いて着脱可能記憶素子１６０に格納するデータを暗号化することによって、着脱可能識別素子１４０の所有者または着脱可能識別素子１４０に格納されている個人情報を知る人物のみが、当該データにアクセスできる。 - 特許庁

A switching element and a storage node linked with the switching element are provided and the storage node is a phase-change random access memory having a bottom electrode, a top electrode, a phase-change substance layer interposed between the bottom electrode and the top electrode, and an adhesion interfacial layer interposed between the bottom electrode and the phase-change substance layer.例文帳に追加

スイッチング素子及びスイッチング素子に連結されるストレージノードを具備し、ストレージノードは、下部電極及び上部電極、下部電極と上部電極間との間に介在された相変化物質層、及び、下部電極と相変化物質層との間に介在される粘着界面層を有する相変化メモリ素子である。 - 特許庁

The data processor is shared by more than one circuits or devices, which comprise a programmable circuit, and is provided with the memory where a preservation area where access by the programmable circuit is limited is arranged in a part of a storage area as the preservation area of information to be non-ciphered sentence data.例文帳に追加

本発明に係るデータ処置装置は、上記プログラマブル回路を含む複数の回路又は装置により共有され、かつ、非暗号文データとなった情報の保存領域として上記プログラマブル回路によるアクセスを制限した保存領域が記憶領域の一部に設けられたメモリを備えている。 - 特許庁

The controller 9 of the memory card 8 is so constituted as to automatically enter a standby mode in which it waits for next access with current consumption of a 2nd current value lower than a 1st current value after setting an operation mode for reading data out with current consumption of the 1st current value.例文帳に追加

メモリカード８のコントローラ９は、メモリアクセスに応じて、第１の電流値による電流消費の下でデータの読出しを行なう動作モードを設定した後、第１の電流値よりも低い第２の電流値による電流消費の下で次のメモリアクセスに待機するスタンバイモードへ自動的に移行する様に構成されている。 - 特許庁

To attain improvement in the execution performance of an object program by performing unrolling processing optimized on the basis of the number of times of repetition of a loop and deleting overlapped memory access when vectorizing a source program concerning a compiler and a recording medium for optimizing an expansion number when vectorizing the source program.例文帳に追加

本発明は、ソースプログラムのベクトル化時に展開数の最適化を行うコンパイラおよび記録媒体に関し、ソースプログラムをベクトル化するときにループの繰り返し回数などをもとに最適化したアンローリング処理を行うと共に重複するメモリアクセスを削除し、オブジェクトプログラムの実行性能の向上を図ることを目的とする。 - 特許庁

When any of a plurality of the input means is operated, the control section 36 acquires an address number corresponding to the operated input means from the random access memory 36d and the address is supplied to the connected mobile phone HN, which makes dialing of the destination telephone number corresponding to the address number.例文帳に追加

複数の入力手段のうち何れかの入力手段が操作されると、制御部３６が、操作された入力手段に対応するアドレス番号をランダムアクセスメモリ３６ｄより取得し、接続された携帯電話機ＨＮに供給し、アドレス番号に対応する相手先電話番号に基づいて発信を行わせる。 - 特許庁

The first signal processing unit writes and reads an input signal, to and out of the delay memory through the access circuit and performs first signal processing for writing and reading the signal to and out of the double memories in each sampling cycle, according to a control signal generated by the μ program.例文帳に追加

第１信号処理部は、各サンプリング周期毎に、μプログラムから生成される制御信号に基づいて、入力信号に対して、アクセス回路を用いて行われる遅延メモリに対する信号の書込み及び読出しと、二重化メモリに対する信号の書込み及び読出しを含む第１信号処理を施す。 - 特許庁

A debugger 4 controls the part 15 from a signal of the connecting part which is inputted from the part 14 or the access of computer 8 to an emulation memory 9 and verifies a microcomputer program by giving a signal to the microcomputer instead of a peripheral circuit part 10 on the part 3 that does not operate normally.例文帳に追加

デバッガ部４は信号入力部１４から入力した接続部分の信号またはマイクロコンピュータ８のエミュレーションメモリ９へのアクセスから信号出力部１５を制御してターゲット部３上の正常動作しない周辺回路部１０の代わりにマイクロコンピュータに信号を与えることでマイコンプログラムの検証を行う。 - 特許庁

If the digital still camera 2 is accessed, for example, from the image display terminal 3a and allows connection on the basis of the IP address, etc., of an access source device extracted from received data, the digital still camera 2 reads prescribed image data from the memory card to transmit the prescribed image data in response to a transmission request from the image display terminal 3a.例文帳に追加

デジタルスチルカメラ２は、例えば画像表示端末３ａからのアクセスを受け、受信データから抽出したアクセス元機器のＩＰアドレス等に基づいて接続を許可すると、画像表示端末３ａからの送信要求に応じて、メモリカードから所定の画像データを読み出して送信する。 - 特許庁

To provide the issuing system and issuing method of a portable electronic device capable of enabling respective managers to confirm authentication and the access right of the pertinent hierarchy of a memory by one key, simplifying a processing at the time of the authentication and reducing the number of required keys beforehand without lowering security.例文帳に追加

この発明は、個別の権限を規定するキーと共通の権限を規定するキーをそれぞれの管理者が持つ必要があり、キー管理が複雑になる問題を解決するものであり、各管理者は、１つのキーで個別の権限とセキュアメッセージングを行うことが可能となり、複数のキーを管理する必要がなくなる。 - 特許庁

A transaction routing controller receives a transaction from an FSB interface on a processor side and an I/O interface on an I/O device side, determines a target device for the transaction by referring to a routing table, when the transaction is a memory access transaction, and transmits the transaction to the interface for the target device.例文帳に追加

トランザクションルーティングコントローラは、プロセッサ側のＦＳＢインターフェース及びＩ／Ｏデバイス側のＩ／Ｏインターフェースからのトランザクションを受け付け、当該トランザクションがメモリアクセスのトランザクションであればルーティングテーブルを参照して当該トランザクションのターゲットデバイスを決定し、そのターゲットデバイスに向けたインターフェースへトランザクションを送出する。 - 特許庁

To shorten the time required to start sounding by inhibiting the driving stop of a spindle motor for a fixed time after a user operates the device and immediately storing data in a shock-proof memory without waiting the activation of the spindle motor when the user performs operation such as access designation again.例文帳に追加

使用者が操作を行なってから一定の期間、スピンドルモータの駆動の停止を禁止し、使用者が再度、アクセス指定等の操作を行なった際に、スピンドルモータの起動を待つことなく、直ちにショックプルーフメモリへのデータの蓄積を行なえ、発音までの時間を短縮できるディスク再生装置を提供する。 - 特許庁

A system comprises a clock configured to provide a present time to be used for implementing a content holding period, a memory configured to store clock management information containing a final adjustment time representing time when the clock is finally adjusted, and a plurality of maximum adjustable time ranges, and a storage access program.例文帳に追加

システムは、コンテンツ保持期間を施行するために用いられる現在時刻を提供するように構成されたクロックと、クロックが最後に調整された時刻を表す最終調整時刻および複数の最大調整可能時刻範囲を含むクロック管理情報を記憶するように構成されたメモリと、ストレージアクセスプログラムとを備える。 - 特許庁

To provide: a magnetoresistive element structure that prevents characteristic deterioration of a magnetoresistive element due to heat etc., generated by heating or current injection during element manufacture; a magnetic random access memory using the magnetoresistive element structure; and a spatial light modulator using the magnetoresistive element structure.例文帳に追加

素子作製時の加熱や、電流注入によって生じる熱等による磁気抵抗効果素子の特性劣化を防止することができる磁気抵抗効果素子構造体、この磁気抵抗効果素子構造体を用いた磁気ランダムアクセスメモリ、この磁気抵抗効果素子構造体を用いた空間光変調器を提供する。 - 特許庁

Thus, an optimum values of a tilt parameter and a focus parameter corresponding to the target recording layer are extracted from a memory, thereby a position and attitude of an object lens are adjusted, as a result access to an optical disk having multiple recording layers is accurately performed without causing increase in size and cost.例文帳に追加

これにより、対象記録層に対応するチルトパラメータの最適値及びフォーカスパラメータの最適値がメモリから抽出され、対物レンズの位置及び姿勢が調整されることとなり、結果として大型化及び高コスト化を招くことなく、複数の記録層を有する光ディスクへのアクセスを精度良く行うことが可能となる。 - 特許庁

The method includes accepting a receiver ID associated with a receiver key stored in a memory of the receiver, determining a pairing key for encrypting communications between a conditional access module and the receiver, encrypting the pairing key with the receiver key, and transmitting a message comprising the encrypted pairing key to the receiver.例文帳に追加

その方法は受信機のメモリに記憶されている受信機キーに関連する受信機ＩＤを受取り、条件付アクセスモジュールと受信機との間の通信を暗号化するためのペアリングキーを決定し、受信機キーによりペアリングキーを暗号化し、暗号化されたペアリングキーを含むメッセージを受信機へ送信するステップを含んでいる。 - 特許庁

At reset time, the kind of a program ROM 310 connected to the semiconductor integrated circuit 300 is identified, either a ROM controller A303 or a ROM controller B308 is selected in accordance with the identified kind of the ROM, an access protocol for the ROM is executed, and a memory map is switched between the reset time and a normal time.例文帳に追加

リセット時に、半導体集積回路３００に接続されているプログラムＲＯＭ３１０の種類を識別し、識別したＲＯＭの種類に応じたＲＯＭコントローラＡ３０３又はＲＯＭコントローラＢ３０８を選択して、そのＲＯＭに対するアクセスプロトコルを実行し、リセット時と通常時とでメモリマップを切り換える。 - 特許庁

To provide a communication system and a communication method which increase a channel utilization ratio even when a error has occurred in one or more channel by making a DMA(direct memory access) controller process packet data received in a channel without an error in a communication system that sends and receives packet data via a communication channel.例文帳に追加

通信チャンネルを介してパケットデータを送受信する通信システムにおいて、一つ又はそれ以上の通信チャンネルにエラーが生じてもＤＭＡ制御器はエラーの生じていない他のチャンネルに受信されるパケットデータを処理して、チャンネル活用率を高める通信システム及び通信方法を提供する。 - 特許庁

This random access memory device is provided with NMOS transistors 14 connecting one end of plate lines PLS0-PLSm to word lines WL 0-WLm in accordance with switch control signals SELa, SELb, and NMOS transistors 16 connecting the other end of plate lines PLS0-PLSm to reference voltage (ground voltage) in accordance with switch control signals PRCHGa, PRCHGb.例文帳に追加

スイッチ制御信号ＳＥＬａ，ＳＥＬｂに応じてプレートラインＰＬＳ０〜ＰＬＳｍの一端をワードラインＷＬ０〜ＷＬｍに接続するＮＭＯＳトランジスタ１４と、スイッチ制御信号ＰＲＣＨＧａ，ＰＲＣＨＧｂに応じてプレートラインＰＬＳ０〜ＰＬＳｍの他端を基準電圧（接地電圧）に接続するＮＭＯＳトランジスタ１６とを設ける。 - 特許庁

The memory management unit 12 divides an access request job that is a data transfer request for an arbitrary volume to the SDRAM 13 received from each of the data processing engines 11-1 to 11-n, into jobs of 16-word data transfer requests, and arbitrates the clients 11-1 to 11-n in the divided job unit.例文帳に追加

メモリマネージメントユニット１２は、各データ処理エンジン１１−１〜１１−ｎから受け付けたＳＤＲＡＭ１３に対する任意量のデータ転送要求であるアクセスリクエストジョブを、１６ワードのデータ転送要求のジョブに分割し、分割したジョブ単位で各クライアント１１−１〜１１−ｎ対する調停を行う。 - 特許庁

When sudden ATAPI and CPU access become much and recording processing is not in time in a memory controller (170), an ECC data transfer finish time of N-1(N:integer of 2 or more)th for a modulating part is made a first error check point and finish existence of the Nth RCC processing is detected.例文帳に追加

メモリコントローラ（１７０）において、突発的なＡＴＡＰＩやＣＰＵアクセスが多くなり、記録処理に間に合わない場合、変調部へのＮ−１（Ｎは２以上正の整数）番目のＥＣＣデータ転送終了時を第１エラーチェックポイントとしてＮ番目のＥＣＣ処理の終了有無が検出される。 - 特許庁

A cell extracted from image data inputted from an image data inputting part 10, one bit data among watermark data inputted from a watermark data inputting part 11 and embedding sequence data read from an embedding sequence storing part 14 by a memory access circuit 13 are inputted to a watermark data embedding part 15.例文帳に追加

画像データ入力部１０から入力された画像データから抽出されたセル、透かしデータ入力部１１から入力された透かしデータ中の１ビットのデータ及びメモリアクセス回路１３が埋め込み順序記憶部１４から読み出した埋め込み順序データが透かしデータ埋め込み部１５へ入力される。 - 特許庁

The memory control chip has an address conversion part for, if an access request to a specific address in the first storage area which is indicated in the address information is issued, specifying an address by converting the specific address into its corresponding address in the second storage area on the basis of the correspondence indicated in the address information.例文帳に追加

メモリコントロールチップは、アドレス情報に示される第１の記憶領域内の特定のアドレスに対してアクセス要求があった場合には、アドレス情報に示される対応関係に基づいて特定のアドレスをこれに対応する第２の記憶領域内のアドレスに変換してアドレス指定を行うアドレス変換部を有する。 - 特許庁

In the print system, a memory area smaller than a prescribed area remains unused and a new start address is set to perform read processing of print data from the start address so that data access may be easily performed even when a special OS is used by control of a descriptor table controller.例文帳に追加

本発明は、ディスクリプタテーブルコントローラの制御によって特殊なＯＳ（オペレーションシステム）を使用した場合でも、所定領域に満たないメモリ領域を未使用とし、新たな先頭アドレスを設定し、当該先頭アドレスから印刷データの読み出し処理を行うことができ、データアクセスが容易な印刷システムとすることができる。 - 特許庁

To provide technology for mapping a control register to a memory space and IO space in an open-system server mounted with a bus of an industry standard, and allowing simultaneous access from a plurality of OSs operating under control of a LPAR (Logical Partition) control program to a device holding only one control register for controlling the device.例文帳に追加

業界標準規格のバスを搭載するオープン系サーバにおいて、制御レジスタをメモリ空間及びＩＯ空間にマッピングし、且つ該デバイスを制御するための制御レジスタを一つしか保持していないデバイスをＬＰＡＲ制御プログラムの制御下で動作する複数のＯＳからの同時アクセスを可能とする技術を提供する。 - 特許庁

When an abnormality has occurred, a control section 34 of a graphic operation panel 12 selects a mail address for initially sending an electric mail out of mail addresses stored in a memory section 33, and instructs a mail client 31 to transmit an electronic mail to the mail address for promoting an access to a WWW server 32.例文帳に追加

異常が発生すると、グラフィック操作パネル１２の制御部３４は、記憶部３３に格納されたメールアドレスから、電子メールを初回に送信すべきメールアドレスを選択すると共に、当該メールアドレス宛てで、ＷＷＷサーバ３２へのアクセスを促す電子メールを送信するよう、メールクライアント３１に指示する。 - 特許庁

Receiving a control command, the internal command generator circuit 102 outputs a signal INTCOM of an H level to instruct an access to a memory cell when the mask signal Cmask is at an L level, but outputs the signal INTCOM of the L level when the mask signal is at the H level because the latch circuit G4 is reset.例文帳に追加

内部コマンド発生回路１０２は、制御コマンドを受け、マスク信号ＣｍａｓｋがＬレベルのとき、メモリセルへのアクセス動作を指示する信号ＩＮＴＣＯＭをＨレベルで出力し、マスク信号ＣｍａｓｋがＨレベルのとき、ラッチ回路Ｇ４がリセットされるため、信号ＩＮＴＣＯＭをＬレベルで出力する。 - 特許庁

This pachinko machine 1 stores the game information on the game state in a RAM(random access memory) 83C, feeds a backup voltage to the RAM 83C from a large-capacity capacitor C via connectors C2 and C3 when the operating voltage drops to a prescribed value or below, and can preserve the game information stored in the RAM 83C.例文帳に追加

パチンコ機１は、遊技状態に関する遊技情報をＲＡＭ８３Ｃに記憶し、動作用電圧が所定値以下に低下した場合に、ＲＡＭ８３Ｃに大容量コンデンサＣ１からバックアップ電圧をコネクタＣ２及びＣ３を介して供給して、ＲＡＭ８３Ｃに記憶されている遊技情報を保存できる。 - 特許庁