「memory-access」に関連した英語例文の一覧と使い方(72ページ目) - Weblio英語例文検索

The user terminal 102 at least has access to a memory from which the files to be archived may be selected, generates a list of files in the memory, and transmits the generated list of files to the remote computer 110.例文帳に追加

ユーザ端末１０２は少なくとも、アーカイブすべきファイルを選択することができるメモリにアクセスを有し、メモリ内のファイルのリストを生成し、生成したファイルのリストを遠隔コンピュータ１１０に送信する。 - 特許庁

When no branching instruction is registered in the memory 20 for instruction, the high-speed access control part 2 registers the instruction codes for four words from the head of the detected branching instruction in the memory (20) for instruction.例文帳に追加

命令用メモリ（２０）に分岐命令が登録されていない場合は、高速アクセス制御部（２）は、検出した分岐命令の先頭から４ワード分の命令コードを命令用メモリ（２０）へ登録する。 - 特許庁

To increase processing speed by outputting, from a functional memory, DREQ corresponding to the number of lines to be converted in parallel to report the completion of process to a CPU and reduce useless access from the CPU to the functional memory.例文帳に追加

並列に変換するライン数分のＤＲＥＱを機能メモリから出力して処理の終了をＣＰＵに知らせ、ＣＰＵから機能メモリへの無駄なアクセスを削減して処理速度を向上させる。 - 特許庁

When receiving the interrupt signal from the interrupt control part 16, the CPU 15 executes a wait process and prohibits access to an external memory 13 through a memory control part 17 only in the reception data introduction section.例文帳に追加

ＣＰＵ１５は、割り込み制御部１６から割り込み信号を受信すると、ウェイト処理を行って、受信データ取込み区間だけ、メモリ制御部１７を介して外部メモリ１３へのアクセスを禁止する。 - 特許庁

To provide a memory device capable of attaining speed-up of processing by reduction in access to an auxiliary memory device and protection of data to power supply interruption, and to provide a cache control method and a cache control program.例文帳に追加

補助記憶装置へのアクセス低減による処理の高速化と、電源断に対するデータ保護を図ることができるメモリ装置、キャッシュ制御方法、およびキャッシュ制御プログラムを提供する。 - 特許庁

A circuit outside a memory controller in a processing system sets a dynamic random access memory to a self-refresh state by responding to a predetermined condition associated with a power-down or reset event.例文帳に追加

処理システム中のメモリ・コントローラの外部にある回路は、電源遮断またはリセット・イベントに関連付けられた所定の条件に応答して、動的ランダム・アクセス・メモリをセルフリフレッシュ状態にする。 - 特許庁

To provide a dynamic random access memory formed at a semiconductor body comprising individual paired memory cell separated each other by a vertical electric isolation trench and separated from a support circuit.例文帳に追加

垂直方向の電気的アイソレーショントレンチにより互いに分離され、かつサポート回路から分離されている個々のメモリセルペアを有する半導体ボディに形成されたダイナミックランダムアクセスメモリを提供する。 - 特許庁

To provide a storage medium access controller capable of effectively utilizing the storage capacity of a flash memory by rewriting data for each byte even in the case of the flash memory disabled to erase data for each byte.例文帳に追加

１バイトごとのデータの消去ができないようなフラッシュメモリであっても、１バイトごとのデータの書き換えを可能にしフラッシュメモリの記憶容量を有効利用できる記憶媒体アクセス制御装置を得る。 - 特許庁

Data size of data to be transferred by a direct memory access control circuit which performs unit data transfer using a data buffer, coincides with the predetermined data size of the unit block information in the cache memory.例文帳に追加

データバッファを用いてユニットデータ転送を行うダイレクト・メモリ・アクセス制御回路は、転送されるべきデータのデータサイズと上記キャッシュメモリ内の上記ユニットブロック情報の上記所定のデータサイズと一致する。 - 特許庁

An SRAM macro 100 includes the normal operation mode for allowing an access to a plurality of memory cell array blocks and the power-down mode for floating bit lines BL and /BL of the plurality of memory cell array blocks.例文帳に追加

ＳＲＡＭマクロ１００は、複数のメモリセルアレイブロックに対してアクセスが可能な通常動作モードと、複数のメモリセルアレイブロックのビットラインＢＬ，／ＢＬをフローティングにするパワーダウンモードを備える。 - 特許庁

The integrated circuit 1 comprises the memory block 10 including a RAM macro 2, a first and a second scanning circuit 7, 8 having a plurality of scanning flip-flop (FF), and a parallel access memory BIST circuit 3.例文帳に追加

集積回路１は、ＲＡＭマクロ２を含むメモリブロック１０と、複数のスキャンフリップフロップ（ＦＦ）を有する第１及び第２のスキャン回路７、８と、パラレルアクセスメモリＢＩＳＴ回路３とを有する。 - 特許庁

To adequately restrict access to a memory card from terminal devices in a peripheral device which is connected to a network connectable to the plurality of terminal devices and allows the memory card to be removably mounted on it.例文帳に追加

複数の端末装置を接続可能とするネットワークに接続され、メモリカードを着脱可能とする周辺装置において、該メモリカードに対する端末装置からのアクセスを適切に制限する。 - 特許庁

To prevent concentration of a precharge current in a semiconductor memory device performing the read after the precharge, and also to provide the semiconductor memory device capable of reading at high speed, and its read access method.例文帳に追加

プリチャージしてからリードを行う半導体記憶装置において、プリチャージ電流の集中を防ぎ、かつ、高速リードが可能な半導体記憶装置及びそのリードアクセス方法を提供する。 - 特許庁

A process of terminating the access in the halfway because of the absence of the memory area to a memory space is actually carried out at the I/F block 13 by generating an ACK signal in a time of two clocks in the processor.例文帳に追加

実際にメモリ領域がなくアクセスを途中で終了させるメモリ空間に対する処理はＩ／Ｆブロック１３でプロセッサの内部２クロック分の時間でＡＣＫ信号を発生させて行う。 - 特許庁

Further, a DL driver 14 for the memory block MB2 is configured with transistors 22 and 23, a size of the access transistor 19 in the memory block MB1 is made appropriate, and the driver transistor 23 is arranged in an open area.例文帳に追加

また、メモリブロックＭＢ２用のＤＬドライバ１４をトランジスタ２２，２３で構成し、メモリブロックＭＢ１内のアクセストランジスタ１９のサイズを適正化し、空いた領域にドライバトランジスタ２３を配置する。 - 特許庁

To further improve access speed in a semiconductor memory adopting a late select system to which a lower order bit selecting way of a memory cell array out of read-out addresses is inputted late.例文帳に追加

読出しアドレスのうちメモリセルアレイのウェイを選択する下位ビットが遅れて入力されるレイトセレクト方式を採用した半導体記憶装置において、アクセス速度のさらなる向上を図ることにある。 - 特許庁

To cause an integrated-memory graphics display device to control the display access of a graphics processor in a manner that matches the cache mode of a CPU, thereby improving the efficiency of accessing graphics memory, and enhancing animation picture quality.例文帳に追加

メモリ統合型のグラフィックス表示装置において、ＣＰＵのキャッシュモードに適応してグラフィックスプロセッサの表示アクセスを制御し、グラフィックスメモリのアクセス効率を改善し、動画の画質を向上させる。 - 特許庁

To provide a semiconductor memory device which has a simple configuration without requiring any redundant cell array, has no risk of delaying access time and complicating the configuration and is provided with a defective memory cell relief means.例文帳に追加

冗長セルアレイを必要としない簡単な構成であり、アクセス時間が遅延する虞もなく、構成が複雑化することもない、欠陥メモリセル救済手段を備えた半導体記憶装置を提供する。 - 特許庁

To provide a display control method and device that decreases number of times of access to a display memory by writing still image data subjected to change to a memory storing display data only when the still image data of a succeeding frame are subjected to change.例文帳に追加

次にフレームの静止画データが変化した場合にだけ、その変化した静止画データを表示用データを記憶しているメモリに書き込むことにより、表示用メモりへのアクセス回数を減らす。 - 特許庁

To obtain an image memory device which can efficiently read image data out even when the image data are successively read out of an image memory not in the direction where burst access can be gained.例文帳に追加

バーストアクセスが可能な方向以外の方向に沿って画像データを画像メモリから連続的に読み出す場合でも、効率よく画像データを読み出すことができる画像メモリ装置を提供する。 - 特許庁

To provide an image forming apparatus that solves a problem that a controller mounted in a memory medium hangs up due to an application of static electricity during the access operation, which is associated with a nature of a memory medium having low static-electricity resistance.例文帳に追加

メモリメディアは、静電気に対する耐性が弱いために、アクセスが行われている際に静電気が印加され、メモリメディア内に搭載されているコントローラがハングアップしてしまうことが考えられる。 - 特許庁

To inspect whether a central processing computing device can normally access a physical memory or not by using a translation table read in a buffer provided into a memory management device, while running other program.例文帳に追加

メモリ管理装置に設けられたバッファに読み込まれた変換テーブルを用いて、中央処理演算装置が物理メモリへ正常にアクセスできるか否かを他のプログラムを実行したままで検査する。 - 特許庁

To provide a pattern generating device for testing a memory which can access a memory to be tested having an address region being in relation of 2n or more without generating a needless address other than the region.例文帳に追加

２^n以上の関係にあるアドレス領域を持つ被試験メモリに対して、その領域以外の無駄なアドレスを発生させることなく、アクセスすることができるメモリ試験用パターン発生装置を提供する。 - 特許庁

In switching from the normal mode to a power saving mode, the route switching part 65 switches a first access route G1 to the external memory 34 to the second access routes G2, F2 in accordance with control of the control part 41 to switch an address space in which an address for the external memory 34 is mapped in the normal mode to an address space for the internal memory 44.例文帳に追加

経路切替部６５は、通常モードから省電力モードへの切替時に、制御部４１の制御に応じて、外部メモリ３４への第１アクセス経路Ｇ１を第２アクセス経路Ｇ２，Ｆ２に切替えることによって、通常モードにおいて外部メモリ用のアドレスがマッピングされていたアドレス空間を、内部メモリ用のアドレス空間に切替る。 - 特許庁

When a bus use request is issued from a DSP 13 before an access to a memory 11 corresponding to a bus use request from a CPU 12 is completed, an arbiter 15 activates the memory 11 corresponding to the bus use request from the DSP 13 in parallel with the access to the memory 11 corresponding to the bus use request from the CPU 12.例文帳に追加

アービタ１５は、ＣＰＵ１２からのバス使用要求に対応するメモリ１１へのアクセスが完了する前にＤＳＰ１３からバス使用要求がある場合、ＣＰＵ１２からのバス使用要求に対応するメモリ１１へのアクセスと並行してＤＳＰ１３からのバス使用要求に対応したメモリ１１の活性化を行なう。 - 特許庁

The LCD driver (liquid crystal display drive device) IC chip 10 includes an input circuit 11 to which data is inputted, a RAM (Random Access Memory) 12 as a memory section, a logic circuit 13 as a data processing section, an internal semiconductor element circuit constituted in such a manner that the output circuit 14 etc., including a latch circuit and producing signal output are correlated.例文帳に追加

ＬＣＤドライバ（液晶表示駆動装置）ＩＣチップ１０は、データが入力される入力回路１１、記憶部としてのＲＡＭ（Random Access Memory）１２、データ処理部としてのロジック回路１３、及びラッチ回路を含み信号出力をする出力回路１４等が相関するように構成された内部の半導体素子回路を有している。 - 特許庁

The MPEG decoder includes a microprocessor, decoder that decodes an image sequence, memory in common use with the microprocessor and the decoder, circuit that evaluates a delay in the decoder, and control circuit that gives memory access priority to the decoder, when the delay in the decoder is higher than a prescribed level or gives the memory access priority to the microprocessor when it is not.例文帳に追加

マイクロプロセッサと、イメージシーケンスを復号化するデコーダーと、マイクロプロセッサに、またデコーダーに共通するメモリーとを含み、またデコーダー遅延を評価する回路と、デコーダー遅延が予定レベルより大きければ、デコーダーにメモリーアクセス優先権を許与し、さもなければマイクロプロセッサにメモリーアクセス優先権を許与する制御回路とを含む、回路。 - 特許庁

When caching data in a memory, a host device and a storage in a communicating state with the memory are prepared, an extent record related to the memory is prepared, a storage access request is received from the host device, and at least one status field value inside the extent record is changed in response to the access request from the host device.例文帳に追加

本発明によれば、メモリ内のデータをキャッシュする場合に、メモリと通信状態にある記憶装置及びホスト装置を用意し、該メモリと関連しているエクステントレコードを作成し、該ホスト装置からの記憶装置アクセス要求を受取り、且つ該ホスト装置からのアクセス要求に応答して該エクステントレコード内の少なくとも１個の状態フィールド値を変化させる。 - 特許庁

Meanwhile, by using the functions of the rewritable memory 16 and the module group 20B, unspecified many users can use with convenience afforded to them, and even if illegal access is made to the rewritable memory 16 and the module group 20B, the access is prevented from extending to the non-rewritable memory 14 and the module group 20A side, thus maintaining the security characteristics.例文帳に追加

一方、書き換え可能メモリ１６とモジュール群２０Ｂの機能を用いて不特定多数のユーザが利用でき、利便性を図れるとともに、仮に書き換え可能メモリ１６やモジュール群２０Ｂに対して不正なアクセスが行なわれた場合でも、これを書き換え不能メモリ１４とモジュール群２０Ａ側に波及することを防止し、セキュリティ性の維持を図る。 - 特許庁

A protection setting check portion 14 contained in the information processing apparatus 1 checks whether or not the check request including the second access destination address information conforms to protection setting for the first program based on memory protection information that is established in a memory protection information storage portion 110 to detect a violation by a memory access request by the first program.例文帳に追加

情報処理装置１が有する保護設定チェック部１４は、第１のプログラムによるメモリアクセス要求の違反検出のためにメモリ保護情報記憶部１１０に設定されたメモリ保護情報に基づいて、第２のアクセス先アドレス情報を含むチェック要求が、第１のプログラムに対する保護設定に適合するものであるかをチェックする。 - 特許庁

The memory access advantageously becomes possible by a fact that the number of the standby states about the memory access is individually determined depending on at least one of a current status of the central processing unit (CPU), modes of the memory devices (FLAH/ROM, RAM, IO module) which should be accessed and analysis of address (adr).例文帳に追加

前記中央制御装置（ＣＰＵ）の現在の状態（ｓｔａｔｕｓ）および前記アクセスされるべきメモリ装置（ＦＬＡＳＨ／ＲＯＭ、ＲＡＭ、ＩＯモジュール）の様式およびアドレス（ａｄｒ）の解析の少なくとも一方に依存して、前記メモリアクセスについての前記待ち状態の数が個別に決定されることにより、有利にメモリアクセスが可能となる。 - 特許庁

To provide a memory controller which has no delay of an access time, even if input/output data vary in amount as a memory controller which has the same number of input lines and output lines and performs access control, when a memory which has a burst mode is used while the number of effective lines is varied corresponding to the amount of input/output data.例文帳に追加

同一複数の入力ライン及び出力ラインを有し、バーストモードを有するメモリを、有効ラインの数を入出力データ量に応じて変更して用いる際のアクセス制御を行うメモリ制御装置において、入出力データ量の変動が生じてもアクセス時間の遅延を生じないメモリ制御装置を提供すること。 - 特許庁

A shop terminal device 50 determines, in initializing a memory card 34 recording digital image data taken by a digital camera 20, whether the access speed to the memory card 34 is lower than a predetermined speed or not, and performs initialization to the memory card 34, only when the access speed is determined to be lower, so that a cluster size becomes larger than a block size.例文帳に追加

店頭端末装置５０は、デジタルカメラ２０による撮影によってデジタル画像データが記録されたメモリカード３４を初期化するに際し、当該メモリカード３４に対するアクセス速度が所定速度より遅いか否かを判定し、遅いと判定された場合のみメモリカード３４に対してクラスタサイズをブロックサイズより大きくする初期化を行う。 - 特許庁

To provide a management device with high maintainability which realizes a reliable system to easily be constituted by allowing necessary tasks to share only necessary modules without modifying a program and disabling others to access a memory directly to prevent the contents of tasks stored in the memory from being broken and which can also monitor specific access to the memory.例文帳に追加

プログラムを変更することなく必要なモジュールのみ必要なタスク間で共有させ、それ以外はタスク間でメモリに直接アクセスできず、メモリに記憶されているタスクの内容が破壊されるのを防止して信頼性の高いシステムを容易に構成することができ、かつメモリの特定アクセスの監視が行える保守性の高い管理装置を提供する。 - 特許庁

A storage device 100 comprises a cache segment allocation control section 201 for monitoring an access load to each cache segment 103, and adjusting the capacity of unallocated cache memory 102 and the capacity allocated to the cache segment according to the access load; and a cache memory addition monitoring section 204 for detecting an addition of cache memory and notifying of it.例文帳に追加

ストレージ装置１００は、各キャッシュセグメント１０３に対するアクセス負荷を監視し、該アクセス負荷に応じて、未割り当てのキャッシュメモリ１０２容量と、当該キャッシュセグメントに対する割り当て容量を調整するキャッシュセグメント割り当て制御部２０１と、キャッシュメモリの増設を検知し、通知するキャッシュメモリ増設監視部２０４と、を備える。 - 特許庁

When a mode switching signal 101 instructs a normal mode, a bank busy controlling part 3 prohibits the start of new access processing to an optional memory bank 5-n (0≤n≤3) among a plurality of memory banks 5-0 to 5-3 between the time when access processing to the memory bank 5-n is started and the time when a predetermined bank busy time passes.例文帳に追加

バンクビジー制御部３は、モード切り替え信号１０１によって通常モードが指示されている場合は、複数のメモリバンク５−０〜５−３の内の任意のメモリバンク５−ｎ（０≦ｎ≦３）に対するアクセス処理が開始されてから予め決められているバンクビジー時間が経過するまでの間、メモリバンク５−ｎに対する新たなアクセス処理の開始を禁止する。 - 特許庁

A DMA (direct memory access) controller for controlling data transfer in a microprocessor system including a cache function includes a transfer control means for performing transfer control based on the alignment information of a cache line size, so that loads for calculating a consistency cancel area by CPU calculation processing in order to hold the consistency of the cache memory and the memory device during DMA transfer can be eliminated.例文帳に追加

キャッシュ機能を備えたマイクロプロセッサシステムにおけるデータ転送を制御するＤＭＡ（Direct Memory Access）コントローラであって、キャッシュラインサイズのアラインメント情報に基づく転送制御を行う転送制御手段を有するようにして、ＤＭＡ転送時、キャッシュメモリとメモリ装置との一貫性を保つために、一貫性棄権領域をＣＰＵによる計算処理によって算出する負荷を無くすことができるようにする。 - 特許庁

To provide an interleaved device in which an increase in cell area can be prevented and process portability is improved and which can continuously access a memory.例文帳に追加

セル面積の増大を防止でき、プロセスポータビリティの向上を図れ、しかも連続してメモリアクセスを可能とするインタリーブ装置を提供する。 - 特許庁

To provide a semiconductor memory in which data read-out speed can be increased without reducing a random access time and its data read-out method.例文帳に追加

ランダムアクセスタイムを低下させることなく、データ読み出しの高速化が図れる半導体記憶装置及びそのデータ読み出し方法を提供する。 - 特許庁

To switch an access mode with a small physical resource and a small soft code amount when accessing an external memory space through a plurality of banks.例文帳に追加

外部メモリ空間を複数のバンクを通じてアクセスする場合に、そのアクセスモードを小さな物理リソースで、かつ少ないソフトコード量で切替える。 - 特許庁

To remarkably increase the easiness of use of a memory card by easily and understandably displaying the state of access and accurately informing of the state of operation.例文帳に追加

アクセス状態などを容易に、かつわかりやすく表示し、動作状態を的確に知らせ、メモリカードの使い勝手を大幅に向上する。 - 特許庁

To shorten the whole digital filter processing time by reducing the number of steps of the memory access and also reducing the overhead time of the interruption process.例文帳に追加

メモリアクセスのステップ数を削減するとともに、割り込み処理のオーバヘッドの時間を削減して全体のディジタルフィルタ処理時間を短縮を図る。 - 特許庁

According to such a structure, the access to the flash memory can be more efficiently performed, and even if a power supply is suddenly off, the address conversion table can be easily restored.例文帳に追加

よって、より効率的にフラッシュメモリにアクセス可能になり、且つ、突然電源がオフされてもアドレス変換テーブルを容易に復旧できる。 - 特許庁

The non-hierarchical expression of the index path is prepared while an operation during the function calling is included, and an inquiry is issued from a question related with a memory access.例文帳に追加

関数呼出し中のオペレーションを含めて指標経路の非階層表現が作られ、メモリアクセスに関する疑問により問合せが為される。 - 特許庁

A magnetic random access memory is characterized that a magnetic tunnel junction layer is consisted of a lower magnetic film, an anti-oxidation film, a tunnel oxide film and an upper magnetic film.例文帳に追加

そして、前記トンネル酸化膜を形成する過程でその下部膜が損傷することを防止してＭＲ比が低くなることも防止できる。 - 特許庁