「memory-access」に関連した英語例文の一覧と使い方(71ページ目) - Weblio英語例文検索

Path decisions relating to the ACS stage and the next ACS stage are accumulated as a set during ACS processing before being written to the trace back memory, and thus, an access to the trace back memory is minimized.例文帳に追加

ＡＣＳステージと次のＡＣＳステージとに関連した経路判断は、トレースバック・メモリに書き込む前にＡＣＳ処理中に１組として累積され、これにより、トレースバック・メモリへのアクセスを最小限にする。 - 特許庁

To reduce processing loads for the DMAC (Direct Memory Access Controller) control of a CPU by enabling an image processing part to flexibly read out various data from an external memory for each band area and autonomously execute image processing.例文帳に追加

画像処理部が種々のデータを外部メモリからバンド領域毎に柔軟に読み出して自律的に画像処理を実行可能とし、ＣＰＵのＤＭＡＣ制御のための処理負荷を軽減する。 - 特許庁

Based on the comparison, the processor disallows an instruction from the first memory page to access the second memory page if a preferential domain of the first security domain is different from that of the second security domain.例文帳に追加

この比較に基づき、第一のセキュリティドメインの優先ドメインが第二のセキュリティドメインのものと異なる場合に、プロセッサは、第一のメモリページからの命令が第二のメモリページへアクセスするのを却下する。 - 特許庁

The memory A3 includes a transmission line assignment management memory and a maintenance operation terminal A13 registers an access code of the respective groups and the number of the assigned transmission lines in advance and revises them.例文帳に追加

このメモリＡ３は、発信回線割り当て管理メモリを含み、それぞれのグループのアクセスコードおよび割り当てられた発信回線数を保守運用端末Ａ１３により予め登録すると共に変更する。 - 特許庁

As the pipe line of the micro processor 1 is not protected, waiting time of memory access to a data memory 22 and a register file 20 can be utilized by a system program code stored in an instruction storing device 23.例文帳に追加

マイクロプロセッサ１のパイプラインが非保護であることから、命令記憶装置２３に記憶されたシステムプログラムコードによって、データメモリ２２およびレジスタファイル２０へのメモリアクセスの待ち時間が利用できる。 - 特許庁

In a memory cell, a pre-sense amplifier having capacitor accumulating electric charges in accordance with logic of data generates read-out voltage in accordance with electric charge amount read out from each memory cell in response to access request.例文帳に追加

メモリセルは、データの論理に応じた電荷を蓄積するキャパシタを有するプリセンスアンプは、アクセス要求に応答して各メモリセルから読み出される電荷量に応じて読み出し電圧を生成する。 - 特許庁

To provide an information processor that properly stores information on memory access with small memory capacity to facilitate analyzing a failure, and to provide a method and program for acquiring debug information.例文帳に追加

少ないメモリ容量でメモリアクセスに関する情報を適切に保存し、異常解析を容易にすることが可能な情報処理装置、デバッグ情報取得方法、およびデバッグ情報取得プログラムを提供する。 - 特許庁

To process a higher-priority module at a higher speed in a priority control system that allows a lower-priority module to access a memory during consecutive memory accesses from higher-priority modules.例文帳に追加

優先順位が上位のモジュールの連続するメモリーアクセスの間に、優先順位が下位のモジュールのメモリーアクセスが可能な優先制御方式において、上位のモジュールの処理をより高速化する。 - 特許庁

When a radio reception signal SYN is given to a CPU 10 from a radio section 30, a sub processing section 13 stores a program to an instruction cache 13 from an external memory 40, where no access to the external memory is conducted.例文帳に追加

無線受信信号ＳＹＮが無線部３０よりCPU１０に入力されると、副処理部１３は外部メモリ４０より外部メモリアクセスを行わないプログラムを命令キャッシュ１３に格納する。 - 特許庁

The second virtual machine having the management right can acquire the usage right anytime to access the memory area X, and thus substantially has the memory area allocated.例文帳に追加

管理権を持つ第２の仮想計算機は、何時でも利用権を獲得してメモリ領域Ｘに対してアクセスすることができるので、実質的にメモリ領域の割り当てを受けた状態と同等である。 - 特許庁

The Interface unit 34 applies a request signal to the arbitration unit of a DMA(direct memory access) controller 32 and after the current activity of the DMA controller 32 is completed, the signal group is directly stored in the memory unit as a result.例文帳に追加

インターフェース・ユニット３４は、ＤＭＡコントローラ３２の調停ユニットに要求信号を印加し、その結果として、ＤＭＡコントローラ３２の現動作完了後、メモリ・ユニットに信号群を直接格納する。 - 特許庁

A virtual mapping system including the flash memory 12, a flash controller 14 and a random access memory 16 is provided, to thereby enable continuous writing on a physical address location where data are not written.例文帳に追加

フラッシュメモリ（１２）、フラッシュコントローラ（１４）とランダムアクセスメモリ（１６）とを含む仮想マッピングシステムを設けることにより、データを書込まれていない物理アドレス場所に連続して書込むことが可能になる。 - 特許庁

The access control part 70 stores a status from the logic circuit 13 in a status memory 60, and reads status data out of the status memory 60 and sends the data out to the terminal 20 at a request from the terminal 20.例文帳に追加

アクセス制御部７０は、論理回路１３からのステータスをステータスメモリ６０に記憶し、端末２０からの要求に応じて、ステータスメモリ６０からステータスデータを読み出して端末２０へ送出する。 - 特許庁

The first system 1a is provided with a first memory 4a, a first controller 6a for controlling reading/writing for the first memory 4a and a first DMA engine 10a for performing access to the first controller 6a.例文帳に追加

第１システム１ａは、第１メモリ４ａと、第１メモリ４ａに対する読み書きを制御する第１コントローラ６ａと、第１コントローラ６ａにアクセス可能な第１ＤＭＡエンジン１０ａとを備える。 - 特許庁

To provide a semiconductor memory device in which normal operation or test operation is performed by variably controlling access paths between a plurality of input/output ports and a plurality of memory regions, and a method therefor.例文帳に追加

複数個の入出力ポートと複数個のメモリ領域の間のアクセス経路を可変的に制御してノーマル動作またはテスト動作を行う半導体メモリ装置及びその方法を提供すること。 - 特許庁

A second control part generates the voltage adjusting signal and the clock adjusting signal to optimize the power consumption of the semiconductor memory according to an access situation of the semiconductor memory by the first control part.例文帳に追加

第２コントロール部は、第１コントロール部による半導体メモリのアクセス状況に応じて、半導体メモリの消費電力を最適にするために、電圧調整信号およびクロック調整信号を生成する。 - 特許庁

To provide a DMA(direct memory access) controller which efficiently uses, especially a memory (receiving buffer), performs data transfer faster and also eliminates an overhead.例文帳に追加

本発明はＤＭＡ（ダイレクト・メモリ・アクセス）制御装置に係り、特にメモリ（受信バッファ）を効率よく使用し、データ転送をより高速に行うと共に、オーバーヘッドをなくすＤＭＡ制御装置を提供するものである。 - 特許庁

To provide a nonvolatile random access memory and a nonvolatile memory system which, while being randomly accessible, can retain data even after power is turned off and which make it possible to add an ECC (Error Correcting Code) matching an application.例文帳に追加

ランダムアクセス可能でありながら電源を切った後もデータ保持可能で、アプリケーションに応じたＥＣＣの付加が可能な不揮発性ランダムアクセスメモリおよび不揮発性メモリシステムを提供する。 - 特許庁

Then, if a USB controller 1L can access the USB memory 6 when an operating system starts, the snap shot data 5 stored in the USB memory 6 is restored onto the RAM 1B.例文帳に追加

そして、オペレーティングシステムの起動の際にＵＳＢコントローラ１ＬがＵＳＢメモリ６へアクセスすることができる場合のであれば、ＵＳＢメモリ６に記憶されているスナップショットデータ５をＲＡＭ１Ｂに復元する。 - 特許庁

To enable the test of all bits including a memory area part to which an external master device cannot refer in a normal mode in a circuit where a plurality of master devices compete against each other for access to a memory.例文帳に追加

複数のマスターデバイスがメモリにアクセス競合する回路において、ノーマルモードでは外部のマスターデバイスが参照することができないメモリ領域部分も含む全ビットのテストを可能とする。 - 特許庁

To improve the processing speed or function of the whole device by reducing the plus duty factor of a memory and a bus line for the transfer processing of data to a buffer RAM and increasing the access efficiency of the memory.例文帳に追加

バッファＲＡＭに対するデータの転送処理についてのメモリ及びバスラインの占有率を低くしてメモリのアクセス効率を高くし、装置全体の処理速度や機能の向上を図る。 - 特許庁

An address signal from the outside is converted to an address signal, which designates other memory blocks (B11-B44), by means of an input conversion circuit (1602), and access to a memory cell is made according to the converted address.例文帳に追加

外部からのアドレス信号を入力変換回路（１６０２）により別のメモリブロック（Ｂ１１−Ｂ４４）を指定するアドレス信号に変換し、この変換アドレスにしたがってメモリセルアクセスを行う。 - 特許庁

To shorten the required time for access at read operation of a flash memory or the like provided with the ECC(error correcting code) circuit of a serial processing type and a memory card or the like loaded with it while performing miniaturization and reduction of the cost.例文帳に追加

その小型化・低コスト化を図りつつ、直列処理型のＥＣＣ回路を含むフラッシュメモリ等ならびにこれを搭載するメモリカード等の読み出し動作時におけるアクセス所要時間を短縮する。 - 特許庁

The variable resistance memory device has bit lines BL, a plurality of plate lines PL, and a memory cell in which a variable cell resistance Rcell and an access transistor AT are connected in series between a corresponding plate line PL and a corresponding bit line BL.例文帳に追加

ビット線ＢＬと、複数のプレート線ＰＬと、可変セル抵抗ＲcellとアクセストランジスタＡＴを、対応するプレート線ＰＬとビット線ＢＬとの間に直列接続させているメモリセルを有する。 - 特許庁

This integrated circuit 1 has the memory block 10 having a RAM macro 2, the first and second scanning circuits 7, 8 having a plurality of scanning flip-flops (FF), and a serial access memory BIST circuit 3.例文帳に追加

集積回路１は、ＲＡＭマクロ２を含むメモリブロック１０と、複数のスキャンフリップフロップ（ＦＦ）を有する第１及び第２のスキャン回路７、８と、シリアルアクセスメモリＢＩＳＴ回路３とを有する。 - 特許庁

Before access to a memory section 1 is started, defect specifying data for specifying a storage area having the defect in the memory section 1 are transferred to a scan flip-flop SFF 2 from a fuse circuit 10.例文帳に追加

メモリ部１へのアクセスを開始する前に、メモリ部１内の欠陥を持つ記憶領域を特定するための欠陥特定用データがヒューズ回路１０からスキャンフリップフロップＳＦＦ２に転送される。 - 特許庁

This data operation method includes a flash memory and a controller having an interface connected to a host computer to enable the down/up load of optional data in the data area of the flash memory which is to access the host computer.例文帳に追加

フラッシュメモリと、ホストコンピューターに接続され、ホストコンピューターにアクセスしようとするフラッシュメモリのデータ領域に任意のデータをダウン／アップロード可能にするためのインタフェースを有する制御器を備える。 - 特許庁

The cache storage device 10 has a cache memory 11 and a cache controller 12 for controlling the operation of the cache memory 11 with the access of data from a CPU 3 to a data holding device 9.例文帳に追加

キャッシュ記憶装置１０は、キャッシュメモリ１１と、ＣＰＵ３からデータ保持装置９へのデータのアクセスに伴うキャッシュメモリ１１の動作を制御するキャッシュ制御装置１２とを有している。 - 特許庁

To provide a disk array control device considering characteristics of data stored in a cache memory and a shared memory and access characteristics to these memories and having high throughput and a short response time.例文帳に追加

キャッシュメモリ及び共有メモリに格納されるデータの特性及びこれらのメモリへのアクセス特性を考慮した、スループットが高く、かつ、応答時間の短いディスクアレイ制御装置を提供することにある。 - 特許庁

When the means 21 writes data in the bridge memory 31, a low-order bus control means 22 reads written data from the bridge memory 31 and performs write access for writing to a peripheral circuit 50.例文帳に追加

下位バス制御手段２２は、上位バス制御手段２１がブリッジメモリ３１にデータを書き込むと、その書き込まれたデータをブリッジメモリ３１から読み出し、周辺回路５０に対して書き込むライトアクセスを行う。 - 特許庁

Since data held on a cash memory unit 76 can be utilized with being near in relation to time, random access to the memory 14 can be lessened by raising the localization of reference.例文帳に追加

キャッシュ記憶部７６上に保有されているデータを時間的に近接して利用することが可能となるので、参照の局所性を高めて、メモリ１４へのランダムアクセスを少なくすることができる。 - 特許庁

To provide a memory control circuit which can be adapted for a semiconductor memory having a short access time and in which layout area and current consumption can be reduced, and a method for controlling the circuit.例文帳に追加

アクセス時間が短い半導体メモリ装置に適用可能であって、レイアウト面積及び電流の消耗を減らすことができるメモリ制御回路及びその回路を制御する方法を提供する。 - 特許庁

To avoid keeping outputting an access signal to a memory in which an address bus is a long time 1 when the memory executes data transfer in a handshake accessing method with an LSI connected to a plurality of memories.例文帳に追加

ＬＳＩが複数のメモリと接続されていて、メモリがハンドシェイクアクセス方式でデータ転送を実行する場合に、アドレスバスが長時間１のメモリに対するアクセス信号を出力し続けることを回避する。 - 特許庁

The common computing module includes a controller, a plurality of processing units, a plurality of local memories from which the processing units process programs, a direct memory access controller and a shared main memory.例文帳に追加

共通のコンピューティング・モジュールの中には、制御装置と、複数の処理ユニットと、処理ユニットがプログラムを処理する元となる複数のローカルメモリと、ダイレクト・メモリ・アクセスと、コントローラと、共用メイン・メモリとが含まれる。 - 特許庁

The memory card controller includes a memory (210) to store the file allocation table, and a processor (220) to update the file allocation table and file system structures based on access commands received from the host device.例文帳に追加

メモリカードコントローラは、ファイルアロケーションテーブルを格納するためのメモリ(210)と、ホストデバイスから受信したアクセスコマンド(110)に基づいてファイルアロケーションテーブル及びファイルシステム構造を更新するためのプロセッサ(220)とを含む。 - 特許庁

The memory access circuit comprises a memory, a clock generation circuit for generating a reference clock signal, and a clock delay adjustment circuit for generating a delay clock signal by delaying the reference clock signal.例文帳に追加

メモリと、基準クロック信号を生成するクロック生成回路と、基準クロック信号を遅延して遅延クロック信号を生成するクロック遅延調整回路とを有するメモリアクセス回路を構成する。 - 特許庁

To grant a specific circuit access preferentially or exclusively only if a prescribed condition is met, in a device having a memory control circuit for managing a memory unit accessible from a plurality of circuits.例文帳に追加

複数の回路からアクセス可能なメモリユニットを管理するメモリ制御回路を有する装置において、所定の条件を満たす場合にのみ、特定の回路に優先的或は独占的にアクセスを付与する。 - 特許庁

To provide a frame synchronization detection circuit where a memory capacity is decreased when full bit search is conducted and that configures an information storage section by using a memory with a small capacity and at a low speed access time.例文帳に追加

全ビットサーチを行うと共にメモリ容量が減少するか、メモリ容量が少なく且つ低速のアクセス時間のメモリを用いて情報記憶部が構成できるフレーム同期検出回路の提供する。 - 特許庁

To provide a ferroelectric random access memory device comprising a reference circuit generating reference voltage being variable in accordance with variation in a polarization state of a ferroelectric capacitor of a memory cell caused by elapse of a time.例文帳に追加

時間の経過によるメモリセルの強誘電体キャパシタの分極状態変化に応じて可変する基準電圧を発生する基準回路を含む強誘電体ランダムアクセスメモリ装置を提供する。 - 特許庁

The circuit 502 transfers the set address of the image writing position to a random-access memory (RAM) part for image data, and the image data, which are sent from an image memory part 301, are written by an amount commensurate with an image size.例文帳に追加

ＬＥＤ書込制御回路５０２は、設定された画像書込位置アドレスを画像データＲＡＭ部に転送し、画像メモリ部３０１から送られてくる画像データを画像サイズ分だけ書き込む。 - 特許庁

The plurality of access methods such as 'only reading', 'reading and writing' are established with respect to one service memory region by overlapping and defining a plurality of services (an overlap service) with respect to the service memory region.例文帳に追加

１つのサービス・メモリ領域に対して、複数サービスを重複して定義し（オーバーラップ・サービス）、サービス・メモリ領域に「読み出しのみ」、「読み出し及び書き込み」など複数のアクセス方法を設定する。 - 特許庁

To prevent an external RESET signal or external power OFF and an access to a nonvolatile memory from conflicting with each other, when a result of device test in a clock BT (Burn in Test) environment is recorded on the nonvolatile memory.例文帳に追加

クロックＢＴ環境におけるデバイス試験の結果を不揮発性メモリに記録する際に、外部ＲＥＳＥＴ信号または外部電源オフと不揮発メモリへのアクセスとの競合を防ぐ。 - 特許庁

The method includes attaching a memory address space identifier to a direct memory access (DMA) request, the DMA request is sent by a consumer and using a virtual address in a given address space.例文帳に追加

この方法は、メモリ・アドレス・スペース識別子を直接メモリ・アクセス（ＤＭＡ）要求に付加するステップを含み、ＤＭＡ要求はコンシューマにより、所与のアドレス・スペース内の仮想アドレスを使用して送信される。 - 特許庁

Based on the memory access completion notification signal, the communication source master 101 issues a command issue permission signal to the communication destination master 102, and the communication destination master 102 generates and issues a command for accessing the shared memory 12.例文帳に追加

また、通信元マスタ101は、メモリアクセス完了通知信号を元に、コマンド発行許可信号を通信先マスタ102に通知し、通信先マスタ102は、共有メモリ12へのアクセスコマンドを生成し発行する。 - 特許庁

On the other hand, the signal from the circuit 2 is written in a random access memory(RAM) 6 through a memory controller 5 and the signal read out from the RAM 6 is supplied to the normal continuous photographing contact (b) of the switch 3.例文帳に追加

またフロントエンド回路２からの信号がメモリコントローラ５を通じてランダムアクセスメモリ６に書き込まれ、読み出された信号が切り換えスイッチ３の通常連写側接点ｂに供給される。 - 特許庁