memory-accessの部分一致の例文一覧と使い方
該当件数 : 5653件
The storage values of plural line memories in an input serial access memory(SAM) part 22 consisting of a memory cell group to be functioned as plural line memories for storing pixel data constituting an image in each line are shifted by the prescribed number of pixels, transferred to the line memory of a succeeding stage (lower stage) and stared in the line memory.例文帳に追加
画像を構成する画素データを、1ライン単位で記憶する複数段のラインメモリとして機能するメモリセル群からなる入力SAM部22の、その複数段のラインメモリそれぞれの記憶値が、所定の画素数分だけシフトされ、次の段(下の段)のラインメモリに転送されて記憶される。 - 特許庁
When carrying out boot, the protocol converting part 25b assigns a CPU boot vector address included in a CPU memory space to the leading address of the user data area of a memory card 1 mounted on the card I/F 25d, and carries out address conversion and protocol generation in accordance with the memory card 1, and performs access to the memory card 1.例文帳に追加
ブート時においてプロトコル変換部25bは、CPUメモリ空間に含まれるCPUブートベクタアドレスを、カードI/F25dに装着されたメモリカード1のユーザデータエリアの先頭アドレスに割り当て、メモリカード1に応じたアドレス変換とプロトコル生成を行ない、メモリカード1にアクセスする。 - 特許庁
In this image processing device having a memory part for converting an image signal into a digital signal and processing the signal, and especially memorizing data expressed by the image signal converted into the digital signal, and a memory control part for controlling access to the memory part, image processing means for processing the data are installed in the memory control part.例文帳に追加
画像信号をディジタル信号に変換して処理し、特に、ディジタル信号に変換された画像信号で表されるデータを記憶する記憶部と、記憶部へのアクセスを管理するメモリ管理部とを有する画像処理装置において、メモリ管理部にデータを処理する画像処理手段を設置する。 - 特許庁
To make read-out operation speed of memory cell data fast in a latency period by reducing difference of timing at which true memory cell data about an ON-cell and an OFF-cell is detected in a semiconductor memory having a latency period and a serial access period as a read-out operation period of memory cell data.例文帳に追加
メモリセルデータの読み出し動作期間としてレイテンシィ期間及びシリアルアクセス期間を有する半導体記憶装置において、ONセル及びOFFセルについて真のメモリセルデータを検出するタイミングの差を小さくし、レイテンシィ期間におけるメモリセルデータ読み出し動作の高速化を可能とする。 - 特許庁
When a memory cassette 200 is inserted into an insertion port 110 of a memory information recording/reproducing device body 100, a magnet 300 provided in the insertion port 110 draws the formation surface of a light transmission window 220 of the memory cassette 200 up to a position which is close to a memory access part 113.例文帳に追加
メモリカセット200がメモリ情報記録再生装置本体100の挿入口110に挿入されると、挿入口110内に設けられた磁石300がメモリカセット200の光透過窓220形成面をメモリアクセス部113に近接する位置まで引き付ける。 - 特許庁
The controller transfers data via a data transfer path B which directly connects an MFP controller 6 and an I/O control hub 5 as an I/O control device even when a memory access is made to a main memory 3 from a CPU 2 in a memory control hub 4 as a memory control device.例文帳に追加
メモリ制御デバイスであるメモリコントロールハブ4においてCPU2からのメインメモリ3に対するメモリアクセスが発生した場合にも、MFPコントローラ6とI/O制御デバイスであるI/Oコントロールハブ5を直接接続したデータ転送経路Bを経由してデータ転送する。 - 特許庁
A dummy memory cell 3 of this SPRAM (Static Random Access Memory) is formed by replacing P channel MOS transistors (TRs) 21 and 22 for loading a normal memory cell 2 with N channel MOS TRs 27 and 28, applying a power source potential VDD to a memory node N2 and applying the ground potential GND to the source of the MOS TR 27.例文帳に追加
このSRAMのダミーメモリセル3は、正規のメモリセル2の負荷用のPチャネルMOSトランジスタ21,22をNチャネルMOSトランジスタ27,28で置換し、記憶ノードN2に電源電位VDDを与え、NチャネルMOSトランジスタ27のソースに接地電位GNDを与えたものである。 - 特許庁
An access request receiving means 22 in a memory control device receives, as a plurality of successive access requests, a plurality of successive access requests made to data arranged in the successive addresses of a DRAM 10 or a plurality of successive access requests made to data arranged in the nonsuccessive addresses of the DRAM 10.例文帳に追加
メモリ制御装置におけるアクセス要求受付手段22は、DRAM10の連続したアドレスに配置されているデータに対する連続する複数のアクセス要求、または、DRAM10の不連続なアドレスに配置されているデータに対する連続する複数のアクセス要求を、連続した複数のアクセス要求として受け付ける。 - 特許庁
The memory controller SDRAMC activates the power control signal CKE in synchronization with the next access request when the next access request is present within a prescribed time from the access request, and activates the power control signal CKE in synchronization with a lapse of the prescribed time when the prescribed time lapses before the next access request.例文帳に追加
メモリコントローラSDRAMCは、アクセス要求から所定時間内に次のアクセス要求がある場合に次のアクセス要求に同期してパワー制御信号CKEを活性化し、次のアクセス要求の前に所定時間が経過したときに所定時間の経過に同期してパワー制御信号CKEを活性化する。 - 特許庁
An access request to the secondary storage device 205 by each access part (received data storing part 202, translator 203, image storing part 204, picture sending part 206 and font memory part 208) is mediated, so that the access request to the secondary storage device 205 by the aforementioned each access part is limited.例文帳に追加
各アクセス部位(受信データ格納部202,トランスレータ203,イメージ格納部204,画像送出部206,フォント記憶部208)による2次記憶装置205へのアクセス要求を調停し、前記各アクセス部位による前記2次記憶装置205に対するアクセス要求を制限する構成を特徴とする。 - 特許庁
Memory rewriting by access from the operation terminal 12 is permitted when the authentication code of the operator can be collated, and memory rewriting by access from the operation terminal 12 is forbidden when the authentication code of the operator cannot be collated.例文帳に追加
そして、当該操作者の認証コードを照合できた場合には操作端末12からのアクセスによるメモリ書換え操作を許可し、当該操作者の認証コードを照合できなかった場合には操作端末12からのアクセスによるメモリ書換え操作を禁止する。 - 特許庁
To access to a memory region divided into a plurality of partitions, the access control tickets of various kinds are issued under the management of each of devices or partition manager and processing based on rules described on each of tickets is carried out in the memory packaged device.例文帳に追加
複数のパーティションに分割されたメモリ領域のアクセスに対して、様々な種類のアクセス制御チケットを各デバイスまたはパーティションマネージャの管理の下に発行し、各チケットに記述されたルールに基づく処理をメモリ搭載デバイスにおいて実行する。 - 特許庁
Each of an image processing circuit 16 and a JPEG codec 17 includes an input DMAC for direct memory access for reading data from two band memories, and an output DMAC for direct memory access for writing data into the two band memories.例文帳に追加
画像処理回路16およびJPEGコーデック17は、それぞれ、2つのバンドメモリからのデータ読み出しのためのダイレクトメモリアクセスを行う入力DMACと、2つのバンドメモリへのデータ書き込みのためのダイレクトメモリアクセスを行う出力DMACとを有する。 - 特許庁
A system for transmitting/receiving data includes: a data processing system which supports the operating system and the application to directly access the memory area; and a network interface device for signaling the operating system to directly access the memory area when there is no response from the application.例文帳に追加
データの送受信システムは、オペレーティングシステムおよびアプリケーションをサポートしてメモリ領域に直接アクセスさせるデータ処理システム;および、アプリケーションが無応答である場合に、オペレーティングシステムにシグナル通知してメモリ領域に直接アクセスさせるネットワークインターフェースデバイスを含む。 - 特許庁
When a read-out access with respect to a certain memory bank is given to a network circuit so as to read out the data transmitted to the network, a write access to other memory bank is implemented to other network circuits so as to write data received from the network.例文帳に追加
あるネットワーク回路に対してネットワークに送信されるデータを読出すようにあるメモリバンクに対する読出アクセスが与えられると、別のネットワーク回路に対してネットワークから受信したデータを書き込むように別のメモリバンクに対して書込アクセスが与えられる。 - 特許庁
In this method, resource cost calculation (501) is performed before executing a memory access inspection and a packaging method is judged (502) concerning whether a memory access monitor tag is to be inserted to each of instructions by using the resource calculated result or to be packaged by using an overload tag function.例文帳に追加
本発明は、メモリアクセス検査行う前にリソースコスト算出(501)を行い、リソース算出結果を用いてメモリアクセス監視タグを個々の命令に対してタグを挿入するのか、オーバーロードタグ関数を用いて実装するのか実装方法を判断(502)する。 - 特許庁
When an access password set in a memory card 14 matches a first input password input by an operation part 12, a first security means installed in a portable recoding/reproduction device 10 starts an access means to the memory card, and executes a control means 20.例文帳に追加
ポータブル録画再生装置10が有する第1セキュリティ手段は、メモリーカード14に設定されたアクセスパスワードと、操作部12から入力した第1入力パスワードとが一致したときに、メモリーカードに対するアクセス手段を起動して制御手段20を実行する。 - 特許庁
A memory management program operating inside an information processor 200 decides whether or not an access restriction request is valid when the access restriction request to a shared memory by one program (e.g. a program A) is received from the other program (e.g. a program B).例文帳に追加
情報処理装置200内で動作するメモリ管理プログラムは、一方のプログラム(例えば、プログラムA)による共有メモリへのアクセス制限依頼を他方のプログラム(例えば、プログラムB)から受け付けた場合に、アクセス制限依頼が正当なものであるか否かを判定する。 - 特許庁
When an access to the memory address monitoring object occurs, an illicit access detection part 29 determines whether external interruption to the memory address of the monitoring object is in a permitted state or in a prohibited state on the basis of a value showing in a specified area of an interruption control register.例文帳に追加
そして、その監視対象メモリアドレスへのアクセスが発生した場合、不正アクセス検出部29が割り込み制御レジスタの特定の領域に示される値に基づいて、監視対象のメモリアドレスへの外部割り込みが許可状態か禁止状態かを判別する。 - 特許庁
With this resource request arbitration apparatus, the arbitrating unit do not have to concern anything other than the predetermined priority order among the memory access requesting units, and an easy and plain arbitration system based on the static priority order ensures the minimum frequency for acknowledging the resource requests that each memory access requesting unit needs.例文帳に追加
これにより、当該優先順位の他には各メモリアクセス要求部間の関係を関知することなく、しかも、固定優先順位のごく簡便な調停によって、各メモリアクセス要求部が必要とする資源要求の承認頻度が保証される。 - 特許庁
To facilitate a DMA transfer operation at the time that the DMA transfer operation of a DMA transfer channel frequently arises by arbitrating the DMA and a CPU memory access via a DMA transfer system and compensating a memory access of the DMA without causing a failure of a system.例文帳に追加
DMA転送チャンネルのDMA転送動作が頻繁に発生する際の、DMAとDMA転送装置経由CPUメモリアクセスとの調停をはかり、DMAのメモリアクセスを補償し、システムの破綻を生じることなくDMA転送動作を円滑に行う。 - 特許庁
A DMA control part 33 of an initiator 3 makes lead access request via a PCI (Peripheral Component Interconnect) bus 1, a control part 23 of a memory target device 2 which has determined that the lead access requests are made to the control part 23 itself stores lead data from a memory 4 into an inner buffer and executes burst transmission from the inner buffer.例文帳に追加
イニシエータ3のDMA制御部33からリードアクセス要求がPCIバス1を通して出され、それが自分への要求であると判断したメモリターゲットデバイス2の制御部23は内部のバッファにメモリ4からのリードデータを格納し、そこからバースト転送する。 - 特許庁
The voltage control circuit sets word control signal high level voltage supplied to the word decoder, to a first high voltage during an access period of corresponding memory blocks and to a second high voltage lower than the first one during a non-access period of the corresponding memory blocks.例文帳に追加
電圧制御回路は、ワードデコーダに供給するワード制御信号用の高レベル電圧を、対応するメモリブロックのアクセス期間に第1高電圧に設定し、対応するメモリブロックの非アクセス期間に第1高電圧より低い第2高電圧に設定する。 - 特許庁
The data processing apparatus has a secure domain and a non-secure domain and comprises at least one device which is operable when seeking to access content stored in memory to issue a memory access request pertaining to either the secure domain or the non-secure domain.例文帳に追加
安全確保領域と非安全確保領域とを有し、メモリ内に格納されているコンテンツへのアクセスを求められた際に、安全確保領域または非安全確保領域のいずれかに属するメモリアクセス要求を発する少なくとも1つの装置を具備する。 - 特許庁
The moving image processing method processes a syntax element with high appearance frequency by using a probability state variable held in a second memory 13 with small access latency and processes other syntax elements by using a probability state variable held in a first memory 12 with large access latency.例文帳に追加
本発明は、アクセスレイテンシの小さな第2のメモリ13に保持した確率状態変数を用いて出現頻度の高いシンタックスエレメントを処理し、アクセスレイテンシの大きな第1のメモリ12に保持した確率状態変数を用いて他のシンタックスエレメントを処理する。 - 特許庁
To provide a multi-purpose memory device suitable for an application example of a wider range independently of whether reading of data is required or not in the asynchronous mode (as in standard memory) in random access or in a synchronous progressive mode in burst type access.例文帳に追加
ランダムアクセスで非同期モード(スタンダードメモリにおけるように)において又は順次的即ちバーストタイプアクセスで同期順次モードにおいてデータの読取を必要とするか否かに拘わらずに、より広い範囲の適用例に対して適した多目的メモリ装置を提供する。 - 特許庁
This semiconductor circuit is provided with a program memory 11 having a plurality of areas, a data memory 12 having a plurality of areas and means 14 and 15 for permitting access to one or more areas among the plurality of areas of the data memory 12, and for inhibiting access to any other area when a program is read from one or more areas among the plurality of areas of the program memory 11.例文帳に追加
本発明の例に関わる半導体回路は、複数のエリアを有するプログラムメモリ11と、複数のエリアを有するデータメモリ12と、プログラムメモリ11の複数のエリアのうち1つ又はそれ以上のエリアからプログラムが読み出される場合、データメモリ12の複数のエリアのうちの1つ又はそれ以上のエリアのアクセスを許可し、それ以外のエリアのアクセスを禁止する手段14,15とを備える。 - 特許庁
In the cluster system, access to a file is processed as access to a main memory by mapping the file in which a process generated by executing an application program is recorded in a shared disk device on a cluster shared memory (distributed shared memory) area virtually provided in an address space the process of which is arranged on the main memory by using the cluster shared file system.例文帳に追加
クラスタシステムにおいて、アプリケーションプログラムを実行することで生成されるプロセスが共有ディスク装置に記録されたファイルをクラスタ共有ファイルシステムを用いてプロセスが主メモリ上に配置されているアドレス空間内に仮想的に設けたクラスタ共有メモリ(分散共有メモリ)領域上にマッピングすることで、ファイルへのアクセスを主メモリへのアクセスとして処理する。 - 特許庁
If, however, an uncorrectable fault occurs when the memory access request generated in its node is sent to the common communication area of a memory mounted on another node or the memory of its node, a notice of a common communication area fault is given to the memory access source (S10, S18) to prevent the node from being down.例文帳に追加
しかし、他ノードに実装されたメモリの共有通信エリアに対して自ノード内で発生したメモリアクセス要求を出した時および自ノードのメモリの共有通信エリアに対して自ノード内で発生したメモリアクセス要求を出した時に訂正不可能な障害が発生したときは、共有通信エリア障害通知をメモリアクセス元に通知することで(S10,S18) 、ノードダウンを防止する。 - 特許庁
To provide a DRAM refreshing system with which reduction of opera tion efficiency of a central processing unit can be prevented by preventing access for write-in or read-out during refreshing of a dynamic random access memory(DRAM).例文帳に追加
ダイナミック・ランダム・アクセス・メモリ(DRAM)のリフレッシュ中に書き込み又は読み出しのためのアクセスを避け、中央処理ユニットの動作効率の低下を避けることが可能なDRAMリフレッシュ方式を提供する。 - 特許庁
An address computing part 240b permits an adjusting part 250a to select an m-th address request if determining that the m-th access request is for requesting access to an image memory 3a.例文帳に追加
アドレス演算部240bは、m番目のアクセス要求が画像メモリ3aにアクセスを要求していることを判定すると、調停部250aに対してm番目のアクセス要求を選択することを許可する。 - 特許庁
To provide a storage device, a storage method, and an accessing method for a storage device in which simultaneous access for a region of a plane type can be realized without requiring access of a plurality of times and a temporary memory.例文帳に追加
複数回のアクセスや一時的なメモリを必要とすることなく、面状の領域への同時アクセスを実現することが可能な記憶装置、記憶方法、および記憶装置のアクセス方法を提供する。 - 特許庁
When it is determined that the frame data to be processed is still image frame data, on the other hand, the access control unit 51 inhibits the access control over the memory 33 for the frame data to be processed.例文帳に追加
これに対して、処理対象フレームデータが静止画像フレームデータであるという静止判定結果である場合、アクセス制御部51は、処理対象フレームデータのメモリ33に対するアクセス制御を禁止する。 - 特許庁
This memory device has a random access port for graphic data, a 1st serial access port for image output to a display, and an auxiliary, i.e. 2nd serial port for inputting and outputting video signal data.例文帳に追加
このメモリ装置は、グラフィックデータのためのランダムアクセスポートと、ディスプレイへの像出力のための第1シリアルアクセスポートと、ビデオ信号データの入力及び出力のための補助即ち第2シリアルポートとを有する。 - 特許庁
To accurately grasp an access time for a large number of memory cell arrays in a test for a short time and to prevent occurrence of delay of access in a representative pin at the normal time, concerning a semiconductor integrated circuit.例文帳に追加
半導体集積回路に関し、短時間のテストで多数のメモリセルアレイに対するアクセスタイムを正確に把握し、かつ、通常時に、代表ピンにおけるアクセスの遅延を生じさせないことを目的とする。 - 特許庁
When an access request to the card 7 comes when access to the card 7 is made impossible, a RAM 2 which partially stores the memory contents of the card 7 is made to be accessed.例文帳に追加
PCMCIAカード7へのアクセスが不可能にされている場合に、PCMCIAカード7へのアクセス要求があると、PCMCIAカード7のメモリ内容を一部記憶しているRAM2にアクセスさせる。 - 特許庁
When a code matching the access code is written to a write register 25 from outside, the gate G1 is turned on with the coincidence detection output of a comparing circuit 24 to allow access to the memory area 15.例文帳に追加
外部から書き込みレジスタ25にアクセスコードと一致するコードを書き込むと、比較回路24の一致検出出力によってゲートG1がオンとなり、メモリエリア15に対するアクセスが可能となる。 - 特許庁
A Bs value setting section 50 is provided with an access determination section 57 for allowing a memory access enable signal and a copy enable signal to become inactive when a target edge of a current block does not belong to a variable block boundary.例文帳に追加
Bs値設定部50は、カレントブロックの対象エッジが可変ブロック境界に属していない場合に、メモリアクセスイネーブル信号及びコピーイネーブル信号を非アクティブにするアクセス判定部57を備える。 - 特許庁
To realize a memory controller capable of reducing the package size by reducing the number of pins of an ASIC while minimizing the deterioration of performance, and making performable high speed access by sequential (continuous) access.例文帳に追加
パフォーマンス低下を最小限にしながらASICのピン数の削減によるパッケージサイズ縮小を図ると共に、シーケンシャル(連続)アクセスによる高速アクセスを可能とするメモリコントローラを実現する。 - 特許庁
When transition is made from a two-sheet taking operation in a color image forming operation mode to a one-sheet taking operation in the same mode, the time Tstop, when the yellow (Y) developing device stops at an access position where it can access a memory, is short.例文帳に追加
カラー画像形成動作モード2枚取り動作から同モード1枚取り動作に遷移する場合、イエロー(Y)現像器がメモリアクセス可能なアクセス位置に停止している時間Tstopが短い。 - 特許庁
The memory unit 24 includes a first region PT1 used for first access from the first interface 35 and a second region PT2 used for second access from the wireless communication unit 21.例文帳に追加
メモリ部24は、第1インターフェース35からの第1アクセスのために用いられる第1領域PT1と、無線通信部21からの第2アクセスのために用いられる第2領域PT2とを備える。 - 特許庁
A protocol interface part determines the disposal flag on the memory area prior to access from external equipment or a program, and accepts access to an operating system when the disposal flag is false.例文帳に追加
プロトコル・インターフェース部は、外部機器又はプログラムからのアクセスを受け付ける前に、メモリ領域上の廃棄フラグを判定し、廃棄フラグが偽の場合は当該オペレーティング・システムへのアクセスを受け付ける。 - 特許庁
When the debug enable signal is inactive, an access signal from the debugger 100 to the semiconductor device 10 is invalid, and the security circuit 30 permits the access of the central processing unit to the memory 20.例文帳に追加
デバッグイネーブル信号がインアクティブのとき、デバッガ100から半導体装置10へのアクセス信号を無効にし、セキュリティ回路30が中央演算処理装置のメモリ20へのアクセスを許可する。 - 特許庁
To provide a method and a device for accessing DVD data, which can improve access efficiency by reducing memory quantity needed to access the DVD data and selectively performing re-decoding.例文帳に追加
DVDデータへのアクセスに必要なメモリの量を削減し、再復号を選択的に行うことによりアクセス効率を高めることができる、DVDデータへのアクセス方法および装置を提供する。 - 特許庁
This automatic transaction device includes a sensor for detecting a customer and an access control part for performing access to a memory in a contactless IC chip in a contactless IC chip incorporated in the portable communication equipment by radio.例文帳に追加
本発明の自動取引装置は、顧客を検知するセンサと、携帯型通信機器に内蔵された非接触型ICチップ内のメモリに無線でアクセス可能なアクセス制御部とを有する。 - 特許庁
To provide an exclusive access control circuit in a simple and compact configuration by enabling exclusive access between two kinds of hardware or firmware to be independently operated by the clocks of different frequencies and a memory.例文帳に追加
異なる周波数のクロックで独立して動作する2種類のハードウェアまたはファームウェアとメモリとの排他的なアクセスを可能とすることで、簡易でコンパクトな構成の排他アクセス制御回路を提供する。 - 特許庁
Meanwhile, when the access is not completed even when image forming is finished since it takes much time to access the memory by performing retrial, the rotation of the rotary developing unit is started in such a state that the flag is still set (b).例文帳に追加
一方、リトライを行うことによってアクセスに時間がかかり、画像形成を終了してもアクセスが完了していなければ、フラグをセットしたままロータリ現像ユニットの回転を開始する(b)。 - 特許庁
To provide an image processor capable of executing processing using user information even when a large-capacity memory fails, an access control method by the image processor, and an access control program.例文帳に追加
大容量メモリが故障した場合でも、ユーザ情報を用いた処理の実行が可能な画像処理装置、画像処理装置によるアクセス制御方法、アクセス制御プログラムを提供することを目的としている。 - 特許庁
At least a part of the character code is converted to a memory code for memory access, a CGRAM 16 storing and retaining character image data in a memory space associated with the memory code is accessed to read image data corresponding to the character code from the memory space associated with the memory code, and the read image data is displayed while being superimposed on an image of video signal.例文帳に追加
キャラクタコードの少なくとも一部をメモリアクセス用のメモリコードに変換し、メモリコードに対応付けられたメモリ空間にキャラクタの画像データを格納及び保持したCGRAM16にアクセスし、メモリコードに対応付けられたメモリ空間からキャラクタコードに対応する画像データを読み出し、映像信号の映像に読み出された画像データを重ね合わせて表示させる。 - 特許庁
The semiconductor memory unit configured to access the semiconductor memory through a memory control circuit includes a section for detecting the defective cell of the semiconductor memory and a defective cell rescue section arranged in the memory control circuit to assign a relief cell to rescue the defective cell of the semiconductor memory based on the result of detection by the defect detecting section.例文帳に追加
メモリ制御回路を介して半導体メモリにアクセスするように構成された半導体メモリ装置において、半導体メモリの不良セルを検出する不良セル検出部と、メモリ制御回路に設けられ、不良セル検出部の検出結果に基づき半導体メモリの不良セルを救済するための救済セルを割り当てる不良セル救済処理部、を備えたもの。 - 特許庁
| Copyright © Japan Patent office. All Rights Reserved. |
|
ログイン |
Weblio会員(無料)になると
|
|
ログイン |
Weblio会員(無料)になると
|