「phase-lock」に関連した英語例文の一覧と使い方(7ページ目) - Weblio英語例文検索

A high frequency clock VCLK is generated from a reference clock by a phase lock loop constituted of a phase comparator circuit 201, a low-pass filter 202, a voltage control oscillation circuit 203 and a programmable counter 204, and is frequency-divided by a 1/8 frequency divider circuit 206 so as to generate a pixel clock.例文帳に追加

位相比較回路２０１，ローパスフィルタ２０２，電圧制御発振回路２０３，プログラマブルカウンタ２０４によって構成する位相ロックループによって基準クロックから高周波クロックＶＣＬＫを生成し、これを１／８分周回路２０６によって分周して画素クロックを生成する。 - 特許庁

A controller 114 of the magneto-optical disk device 200 controls a delay circuit 127, so as to generate a regenerative clock, in which the delay quantity to a phase of a reference lock is changed when recording operation is generated.例文帳に追加

光磁気ディスク装置２００のコントローラ１１４は、記録動作が発生すると、基準クロックの位相に対する遅延量を変化させた再生クロックを生成するように遅延回路１２７を制御する。 - 特許庁

To provide a control device for an internal combustion engine, which allows a second rotator drivingly connected to a camshaft to promptly, self-reliantly and relatively rotate up to an intermediate lock phase for starting the engine.例文帳に追加

機関始動時において、カムシャフトに駆動連結された第２回転体を速やかに中間ロック位相にまで自立的に相対回転させることのできる内燃機関の制御装置を提供する。 - 特許庁

Also a reference voltage of the DC amplifier circuit 9-4 is changed in response to a characteristic change in the voltage controlled oscillator(VCO) so as to compensate an upper limit or a lower limit of a phase lock range.例文帳に追加

また、電圧制御発振器ＶＣＯの特性変化に応じて直流増幅回路９−４の基準電圧を変化させ、位相ロックレンジの上限又は下限を補償する回路を備える。 - 特許庁

To stably operate a PLL in a non signal mode, also to fast perform lock-in and to prevent the influence of capacitive discharge in a phase synchronous circuit responding to a regenerative digital signal of an optical disk.例文帳に追加

光ディスクの再生デジタル信号に応答する位相同期回路において、無信号時に安定してＰＬＬが動作し、かつロックインが高速で行え、容量の放電の影響を受けないようにする。 - 特許庁

To realize a phase lock of ±24 double speed highly accurately without using sub-code data in a recording and reproducing apparatus performing recording and reproducing of digital data through a tilt track of a magnetic tape by a rotary head.例文帳に追加

回転ヘッドにより磁気テープの傾斜トラックを介してデジタルデータの記録再生を行う記録再生装置において、サブコードデータを使わずに、±２４倍速の位相ロックを高精度で実現する。 - 特許庁

To start an engine even when a crank angle sensor fails, in the engine having a variable valve timing mechanism varying the valve timing and a lock mechanism for locking on a rotational phase for start-up.例文帳に追加

バルブタイミングを可変とする可変バルブタイミング機構と、始動時用回転位相にロックするロック機構とを備えたエンジンにおいて、クランク角センサの異常時であっても、エンジンを始動できるようにする。 - 特許庁

To provide a phase lock loop capable of widely dealing with dispersion in frequency characteristics of external clock signals and improving the stability of frequency characteristics without changing the central frequency.例文帳に追加

中心周波数を変更することなく、外部クロック信号の周波数特性のバラツキにより広く対応でき、周波数特性の安定性向上を図ることができる位相同期回路を提供する。 - 特許庁

The frequency synthesizer 1 includes a first phase lock loop and a high-frequency access part, which includes a digital-analogue converter 20 that is connected to a second input of a voltage-controlled oscillator.例文帳に追加

周波数シンセサイザ１が、第１の位相ロック・ループおよび高周波アクセス部を備え、高周波アクセス部は、電圧制御発振器の第２の入力に接続されたデジタル／アナログ変換器２０を備える。 - 特許庁

A variable valve timing device is installed on an intake valve and an exhaust valve, and the variable valve timing device on the intake side is furnished with a locking mechanism to lock the intake valve timing to the intermediate locking phase at starting, etc.例文帳に追加

吸気バルブと排気バルブにそれぞれ可変バルブタイミング装置を設け、吸気側の可変バルブタイミング装置には、始動時等に吸気バルブタイミングを中間ロック位相でロックするロック機構を設ける。 - 特許庁

When detecting the 2T pattern, the 2T detection section 92 recognized that a phase lock time comes and closes a switch 93 to supply a shift output from a shift register 91 to a sign discrimination section 94 and a delay section 95.例文帳に追加

２Ｔパターンを検出すると位相引き込み時であるとして、スイッチ９３をオンにし、シフトレジスタ９１からのシフト出力を符号判定部９４および遅延部９５に供給する。 - 特許庁

To provide a demodulator that reduces a frequency lock time, so as to switch channel switching at high speed in the case of receiving a phase modulation signal subjected to time division multiplex including a carrier synchronization auxiliary signal in a packet.例文帳に追加

パケット内にキャリヤ同期補助信号を含む、時分割多重された位相変調信号の受信の際の、周波数引き込み時間を短縮して、チャンネル切り替え動作を高速にする。 - 特許庁

The value of the counted value signal S15 is compared with the set value of a detecting sensitivity set signal S21 so that a phase lock detection signal S20 for judging whether or not the PLL circuit 1 is in a locked state can be outputted.例文帳に追加

この計数値信号Ｓ１５の値と検出感度設定信号Ｓ２１の設定値とを比較してＰＬＬ回路１がロック状態かを判定した位相ロック検出信号Ｓ２０を出力する。 - 特許庁

When the Lock decision signal 12a is input, the clock control circuit 13 controls the multiplexer 14 to switch the output synchronously with an offset clock PLQB acquired by offsetting the phase of the PLB by a predetermined value.例文帳に追加

クロック制御回路１３は、Ｌｏｃｋ判定信号１２ａが入力されるとＰＬＢの位相を所定値オフセットさせたオフセットクロックＰＬＱＢに同期してマルチプレクサ１４の出力を切り替えさせる。 - 特許庁

The lower part 23a of the shoulder 23 is set so as to be inserted into a hole 18 when the lock pin 17 is at the appropriate position and the relative rotation phase of an exhaust camshaft is in the most advanced angle state.例文帳に追加

段部２３の低い部分２３ａは、ロックピン１７が適正位置にあって、排気カムシャフトの相対回転位相が最進角状態にあるとき、穴１８に挿入されるよう設定されている。 - 特許庁

A PLL circuit has a lock detector circuit 20 comprising reset signal output units 6, 7, 22-24 for outputting a reset signal Pe when there is a phase difference between an input signal f1 and a feedback signal f2 and a D-FF circuit 8 which does not output a lock detection signal SL when the reset signal is inputted.例文帳に追加

入力信号ｆ１および帰還信号ｆ２に位相差があるときにリセット信号Ｐｅを出力するリセット信号出力部（６，７，２２〜２４）と、リセット信号が入力されるとロック検出信号ＳＬを出力しないＤ−ＦＦ回路８とを備えるロック検出回路２０をＰＬＬ回路に設ける。 - 特許庁

To provide an optical disk device in which there is no risk that lock of an optical pickup is released and phase deviation of a gear is caused, even if external force such as vibration or impact is applied while chucking of the optical disk is released.例文帳に追加

光ディスクのチャッキングが解除された状態で振動や衝撃その他の異常な外力が作用しても、光ピックアップのロックが外れてギアの位相ズレを生じる心配がない光ディスク装置を提供する。 - 特許庁

To realize stability in an oscillation frequency and to shorten a lock-up time by changing a supply current in accordance with a phase deviation while using a simple loop filter as a conventional one in a PLL circuit.例文帳に追加

ＰＬＬ回路において、従来と同様の簡易なループフィルタを使用しながら、位相のずれに応じて供給電流を変化させることで、発振周波数の安定性とロックアップタイムの短縮を実現すること。 - 特許庁

In a PLL circuit having an ultra-low cutoff frequency not larger than 0.1 Hz, a gain in a primary loop gain portion 4 is forcedly increased in a phase lock mode so as to increase the step fluctuation tolerance.例文帳に追加

０．１Ｈｚ以下の超低周波のカットオフ周波数を有するＰＬＬ回路において、ステップ変動耐力を増加させるために、位相ロック状態において、一次ループゲイン部４のゲインを強制的に増加させる。 - 特許庁

Moreover, the mechanical structure of the lock mechanism 28 establishes the reversal (inversion) of the phase of the vibration, therefore, the variation in a vibration mode caused by deterioration with age or a temperature change can be reduced (or brought to zero).例文帳に追加

しかも、一対のロック機構２８などの機械的な構造によって、上記振動位相の逆転（反転）を成立させるため、経時劣化や温度変化による振動モードの変化を小さく（又はゼロに）することができる。 - 特許庁

To obtain a clock signal generation circuit for recording data which can quickly perform pull-in to a wobble signal into a PLL by widening a lock range of the PLL of a phase comparator without use of a highly precise frequency comparator.例文帳に追加

高精度の周波数比較器を使用せずに、位相比較器のＰＬＬロックレンジを広げて、迅速にウォブル信号へのＰＬＬ引き込みを行うことができるデータ記録用クロック信号発生回路を得る。 - 特許庁

To provide a wide tracking-range phase-lock loop(PLL) circuit that achieves minimal jitter in a recovered clock signal, regardless of the source of the jitter (i.e., whether it is in the source or the transmission media).例文帳に追加

ジッタの源に関係なく（すなわちそれがソースにあるか伝送媒体にあるかに関係なく）、復元されたクロック信号におけるジッタを最小とする、トラッキングレンジの広い位相ロックループ（ＰＬＬ）回路を提供する。 - 特許庁

A selector 35 selects the data for integer frequency division operated by the computing element 34 or the data for fraction frequency division held by the shift register 33 in accordance with a lock detection signal from a phase comparator 24.例文帳に追加

セレクタ３５は、位相比較器２４からのロック検出信号に応じて演算器３４により演算された整数分周用のデータ、又はシフトレジスタ３３に保持された分数分周用のデータを選択する。 - 特許庁

To perform appropriate start control even when lock up is not done by a locking mechanism at start of an engine in a valve timing control device having a function of locking relative rotational phase of a cam shaft by the locking mechanism.例文帳に追加

ロック機構によりカムシャフトの相対回転位相をロックする機能を有するバルブタイミング制御装置において、機関始動時にロック機構によるロックがなされていない場合でも、適切な始動制御を行う。 - 特許庁

An IC chip 20 is made up of a PLL(phase-lock loop) circuit 3 for supplying a system clock, a logic circuit 4 to be tested at an actual operation speed, and a BIST circuit 5 for compression-storing a test result as test result data 17.例文帳に追加

ＩＣチップ２０は、システムクロックを供給するＰＬＬ回路３、実動作速度によるテストされる論理回路４、及び、テスト結果をテスト結果データ１７として圧縮格納するＢＩＳＴ回路５で構成される。 - 特許庁

To lock the phase of a 30 Hz time code signal with that of a progressive scanning TV system video signal in the progressive video edit system, that handles the progress scanning TV signal and has no 30 Hz information.例文帳に追加

３０Ｈｚの情報が存在しない、プログレス走査ＴＶ信号を扱うプログレスビデオ編集システムにおいて、３０Ｈｚのタイムコード信号とプログレシブ走査ＴＶ方式のビデオ信号の位相をロックさせることを目的とする。 - 特許庁

A clock selection part 310 inputs a clock signal from the selected phase synchronizing loop circuit, and when the locking signal LOCK is inputted, outputs the input clock signal as an internal clock signal CLK-INT.例文帳に追加

クロック選択部３１０は、選択された位相同期ループ回路のクロック信号を入力し、ロッキング信号ＬＯＣＫが入力されると入力クロック信号を内部クロック信号ＣＬＫ＿ＩＮＴとして出力する。 - 特許庁

The electronic control device 50 stops the internal combustion engine 10 under a condition where it is continuously determined that the valve timing is set to intermediate phase in a prescribed period after start of control of the lock mechanism 30.例文帳に追加

電子制御装置５０は、ロック機構３０の制御の開始以降の所定期間において、バルブタイミングが中間位相にある旨が継続して判定されたことを条件に、内燃機関１０を停止する。 - 特許庁

When the environment is fine, the combustion of the engine is performed under combustion conditions for an intermediate phase state, and when bad, it is performed under conditions for a most delayed angle state, thereby performing appropriate start control, ensuring the startability of the engine, and improving emission corresponding to circumstances even in a stage before the completion of the lock determination.例文帳に追加

これにより、ロック状態の判定が完了するまでの段階でも、適切な始動制御を実行でき、機関の始動性を確保し、状況に応じてエミッションの向上も図れる。 - 特許庁

To provide a phase-locked state detector that accurately detects, whether a phase lock state is eliminated in each information processing unit and minimizes interruption of information processing, even if initializing processing of a path is started during execution of the information processing, such as reproduction processing.例文帳に追加

再生処理等の情報処理を実行中にバスの初期化処理が開始されても、各情報処理装置において位相ロック状態が解消されたか否かを正確に検出すると共に当該情報処理の中断を最小限に留めることが可能な位相ロック状態検出装置を提供する。 - 特許庁

The zero-phase voltage signal is inputted into a phase comparative circuit 35 and the coordination signal is inputted into a lock coordination control means 50, thereby coordinating operating time.例文帳に追加

零相電圧信号を受信する共通の信号線ｍ，ｎから、零相電圧信号と協調信号の混成信号ｇを受け、入出力信号分離手段４０で両信号を分離し、零相電圧信号は、位相比較回路３５に入力し、協調信号は、ロック協調制御手段５０に入力して動作時間の協調を図る。 - 特許庁

In the steady lock operation, setting is made so that the second charge pump 3 is smaller in charge/discharge current than the first charge pump 2, and the first and the second charge pumps 2 and 3 charge and discharge the loop filter 4 in response to outputs of the phase-frequency comparator 1 in reverse to each other in phase.例文帳に追加

定常ロック動作では、第１のチャージポンプ２の充放電電流よりも、第２のチャージポンプ３の充放電電流が小さく設定され、第１と第２のチャージポンプ２、３は、位相周波数比較器１の出力に応答してループフィルタ４の互いに逆相の充放電動作を実行する。 - 特許庁

For the detection of the PLL lock state, either a frame sync detection result or an integration amount of an absolute value of a phase error is measured as an evaluation index, and a magnitude of the evaluation index in a fixed interval is determined, thereby generating an RF quality signal RQ indicating whether or not a phase-locked loop is locked on the basis of a result of the determination.例文帳に追加

ＰＬＬロック状態の検出は、フレームシンクの検出結果、位相誤差の絶対値の積算量、の何れかを評価指標として測定し、一定区間での当該評価指標の大小を判定し、判定結果に基づき位相同期ループがロックしているか否かを示すＲＦ品質信号RQを生成する。 - 特許庁

To provide a DPPLL(digital processing phase lock loop) capable of restarting clock oscillation in a remarkably short time after restoring a power source at hitting of a power source by reducing time from the supply of power to the start of the clock oscillation.例文帳に追加

電源が投入されてからクロック発振を開始するまでの時間を短縮できるＤＰＰＬＬ回路、電源瞬断時における電源復旧後、ごく短時間でクロック発振を再開できるＤＰＰＬＬ回路を提供する。 - 特許庁

To provide a clock signal generator capable of always maintaining an excellent performance by eliminating the need for adjusting a reference voltage to be supplied to a phase lock loop circuit, and also eliminating deterioration in the performance caused by secular changes or the like.例文帳に追加

位相ロックループ回路に供給する基準電圧の調整を不要とするとともに、経年変化等に起因する性能劣化をなくし、常に良好な性能を維持することができるクロック信号発生装置を提供する。 - 特許庁

To shorten a DLL clock cycle in lock control and to improve operational stability of a DLL circuit by preventing a delay amount from being updated, on the basis of a result of erroneous determination in phase detection, when a DLL clock disappears.例文帳に追加

ＤＬＬクロックが消失した場合に、位相検知における誤判定の結果を基に、遅延量が更新されることを回避し、ロック制御におけるＤＬＬクロックサイクルの短縮化と、ＤＬＬ回路の動作安定性の向上を図る。 - 特許庁

To provide a voltage controlled oscillator in a microwave band IC (MIC) which suppresses frequency change that is brought about, especially by external impact in a voltage controlled oscillator that constitutes a phase lock loop of high frequency radio communication.例文帳に追加

高周波無線通信の位相同期回路を構成する電圧制御発振器に関し、特に外部からの衝撃により起こす周波数変化を抑制する構成のマイクロ波帯ＩＣ（ＭＩＣ）の電圧制御発振器を提供する。 - 特許庁

In a monitor control signal processing part 36 at the reception side, the response data transmitted from the output controlling part of each control lock to be monitored and the reception clock are transmission-delayed in the same level so that the relative phase difference of them can not be changed.例文帳に追加

受信側の監視制御信号処理部３６では、各被監視制御ブロックの出力制御部から送出されたレスポンスデータと受信クロックとは、同じだけ伝送遅延するため、両者の相対的な位相差は変化しない。 - 特許庁

As a result, a pseudo-lock is prevented in a timing recovery PLL 54 drawing the phase of a clock signal CLK into a judgment signal S13 outputted from an adder 62 based on the output signal S11 and the feedback signal S12.例文帳に追加

この結果、出力信号Ｓ１１と帰還信号Ｓ１２に基づいて加算器６２から出力される判定信号Ｓ１３にクロック信号ＣＬＫの位相引き込みを行うタイミングリカバリＰＬＬ５４における疑似ロックを防ぐ。 - 特許庁

During assembly, relative displacement between a plate 29 on the fixed side and a plate 32 on the oscillation side is prevented from by a lock pin 44 and displacement in a phase between the arm piece 39 on the fixed side and the engaging part 35 on the oscillation side is prevented from occurring.例文帳に追加

組み付け作業時には、係止ピン４４により、固定側プレート２９と揺動側プレート３２との相対変位を防止し、上記固定側腕片３９と揺動側係合部３５ａとの位相がずれる事を防止する。 - 特許庁

The module has an oscillation circuit in the module or the control circuit applying IO (Input/Output) control to the module by means of the lock signal of a PLL (Phase-Locked Loop) operating the clock supplied from the exterior of the module as a reference signal.例文帳に追加

モジュール内部の発振回路または、モジュール外より供給されるクロックをレファレンス信号として動作するＰＬＬのロック信号で、当該モジュールのＩＯ制御を行う事を特徴とした制御回路を有するモジュール。 - 特許庁

The direct reflected signal from the target and the clutter reflected wave (the multipass) are separated by processing a signal by using this phase difference, and lock-on can be held by tracking the target without being influenced by the clutter reflected wave (the multipass).例文帳に追加

この位相差を用いて信号処理することにより、目標からの直接反射信号とクラッタ反射波（マルチパス）を分離し、クラッタ反射波（マルチパス）の影響を受けずに目標に追尾し、ロックオンを保持することが可能になる。 - 特許庁

To provide a reproducing device capable of quickly performing a PLL operation (frequency and phase pull in and lock) in reproducing a continuous wave such as a VFO (variable frequency oscillator) recorded on a recording medium, and to provide a program .例文帳に追加

再生装置内のＰＬＬ回路は、１Ｔ以上離れると正しい位相エラーを出力しなくなり、誤った位相エラーに基づく周波数から脱出する事ができず、擬似ロックに陥ったり、周波数引き込みが困難になる。 - 特許庁

An echo sending oscillator 28a is driven with an internal reference signal of a first lock-in amplifier 30, and a reception signal obtained by an echo sound receiving oscillator 28b on an opposed side is synchronously detected by the internal reference signal to obtain a phase difference between both of them.例文帳に追加

第１ロックインアンプ３０の内部参照信号で送波振動子２８ａを駆動し、向かい側の受波振動子２８ｂで得られる受信信号をその内部参照信号で同期検波して両者の位相差を求める。 - 特許庁

In this way, even if a plurality of signal measuring devices are stacked on a position higher than the height of eyes, the user can easily recognize the situation wherein phase lock is released or abnormality of rotation of the cooling fan occurs.例文帳に追加

これによって、複数の信号測定装置が目線よりも高い位置に段積みにされたような状態にある場合でも、ユーザは位相ロックが外れたり、冷風ファンが回転異常を起こした場合には容易に認識することができる。 - 特許庁