「phase-lock」に関連した英語例文の一覧と使い方(8ページ目) - Weblio英語例文検索

To provide a medical connector reducing a burden imposed on a user in a cost phase and capable of connecting a syringe to an appliance with both types of a lure slip type and a lure lock type without lowering the working efficiency in using the syringe and to provide the syringe.例文帳に追加

コスト面におけるユーザの負担を軽減し、シリンジ使用時における作業性の低下を招くことなく、ルアースリップタイプおよびルアーロックタイプの両タイプでシリンジと器具とを接続可能とする医療用コネクタおよびシリンジを提供する。 - 特許庁

The mechanism is provided with a first system oil path OL1 which supplies hydraulic fluid to hydraulic chambers 25, 26 for phase control, and a second system oil path OL2 which supplies hydraulic fluid to a lock mechanism 20 and which is provided to a system different from the first system oil path OL1.例文帳に追加

位相制御用油圧室２５，２６に作動油を供給する第１系統油路ＯＬ１と、ロック機構２０に作動油を供給し且つ第１系統油路ＯＬ１とは別系統に設けられた第２系統油路ＯＬ２とを備える。 - 特許庁

To provide a medical connector reducing a burden imposed on a user in a cost phase and capable of connecting a syringe to an appliance by both types of a lure slip type and a lure lock type without lowering the workability in using the syringe and to provide the syringe.例文帳に追加

ユーザのコスト面における負担を軽減し、シリンジ使用時における作業性の低下を招くことなく、ルアースリップタイプおよびルアーロックタイプの両接続タイプでポートに対して接続が可能な接続具付シリンジおよび接続具を提供する。 - 特許庁

In this valve timing control device provided with a lock mechanism which realizes intermediate locking in a locking phase, an abutting part between a locking body 60 and an external rotor 2 is provided with a hole, a groove or a projection for reducing contact area, or the surface is knurled.例文帳に追加

ロック位相において中間ロックを実現するロック機構を備えた弁開閉時期制御装置において、ロック体６０と外部ロータ２の当接部に、接触面積減少用の穴、溝あるいは突起等を設けたり、表面をローレット加工する。 - 特許庁

The phase control circuit 102 includes a lock-in detector 107, an output terminal 108, transmitters 109 and 110 for modulated signal, V/I converters 111 and 112, a switch 113, a hold circuit 114, a switch circuit 115, and a resistance 116.例文帳に追加

位相制御回路１０２は、ロックイン検出器１０７と、出力端子１０８と、変調信号用発信器１０９、１１０と、Ｖ／Ｉ変換器１１１、１１２と、スイッチ１１３と、ホールド回路１１４と、スイッチ回路１１５と、抵抗１１６とを備えている。 - 特許庁

The processing of a plurality of composite transactions is simultaneously executed in parallel, and multi-operation processing using a two-phase lock and a multi-operation processing using a time stamp are used for a multi-operation equipped with the simultaneous execution control of the transactions.例文帳に追加

複数の合成トランザクションの処理を同時に並行して実行するために、トランザクションの同時実行制御を備えたマルチオペレーションに、二相ロックを用いたマルチオペレーション・プロセッシングと、タイムスタンプを用いたマルチオペレーション・プロセッシングを用いている。 - 特許庁

A method to decrease the video clock frequency includes steps of: detecting momentum for lowering the video clock frequency; lowering the video clock frequency within a range in which a circuit using the video clock, such as a PLL (Phase-Locked Loop) circuit can track the frequency fluctuation; and repeating the step for lowering the video clock frequency, until the video clock frequency modified with the step reaches a predefined frequency.例文帳に追加

ビデオ・クロックの周波数を下げる契機を検出するステップと、ビデオ・クロックを使用する回路（例えばＰＬＬ（Phase Lock Loop）回路）が当該周波数変動に追従できる範囲においてビデオ・クロックの周波数を下げるステップと、ビデオ・クロックの周波数を下げるステップを、当該ステップにより変更されたビデオ・クロックの周波数が所定の周波数になるまで繰り返すステップとを含む。 - 特許庁

A clock generating circuit includes a skew control circuit 10 which receives a clock CK1 and outputs a clock CK2; a DLL circuit 40 which receives the clock CK2 and generates and output multi-phase clocks RCK1-RCKM that lock clock delay time; and a clock output circuit 70 which outputs a clock, corresponding to any one of the multi-phase clocks as an output clock CKQ.例文帳に追加

クロック生成回路は、クロックＣＫ１を受け、クロックＣＫ２を出力するスキュー調整回路１０と、クロックＣＫ２を受け、クロック遅延時間がロックされた多相クロックＲＣＫ１〜ＲＣＫＭを生成して出力するＤＬＬ回路４０と、多相クロックのいずれかに対応するクロックを、出力クロックＣＫＱとして出力するクロック出力回路７０を含む。 - 特許庁

To enable the PLL device, which has a current output type charge pump circuit connected on the output side of a phase comparator and a non-lag/ lead type loop filter on the output side of the charge pump circuit, to actualize fast lock-up operation with very simple constitution.例文帳に追加

位相比較器の出力側に電流出力型のチャージポンプ回路が接続され、チャージポンプ回路の出力側に非ラグリード型のループフィルタが接続されたＰＬＬ装置において、著しく簡単な構成によって高速のロックアップを実現できるようにする。 - 特許庁

A time interval when the phase lock loop circuit 52 stays in an oscillation frequency condition is compared with a time interval when the loop 52 in the absence of a delay trouble stays in an oscillation frequency condition to detect the delay trouble.例文帳に追加

そして、上記フェーズロックループ回路がある発振周波数状態に滞在している時間間隔と遅延故障が存在しないフェーズロックループ回路のある発振周波数状態に滞在している時間間隔とを比較することにより遅延故障を検出する。 - 特許庁

To provide a delay quantity adjustment system and a delay quantity adjusting method for sampling clock of a video signal, which can maintain the number of steps of the phase adjustment of the sampling lock at a fixed level whatever the frequency the sampling clock may be.例文帳に追加

本発明は、サンプリングクロックがどのような周波数でもサンプリングクロックの位相調整のステップ数を一定に保つことができる映像信号のサンプリングクロックのディレイ量調整システム、ディレイ量調整方法および記録媒体を提供することを課題とする。 - 特許庁

To provide a system clock interpolation circuit that can quickly and accurately re-lock a synchronizing signal in a short time even when a phase relation between a synchronizing signal of an input signal and a synchronization interpolation counter is largely deviated due to an external disturbance or the like.例文帳に追加

外乱等により入力信号の同期信号と同期内挿カウンタとの位相関係が大きくズレてしまった場合でも、内挿同期信号の再引き込みを、短時間で素早くかつ正確に行うことができる同期信号内挿回路を提供する。 - 特許庁

When the laminated body 3 is set in a holder 10, a phase matching unit 20 is lowered by a cylinder unit 30, a rotary shaft 22 is rotated by the drive of a motor part 21, and a jig 25 is rotated with a driven plate 1 prevented from rotating together by a lock mechanism 11.例文帳に追加

積層体３がホルダ１０内にセットされると、シリンダユニット３０によって位相合わせユニット２０が下降し、モータ部２１の駆動により回転軸２２が回転し、係止機構１１によってドリブンプレート１が連れ回りすることなく治具２５が回転する。 - 特許庁

This decimal frequency division type PLL frequency synthesizer comprises inside a phase comparator, a gate delay element which operates as a ring oscillator, when it attempts to lock to a predetermined frequency and operates as a dead zone preventing delay element, when decimal frequency division operation is carried out.例文帳に追加

位相比較器内に、所定の周波数にロックしょうとする時にはリングオシレータとして動作し、小数点分周動作のときは不感帯防止用遅延素子として動作するゲート遅延素子、を備えた小数点分周方式ＰＬＬ周波数シンセサイザ。 - 特許庁

This device comprises a digital means for generating a plurality of simulated surface acoustic waveforms, a phase lock means for supplying a timing signal to a receiver, and a first circuit means generating a plurality of modulation synthetic signals by corresponding to a timing means.例文帳に追加

複数のシミュレートされた表面音響波形を生成するためのデジタル手段と、該受信器にタイミング信号を供給するための位相ロック手段と、該タイミング手段に応答して複数の変調合成信号を生成する第１の回路手段とを含む。 - 特許庁

A lock position detecting circuit 30 counts the Low period (PDL) of a PD signal and the High period (PDH) of the PD signal generated at a phase comparing part 23 to generate an SRT shift signal having the pulse width of (PDL-PDH)/2.例文帳に追加

ロック位置検出回路３０は、位相比較部２３において生成されるＰＤ信号のＬｏｗ期間（ＰＤＬ）、およびＰＤ信号のＨｉｇｈ期間（ＰＤＨ）をカウントし、（ＰＤＬ−ＰＤＨ）／２のパルス幅を有するＳＲＴシフト信号を生成する。 - 特許庁

First a signal DT is set to '1', transistors P2, P3, N2 are used to isolate a phase comparator 11, a charge pump 12, a multiplexer (MUX) 15 and a lock detector 16 from a loop filter (LPF) 13 and a voltage-controlled oscillator (VCO) 14 and the formers are separately tested.例文帳に追加

まず、ＤＴ＝１と設定し、トランジスタＰ２、Ｐ３、およびＮ２により、位相比較器１１、チャージポンプ１２、マルチプレクサ（ＭＵＸ）１５、およびロック検出器１６を、ループフィルタ（ＬＰＦ）１３および電圧制御発振器（ＶＣＯ）１４から隔離して、別にテストする。 - 特許庁

While performing coarse adjustment of a local oscillation frequency by a first lock loop using an up/down counter 5, and making operation to load or pump electric charge to a capacitor according to phase difference unnecessary by performing fine tuning of the local oscillation frequency by a second lock loop using a S/H circuit 11; it becomes possible to omit a LPF which uses a large size capacitor from a frequency synthesizer.例文帳に追加

アップ／ダウンカウンタ５を用いた第１のロックループによって局部発振周波数の粗調整を行うとともに、Ｓ／Ｈ回路１１を用いた第２のロックループによって局部発振周波数の微調整を行うことにより、位相差に応じてコンデンサに電荷をチャージしたりポンプしたりする動作を不要とし、大容量のコンデンサを用いるＬＰＦを周波数シンセサイザから省略できるようにする。 - 特許庁

In the process, a clock counter 102 counts the number of VCO output clocks in a single cycle of a reference clock 10, to estimate the phase difference at a lock point with respect to a reference clock and a frequency-divided clock of a VCO output clock 27 with the counted values at two predetermined points of time.例文帳に追加

その過程でクロック計数カウンタ１０２が基準クロック１０の一周期におけるＶＣＯ出力クロックの数をカウントし、所定の２時点でのカウント値により基準クロックとＶＣＯ出力クロック２７に対する分周クロックとのロックポイントにおける位相差を推定する。 - 特許庁

Then the buffer areas, to which a signal pattern for phase lock loop, automatic gain adjustment at data reproduction and for automatic adjustment of a light source power and a signal pattern used for detecting a synchronization pattern, production of a recovered clock and end of block reproduction are recorded, are used for various purposes.例文帳に追加

そして、バッファエリアについては、データ再生時の位相同期ループや自動利得調整、光源パワーの自動調整用の信号パターンや、同期パターン、再生クロックの生成、ブロック再生終了の検出等に用いる信号パターンを記録することで各種の目的に利用できるようにした。 - 特許庁

When the ridge is located at the position corresponding to the engagement part (Step 104: YES), the phase-locked energization is executed so that a part in an engagement groove (the sensor pattern [3]) is stopped at the position corresponding to the engagement part (Step 105), and then a locking device is operated to lock (Step 106).例文帳に追加

そして、山部が係合部に対応する位置にある場合（ステップ１０４：ＹＥＳ）には、該係合部に対応する位置に、係合溝内の箇所（センサパターン「３」）を停止させるよう相固定通電を実行した後に（ステップ１０５）、ロック装置をロック作動させる（ステップ１０６）。 - 特許庁

By a method for matching a phase lock loop (PLL) used for detecting frequencies with a distance control system, using changes in vibration frequencies to changes in the distance between the probe and the surface of the sample as a voltage control oscillator, and matching them with a reference frequency, the distance between the probe and the surface of the sample is controlled.例文帳に追加

周波数検出に用いる位相同期ループ（ＰＬＬ）を距離制御系と一致させ、プローブ・試料表面の距離変化に対する振動周波数の変化を電圧制御発振器として用い、基準周波数に合わせる方法によりプローブ・試料表面の距離制御を行なう。 - 特許庁

A state detection circuit 40 outputs a mode switching signal CS latching a lock detection signal S4 on the basis of the internal state signals RS, MS, clock signals RCK, MCK of a reference counter 22 and a main counter 24, and the pulse signals UP, DOWN of a phase comparator 23.例文帳に追加

状態検出回路４０は、リファレンスカウンタ２２，メインカウンタ２４の内部状態信号ＲＳ，ＭＳ、クロック信号ＲＣＫ，ＭＣＫ、及び位相比較器２３のパルス信号ＵＰ，ＤＯＷＮに基づいてロック検出信号Ｓ４をラッチしたモード切替信号ＣＳを出力する。 - 特許庁

For an operation of the shift lever 13 in a forward high-speed control range FH and in a reverse high-speed control range RH, lock type position retaining means 30 retain the shift lever 13 in a stepped control position to thereby retain the continuously variable transmission in a step-controlled speed phase.例文帳に追加

変速レバー１３を前進側の高速操作域ＦＨと、後進側の高速操作域ＲＨとで操作する場合、変速レバー１３が係止式位置保持手段３０によって有段階の操作位置で位置保持され、無段変速装置が有段階の速度状態で保持される。 - 特許庁

A phase changeable apparatus 8 is disposed between a driving sprocket 1 and a camshaft 2, and is constituted of a planetary gear mechanism 9 of a type of acceleration in the same direction, a lock release lever 14, spring clutches 15, 17, a release ring 18, a clutch release coils 22, 23 and brake control coils 24, 25.例文帳に追加

駆動スプロケット１とカムシャフト２との間に設ける位相可変装置８を、同方向増速型の遊星歯車機構９、ロック解除レバー１４、スプリングクラッチ１５，１７、解除リング１８、クラッチ解除コイル２２，２３およびブレーキ制御コイル２４、２５等により構成する。 - 特許庁

In the distance sensor 10, the frequency of a transmission wave can be changed by changing a frequency division ratio N of a frequency divider 14, and only a signal of a reflection wave having the same frequency as that of the transmission wave can be extracted from a reception signal by a two-phase lock-in amplifier 30.例文帳に追加

距離センサ１０では、分周器１４の分周比Ｎを変更することで、送信波の周波数を変更できるとともに、２位相ロックインアンプ３０によって、受信信号から、送信波の周波数と同じ反射波の信号のみを抽出することができる。 - 特許庁

Relative rotation is performed without positively rotating an intake camshaft, thereby relatively rotating the valve timing variable mechanism toward the intermediate locking phase while suppressing collision of a lock pin with a locking hole following swing of a vane rotor caused by alternating torque.例文帳に追加

吸気カムシャフトを積極的に回転させることなく上記相対回転を行うことにより、交番トルクによるベーンロータの揺動に伴う、ロックピンと係止孔との衝突を抑制しつつ、バルブタイミング可変機構を中間ロック位相に向けて相対回転させることができる。 - 特許庁

A CPU 23 acquires from the register in the address conversion part 22 information as to whether the error correction has been correctly made on consecutive address information at the address conversion part 22 and, by controlling a selector 19A on the basis of this information, switches a rough servo and a phase lock loop (PLL) servo.例文帳に追加

ＣＰＵ２３は、連続するアドレス情報に関してアドレス変換部２２において正しく誤り訂正がなされたか否かを、アドレス変換部２２におけるレジスタより取得し、これに基づいてセレクタ１９Ａを制御することで、ラフサーボとＰＬＬサーボとを切り替える。 - 特許庁

When an internal enable signal 13 is outputted from the PLL circuit 3 to the BIST circuit 5, a test at the actual operation speed is started, corresponding to the phase lock time of the PLL circuit mounted in each IC, thus preventing useless idle time during the self testing of function.例文帳に追加

ＰＬＬ回路３が内部イネーブル信号１３をＢＩＳＴ回路５に出力することにより、ＩＣ個々に搭載されるＰＬＬ回路の位相ロック時間に対応して実動作速度によるテストが開始されるので、自己機能テスト中に無駄な空き時間が発生しない。 - 特許庁

This phase lock oscillator is provided with a main PLL circuit having a voltage controlled oscillator and a phase comparator not having the frequency comparison function; a qualify PLL circuit for monitoring a frequency from the voltage controlled oscillator with high precision; and a starter PLL circuit for synchronizing the voltage controlled oscillator with the oscillator of a fixed frequency using a vibrator having a natural frequency, if the monitored frequency becomes out of a predetermined range.例文帳に追加

周波数比較機能を有さない位相比較器と電圧制御発振器とを有するメインＰＬＬ回路と、電圧制御発振器からの周波数を精度良くモニターするクオリファイＰＬＬ回路と、モニターした周波数が所定範囲からはずれると、固有周波数を有する振動子を用いた固定周波数の発振器に電圧制御発振器を同期させるスターターＰＬＬ回路とを備える。 - 特許庁

The phase synchronous circuit, equipped with a branch circuit provided at a first filter of a loop filter for speeding a lock speed and an analog switch circuit for conducting connection or disconnection operation for this branch circuit, is configured so that a control signal is supplied via a D/A converter to conduct switching operation for the analog switch circuit.例文帳に追加

ループフィルタの第１のフィルタに設けたロックスピードを速くするための分岐回路と、この分岐回路の接続又は切り離し操作を行うアナログスイッチ回路とを備えた位相同期回路において、アナログスイッチ回路を切り替え動作させる制御信号をＤ／Ａコンバータを介して供給するように構成している。 - 特許庁

The color system decision device can decide the color system under a plurality of conditions not only from the burst lock frequency included in the received tuner detection signal and a state of the phase of the R-Y color difference signal but also from the sound presence discrimination result and the vertical synchronizing signal frequency.例文帳に追加

入力されるチューナ検波信号に含まれるバーストロック周波数の値およびＲ−Ｙ色差信号の位相の状態だけでなく、音声存在判定結果や、垂直同期周波数の値からもカラーシステムの種別を判定することによって、複数の条件からカラーシステムを判定することができる。 - 特許庁

Thus if the input frequency gets near the mean frequency of the digital phase synchronized circuit or self-running frequency, it decreases the control frequency or control volume, and if the input frequency leaves the mean frequency or the self-running frequency and gets close to the lock-range, it increase the control frequency or control volume.例文帳に追加

これによって、入力周波数がデジタル位相同期回路の中心周波数又は自走周波数に近づくと、制御頻度を下げるか又は制御量を減らし、入力周波数が中心周波数又は自走周波数から離れロックレンジに近づくと、制御頻度を上げるか又は制御量を増やす。 - 特許庁

To determine locked/unlocked condition under a certain criterion, even if changing the reference signal frequency for generating a reference signal supplied to a phase comparator depending on the use purpose of a PLL circuit, with regard to a lock detection circuit incorporated in a PLL-IC, etc., for use in a frequency synthesizer, etc.例文帳に追加

周波数シンセサイザ等に使用されるＰＬＬ−ＩＣ等に内蔵されるロック検出回路に関し、ＰＬＬ回路の使用目的に応じて位相比較器に供給する基準信号を作成するための基準信号の周波数を変化させても、ロック／アンロックの判定を一定基準で行うことができるようにする。 - 特許庁

In order to calibrate the gain of the digital-analogue converter 20, a voltage comparator 21 compares an output voltage of the digital-analogue converter 20 with a voltage stored in the second loop filter, after disconnecting the second charge pump 14 of the second phase lock loop, which has been previously locked onto a determined output frequency.例文帳に追加

デジタル／アナログ変換器２０の利得を較正するために、決められた出力周波数に予めロックされた第２の位相ロック・ループの第２の電荷ポンプ１４を切り離した後に、電圧比較器２１が、デジタル／アナログ変換器２０の出力電圧を、第２のループ・フィルタ内に蓄えられた電圧と比較する。 - 特許庁

The valve timing adjustment device 10 includes a housing 18 rotated with one of a driving shaft and a driven shaft, a vane rotor 14 relatively rotatable with respect to the housing 18 while being rotated with the other of the driving shaft and the driven shaft, and a lock pin 26 for locking the vane rotor 14 to the housing 18 in a prescribed phase.例文帳に追加

バルブタイミング調整装置１０は、駆動軸及び従動軸の一方とともに回転するハウジング１８、駆動軸及び従動軸の他方とともに回転しながらハウジング１８に対し相対回動可能なベーンロータ１４、及び、ハウジング１８に対しベーンロータ１４を所定位相でロックするロックピン２６を有する。 - 特許庁

If times from assertion of a rotation lock signal to detection of the filler 30 by the phase sensors 10 and 20 are shorter than a targeted time when the driving motors begin to rotate, the driving motor are stopped next in times which are shorter by the difference from the targeted time than the times stored in the nonvolatile memories.例文帳に追加

次に駆動モータを回転開始したとき、回転ロック信号がアサートされてから位相センサ１０，２０がフィラー３０を検出するまでの時間が狙いの時間よりも早い場合は、次に駆動モータを停止するときは、不揮発メモリに記憶した時間よりも狙いの時間との差分だけ短い時間で停止させる。 - 特許庁

A laser beam modulated by a frequency f and having passed through a specimen cell 10 is converted into an electric signal by a photodetector 30, then synchronously detected by lock-in amplifiers 46a and 46a by using two synchronizing signals with phases difference of 90° from each other supplied via phase shifters 42 and 44, and the strengths of the signals are measured.例文帳に追加

試料セル１０を通過した周波数ｆで変調されたレーザ光を光検出器３０で電気信号に変換して、位相器４２，４４を介して供給される位相が９０度異なる二つの同期信号を用いてロックイン増幅器４６ａ，４６ｂで同期検波して信号強度を測定する。 - 特許庁

For an operation of the shift lever 13 in a forward high-speed control range FH and in a reverse high-speed control range RH, lock type position retaining means 30 and the friction type position retaining means 50 both retain the shift lever 13 in a stepped control position to thereby retain the continuously variable transmission in a step-controlled speed phase.例文帳に追加

変速レバー１３を前進側の高速操作域ＦＨと、後進側の高速操作域ＲＨとで操作する場合、変速レバー１３が係止式位置保持手段３０と、摩擦式位置保持手段５０とによって有段階の操作位置で位置保持され、無段変速装置が有段階の速度状態で保持される。 - 特許庁

To accurately lock an oscillated wavelength of semiconductor laser to a wavelength matched in phase with the cycle of a domain inversion part, and to obtain a wavelength converted output in a device which converts a wavelength of a laser beam emitted from semiconductor laser by an optical waveguide type wavelength conversion element having a cycle domain inverted structure.例文帳に追加

半導体レーザから発せられたレーザビームを、周期ドメイン反転構造を有する光導波路型の光波長変換素子により波長変換する装置において、半導体レーザの発振波長をドメイン反転部の周期と位相整合する波長に正確にロックし、また、高い波長変換波出力を得る。 - 特許庁

A pulse received by a GPS receiver 11 from a radio positioning/ navigation system is multiplied by a phase lock loop circuit in a sampling synchronization circuit 12 to produce a sampling synchronization pulse which is delivered from a signal output circuit 21 through a transmission line 23 to each protective relay 221-22n as a sampling synchronization signal of absolute time.例文帳に追加

ＧＰＳ受信機１１で無線測位・航法システムからのパルスを受信し、サンプリング同期回路１２でフェーズロックループ回路により逓倍してサンプリング同期パルスを得、信号出力回路２１がサンプリング同期パルスを伝送路２３を介して各保護継電装置２２_1〜２２_nに絶対時間のサンプリング同期信号として供給する。 - 特許庁

In the work clock setting apparatus provided with a reference input/output system 10 and a work clock generator IC 22, the work clock generator IC 22 is provided with a control logic unit 220, a phase lock circuit frequency development unit 222, a quartz oscillator unit 224, a frequency control unit 226, a memory unit 228, and a detection control unit 230.例文帳に追加

基本入出力システム１０と、ワーク・クロック・ジェネレータＩＣ２２とを備え、その中では、ワーク・クロック・ジェネレータＩＣ２２には、さらに、コントロール・ロジック・ユニット２２０と、フェーズ・ロック回路周波数展開ユニット２２２と、石英オシレータ・ユニット２２４と、周波数コントロール・ユニット２２６と、メモリ・ユニット２２８と、検出コントロール・ユニット２３０とを備えている。 - 特許庁

A recessed reception section 14 having lock taper faces 13a couplable/ releasable with/from the taper faces 6a, 9a of the first and second coupling sections 6, 9 in the same phase, provided uniformly in the peripheral direction, and equal in number and shape to the coupling taper faces 6a is provided on a third coupling member 12 vertically movably and unrotatably.例文帳に追加

また、第３カップリング部材１２に、位相が一致した時に第１及び第２カップリング部のテーパ面６ａ及び９ａに係脱でき円周方向に等配され係合テーパ面６ａと同数同形のロックテーパ面１３ａを有する凹状受け部１４を上下動可能・回転不能に設ける。 - 特許庁

An electronic control device gradually increases duty ratio dvt of a variable valve timing mechanism to a second predetermined value "K+γ" with setting a first predetermined value "K-α" as an initial value via a releasing duty ratio when lock of the locking mechanism is released and actual relative rotation phase of a cam shaft is changed.例文帳に追加

電子制御装置は、ロック機構におけるロックを解除してカムシャフトの実相対回転位相を変更するに際し、バルブタイミング可変機構のデューティ比ｄｖｔを、第１所定値「Ｋ−α」を開始値として第２所定値「Ｋ＋γ」へと解除デューティ比を経由して増加方向に徐変させる。 - 特許庁

And in this case, as a circuit having no feedback loop is used for the equalizing circuit 7, an output signal of this equalizing circuit 7 is supplied to a phase lock loop 11 and can be used for extracting a data clock of a reproduced signal when analog/digital conversion is performed by the A/D converter 6.例文帳に追加

そしてこの場合に、等化回路７には例えば帰還ループを有しない回路が用いられるので、この等化回路７の出力信号を位相ロックループ１１に供給してＡ／Ｄ変換器６でアナログ−デジタル変換を行う際の再生信号のデータクロックの抽出に用いることができる。 - 特許庁