「rams」に関連した英語例文の一覧と使い方(4ページ目) - Weblio英語例文検索

This starting controller applied to function-extendible various equipment is provided with a control means 1 for selecting whether program execution is achieved by ROMs 2 and 10, or achieved after being developed to RAMs 3 and 11 according to the size of a mounted memory.例文帳に追加

機能拡張が可能な各種機器に適用される起動制御装置であって、搭載するメモリサイズによって、プログラム実行をＲＯＭ２、１０で行うかＲＡＭ３、１１に展開して行うかを選択する制御手段１を備えた。 - 特許庁

The RAMIF parts 12 and 13 read the operation data from the RAM group according to a predetermined schedule and write it to the plurality of RAMs distributively in consideration of the order of the operation data to be read by the next stage operation part.例文帳に追加

、RAMIF部１２,１３は予め決められた所定のスケジュールに従って演算データをRAM群からリードすると共に複数のRAMに分散させながら且つ次段の演算部が演算データを読み込む順序を考慮して複数のRAMに分散してライトする。 - 特許庁

A path memory and likelihood update circuit 51 in a Two-Step SOVA decoder is provided with 4 RAMs 32x, 32y, 32z, 32w, that store path selection information denoting contents of a path with a higher likelihood in each state of a received convolution code.例文帳に追加

Ｔｗｏ−Ｓｔｅｐ ＳＯＶＡ復号器におけるパスメモリ及び尤度更新回路５１は、入力した畳み込み符号の各ステートにおいて尤度の高いパスを選択した内容を示すパス選択情報を記憶する４つのＲＡＭ３２ｘ，３２ｙ，３２ｚ，３２ｗを備える。 - 特許庁

In the case that a power supply interruption state is occurred and +5 V supply from the power supply part 81 is stopped, the power (+5 V) for the storage charged in the electrolytic capacitor 89 is respectively and continuously supplied to the RAMs 39b and 46b.例文帳に追加

給電遮断状態になり、電源供給部８１からの＋５Ｖ供給が停止した場合には、電解コンデンサ８９に充電しておいた記憶用の電力（＋５Ｖ）がＲＡＭ３９ｂ，４６ｂに夫々連続的に供給される。 - 特許庁

When the control board 10 is replaced, a CPU 11 compares the mounting information in the ROM 12 with the mounting information in the RAMs 21a-b, and if they are the same, performs anomaly monitoring and control of the peripheral devices 20a-i on the basis of the mounting information in the ROM 12.例文帳に追加

制御ボード１０の取り替え時に、ＣＰＵ１１は、ＲＯＭ１２の実装情報とＲＡＭ２１ａ、ｂの実装情報とを比較して、同じ場合にＲＯＭ１２の実装情報により周辺機器２０ａ〜ｉの異常監視、制御を行う。 - 特許庁

A decoding part 202 reads the logarithmic likelihood ratios λ_n, or logarithmic posteriori probability radios q_n in each of respective RAMs of this decoding apparatus, on the basis of the storage section determined by the storage section determining part 201 and controls processing for coding a received codeword.例文帳に追加

復号部２０２は、格納位置決定部２０１により決定された格納位置に基づいて、復号装置の各RAMのそれぞれに記憶されている対数尤度比λ_nまたは対数事後確率比q_nを読み出し、受信した符号語を復号する処理を制御する。 - 特許庁

To obtain a built-in circuit for self-test in which increase of occupancy area in an integrated circuit can be suppressed by sharing a data generator generating a diagonal pattern even when RAMs having different shape are arranged in an integrated circuit.例文帳に追加

集積回路内にシェイプの異なるＲＡＭが配置されている場合においても、ダイアゴナルパターンを生成するデータ生成器を共有できるようにすることによって、集積回路内に占める面積増加を減少させることができる組込み自己試験用回路を得る。 - 特許庁

A plurality of rams 7a and 7b reciprocated by a crank shaft are disposed in series along a single form rolling pressure receiving block 11, and movable dies 10a and 10b for form rolling the screw between fixed dies 9a and 9b are set on the same side of each ram.例文帳に追加

クランク軸により往復動される複数のラム７ａ、７ｂを、単一の転造圧受けブロック１１に沿って直列に配置するとともに、固定ダイス９ａ、９ｂとの間でねじを転造するための移動ダイス１０ａ、１０ｂを、各ラムの同一側にセットする。 - 特許庁

This semiconductor device has: the RAMs respectively storing data related to the operation setting corresponding to two operational states with the same data structure; and a selector changing over a reference destination of a CPU (Central Processing Unit) to the RAM with a prescribed power supply voltage value as a threshold value.例文帳に追加

半導体装置に、二つの動作状態それぞれに対応する動作設定に関するデータを、それぞれ同じデータ構造で格納したＲＡＭと、所定の電源電圧値を閾値としてＣＰＵのＲＡＭの参照先を切り替えるセレクタとを備える。 - 特許庁

This semiconductor integrated circuit 1 incorporates a scan input data used as a test data in a scan path test, and a scan output expected value data of an expected value for a test result, to be stored in two RAMs respectively independently each other.例文帳に追加

スキャンパステスト時にテストデータとして使用されるスキャン入力データと、テスト結果に対する期待値データであるスキャン出力期待値データとを、半導体集積回路１が内蔵する、互いに独立して設けられた２つのＲＡＭにそれぞれ記憶させる。 - 特許庁

Another terminal existing in an area where radio communication with that terminal is possible receives the transmission data by communication units and stores the received data into temporary storage memories (RAM) and causes a liquid crystal display to display the received data stored in the RAMs.例文帳に追加

その端末と無線通信可能なエリア内に存在する他の端末は、その送信データを通信ユニットによって受信し、その受信データを一時記憶用メモリ（ＲＡＭ）に記憶し、ＲＡＭに記憶している受信データを液晶表示器に表示される。 - 特許庁

This processor has RAMs, ROMs, a CPU, keys, an altimeter, a GPS, a display, a printer, etc., detects its own position with respect to a three-dimensional route determined on a map beforehand, finds a three- dimensional difference by computation as a result, and issues an alarm when the difference is large.例文帳に追加

ラム、ロム、ＣＰＵ、キー、高度計、ＧＰＳ、表示装置、印刷装置等を有する処理装置で、予め地図上に定めた３次元ルートに対して、自分の位置を検知し、その結果３次元的なずれを演算により求め、ずれが大きいときは警告を発する。 - 特許庁

In every other cylindrical body 21 in the jacking direction, both-side expanding jacks 22 are arranged on both sides in the bending direction of the joint 20a, and each both-side expanding jack 22 is provided with two rams 22b freely retractable in the jacking directional front and back joints 20a.例文帳に追加

推進方向１個おきの筒体２１において、関節２０ａの屈曲方向両側にそれぞれ配置されると共に、推進方向前後の関節２０ａにおいて突出後退自在な２つのラム２２ｂを有する両伸びジャッキ２２を有する。 - 特許庁

Into a space between at least either the upper and lower rams 2, 5 in a powder molding press machine, a magnetostrictive actuator 52 is inserted as an impact force generating means, and, after compression by prescribed static pressure, compression by impulse force is performed so as to reduce internal stress.例文帳に追加

粉体成形プレス機の上下ラム２、５の少なくとも一方とパンチ３（６）との間に衝撃力発生手段として磁歪アクチュエータ５２を挿入し、所定の静圧による圧縮の後に衝撃力による圧縮を行い、内部応力を低下させる。 - 特許庁

In the case when an erase switch 42s is pushed down or a RAM clear signal is generated fraudulently, the storage contents of the RAMs 41c, 43c, 44c, 45c and 46c of the boards are erased, while a shooting stop signal for stopping shooting of game balls for a prescribed time is transmitted to a shooting board 47.例文帳に追加

消去スイッチ４２ｓを押下した場合又は不正にＲＡＭクリア信号を発生させた場合には、各基板のＲＡＭ４１ｃ，４３ｃ，４４ｃ，４５ｃ，４６ｃの記憶内容を消去すると共に、遊技球の発射を所定時間、停止する発射停止信号を発射基板４７に送信する。 - 特許庁

In the normal processing, the pattern CPU 311 reads out the OS and the display control program developed in the main RAMs 321 and 322 sequentially to calculate checksum values per fixed amount and compares them with the checksum values previously housed in the source ROM 340.例文帳に追加

定常処理中において、図柄ＣＰＵ３１１は、メインＲＡＭ３２１、３２２に展開されたＯＳおよび表示制御プログラムのサム値を一定量毎に順次読み出すことにより算出し、予めソースＲＯＭ３４０に格納されていたサム値と比較する。 - 特許庁

Individual auxiliary power supplies 12 to 52 each comprising capacitors are provided for RAMs 11 to 51 build into a plurality of control devices such as a main control device 10, a dispense control device 20, a symbol display device 30, a lamp display device 40 and a sound control device 50, all of which constitute the game machine.例文帳に追加

遊技機を構成する主制御装置10、払出制御装置20、図柄表示装置30、ランプ表示装置40および音声制御装置50等の複数の制御装置が内蔵するＲＡＭ11〜51に対して、それぞれコンデンサから構成される個別の補助電源12〜52を設ける。 - 特許庁

On the other hand, in order to display the 2nd likeness picture generated by the external electronic device on the display device, a transmission reception section 56 receives a plurality of partial picture designation data sent from the external device and the RAMs 39, 40 store the designation data.例文帳に追加

一方、外部の電子機器側で作成された第２の似顔絵画像を表示部に表示させるため、同外部機器側から送信された複数の部分画像指定データを送受信部５６で受信すると、この指定データはＲＡＭ３９，４０内に記憶される。 - 特許庁

In the check method for a bank of RAM provided with a plurality of banks of RAM 22 for memorizing a data, the same check processing (control operation and monitoring operation) is carried out for the banks of two RAMs becoming an object to be checked and it is judged whether or not both operation results (check result) are the same.例文帳に追加

データを記憶する複数のＲＡＭ２２のバンクを備えたＲＡＭのバンクのチェック方法であって、チェック対象となる２つのＲＡＭのバンクに同じチェック処理（制御演算と監視演算）を行い、その両演算結果（チェック結果）が同じか否かを判別するようにする。 - 特許庁

When the initial symbol is received, two different RAMs (MMA and MMB) are simultaneously used, the auxiliary symbol corresponding to this initial symbol is stored in the first memory MMA and on the basis of contents in the second memory MMB, basic processing corresponding to the first stage of the graph is executed.例文帳に追加

初期シンボルを受信すると、２つの異なるランダム・アクセス・メモリ（ＭＭＡ、ＭＭＢ）が同時に使用されて、この初期シンボルに対応する補助シンボルを第１のメモリ（ＭＭＡ）に記憶して第２のメモリ（ＭＭＢ）の内容に基づいてグラフの第１の段階に対応する基本処理を実行する。 - 特許庁

An integral rigid frame (13) is fixed between both pressing arms, and a pressing mechanism having a pair of rams (15a, 15b) capable of relatively moving closer to or away from each other are installed between the opposed sides in the rigid frame and the reaction force journalling part of the pressing mechanism is composed by the rigid frame.例文帳に追加

両押さえアームの間に一体的な剛性枠（１３）が固定され、該剛性枠内の対向辺間には相対的に接近離反可能な一対のラム（１５ａ，１５ｂ）を有するプレス機構が装備され、前記剛性枠によってプレス機構の反力支承部が構成されている。 - 特許庁

A complex multiplier circuit 11 applies complex multiplication to the frequency component of the subcarrier signal before at least one subcarrier in the same symbol stored in the RAMs 6, 7 and a frequency component of a subcarrier signal newly obtained and a ROM 12 receives the result of multiplication.例文帳に追加

ＲＡＭ６、７によって記憶されている同一シンボル内における少なくとも１副搬送波前の前記副搬送波信号の周波数成分と、新たに得られた副搬送波信号の周波数成分とを複素乗算回路１１によって複素乗算し、ＲＯＭ１２に供給する。 - 特許庁

In this embodiment, if a prescribed image is displayed, image data corresponding to the image to be displayed after the prescribed image are stored in an area different from the area in which the image data corresponding to the prescribed image are stored in the RAMs 107 and 108.例文帳に追加

この場合に、所定の画像が表示されている状況において、当該所定の画像の後に表示される画像に対応した画像データが、上記ＲＡＭ１０７，１０８における所定の画像に対応した画像データが記憶されているエリアとは異なるエリアに記憶される。 - 特許庁

The microcomputer software operation verification system includes a means for obtaining contents of RAMs of virtual peripheral devices and visual images of the virtual peripheral devices and storing them as output data; a means for verifying the operating results of microcomputer software; and a means for outputting the verification results as an electronic file.例文帳に追加

マイコンソフトウェアの動作検証システムは、仮想周辺デバイスのＲＡＭ内容および仮想周辺機器の視覚的イメージを取得して出力データとして保存する手段と、マイコンソフトウェアの動作結果の検証を行う手段と、検証結果を電子ファイルとして出力する手段とを備える。 - 特許庁

The image data stored in the character ROM 106 are read out into a bridge-side RAM 107 and a VDP-side RAM 108 via a bridge LSI 109, and the VDP 105 creates the image-drawing data by processing the image data read into the RAMs 107 and 108.例文帳に追加

キャラクタＲＯＭ１０６に記憶された画像データは、ブリッジＬＳＩ１０９を通じてブリッジ側ＲＡＭ１０７及びＶＤＰ側ＲＡＭ１０８に読み出され、ＶＤＰ１０５はこれらＲＡＭ１０７，１０８に読み出された画像データを加工することで上記描画データを作成する。 - 特許庁

To extract data by using a single RAM while data have been conventionally extracted by using two RAMs in extraction of data about execution frequency and executing time for each instruction word to be executed by an instruction processor as one of representative pieces of performance information to be extracted by a hardware monitor.例文帳に追加

ハードウエアモニタで採取する代表的な性能情報の１つである、命令処理装置で実行される命令語毎の実行回数及び実行時間のデータ採取において、従来２つのＲＡＭを使用してデータ採取していたのを、１つのＲＡＭを使用してデータ採取を行なう。 - 特許庁

A main CPU 36 reads the operation programs of a lamp control part 41, a sound control part 42, and a pattern display control part 43 from a whole control ROM 37, and then, transfers the read operation programs to the RAMs 41a-43a of the respective control circuits 41-43 via a sub-ROM 40.例文帳に追加

メインＣＰＵ３６は全制御ＲＯＭ３７からランプ制御部４１、音声制御部４２、図柄表示制御部４３の作動プログラムを読み出し、それぞれの制御回路４１〜４３のＲＡＭ４１ａ〜４３ａに読み出した作動プログラムをサブＲＯＭ４０を介して転送する。 - 特許庁

The DC power of contacts of the diodes 35 and 45 and the capacitors 36 and 46 is outputted to RAMs 33 and 43 via DC power output terminals 34b and 44b for memory circuits, a relay device 20, and DC power input terminals 34c and 44c for memory circuits.例文帳に追加

そして、ダイオード３５及び４５とコンデンサ３６及び４６の接続点の直流電力は、記憶回路用直流電力出力端子３４ｂ及び４４ｂ、中継装置２０、記憶回路用直流電力入力端子３４ｃ及び４４ｃを介してＲＡＭ３３及びＲＡＭ４３に出力される。 - 特許庁

The lookup table 30 divides the 125 lattice point coordinates into 8 sets according to the fact whether the value expressed by 2 significant bits of input data RGB is odd or even, and 8 RAMs are provided in correspondence with the 8 sets of lattice point coordinates in order to store the output data at the continuous addresses of each RAM.例文帳に追加

ルックアップテーブル３０は、前記入力データＲＧＢの上位２ビットで表される値が奇数であるか偶数であるかによって前記１２５個の格子点座標を８組に分け、該８組に対応して８個のＲＡＭを設け、該各ＲＡＭの連続するアドレスに前記出力データを格納する。 - 特許庁

Also, the data processing circuit is provided with a program counter 27 for reading the program in the program memory 22 and the coefficients in the coefficient RAMs 32, 33, and a coefficient interpolating means 40 which produces the coefficients sequentially changing from the coefficient in the coefficient RAM (old) 33 toward the coefficient in the coefficient RAM (new) 32, and which outputs them to the arithmetic circuitry 23.例文帳に追加

また、プログラムメモリ２２内のプログラムおよび係数ＲＡＭ３２、３３内の係数を読み出すプログラムカウンタ２７と、係数ＲＡＭ（旧）３３内の係数から係数ＲＡＭ（新）３２内の係数に向かって順次変化する係数を生成し、演算回路２３へ出力する係数補間手段４０が設けられている。 - 特許庁

When a difference between stored data and the test data exists, a preserved data generating section 8 preserves the preserved data, which include the data indicating the content of difference, the data indicating which RAMs correspond to the RAM containing the occurred difference, and the data indicating object addresses, to a housing domain of the preserved data prepared in the RAM1.例文帳に追加

記憶データの何れかとテストデータに相違があった場合、保存データ生成部８は、その相違内容を示すデータと相違の生じているＲＡＭが何れのＲＡＭであるかを表すデータと対象アドレスを表すデータとを含む保存データをＲＡＭ１に設けられた保存データ格納領域に保存する。 - 特許庁

In this arrangement, when a main power source Vin is effective, the main controller and the prize ball controller detect the same discharge information and in case of power failure, the discharge information of the main controller and that of the prize ball controller 46 are preserved into separate RAMs 65 and 69.例文帳に追加

この構成の場合、主電源Ｖinの有効時にはメイン制御装置および賞球制御装置が同一の払出し情報を検出しており、停電時にはメイン制御装置の払出し情報および賞球制御装置４６の払出し情報が別個のＲＡＭ６５およびＲＡＭ６９に保管される。 - 特許庁

With such an arrangement, during the validation of a main power source Vin, the main controller and the prize ball controller detect the same putting out information and in case of the power failure, the putting out information of the main controller and that of the prize controller 46 are preserved into separate RAMs 65 and 69.例文帳に追加

この構成の場合、主電源Ｖinの有効時にはメイン制御装置および賞球制御装置が同一の払出し情報を検出しており、停電時にはメイン制御装置の払出し情報および賞球制御装置４６の払出し情報が別個のＲＡＭ６５およびＲＡＭ６９に保管される。 - 特許庁

The semiconductor integrated circuit device 101 prohibits access to a bus port 110a from the outside, permits access to RAMs 104 and 105, and transfers the encrypted program and the decryption program to the RAM 105 when the encrypted program and the decryption program D123a are input in a RAM 105.例文帳に追加

本発明の半導体集積回路装置１０１は、暗号化されたプログラムと復号プログラムＤ１２３ａとがＲＡＭ１０５に入力されると、バスポート１１０ａに対して外部からのアクセスを禁止させ、ＲＡＭ１０４及び１０５へのアクセスを許可して暗号化されたプログラムと復号プログラムとのＲＡＭ１０５への転送を行う。 - 特許庁

A 1st likeness picture is generated by combining a plurality of partial pictures stored in montage RAMs 39, 40 by key operations, displayed on a display section and a transmission reception section 27 transmits designation data (parts pattern Nos.) of the partial images being components of the 1st likeness to an external electronic device of the same configuration to generate a 2nd likeness picture.例文帳に追加

モンタージュＲＡＭ３９，４０に記憶された複数の部分画像をキー操作で組み合わせて第１の似顔絵画像を作成し表示部に表示させ、この第１の似顔絵画像を構成している部分画像それぞれの指定データ（パーツパターンＮｏ．）を、第２の似顔絵画像を作成する外部の同一電子機器に向けて送受信部２７から送信する。 - 特許庁

Moreover, the data processing circuit is equipped with; a program counter 27 which reads a program in the program RAM 22 and coefficients in the coefficient RAMs 32, 34; and a coefficient interpolation circuit 50 which generates a coefficient which changes successively from the coefficient in the coefficient RAM (middle) 34 toward the coefficient in the coefficient RAM (new) 32, and which outputs it to the arithmetic circuit 23.例文帳に追加

また、プログラムＲＡＭ２２内のプログラムおよび係数ＲＡＭ３２、３４内の係数を読み出すプログラムカウンタ２７と、係数ＲＡＭ（中間）３４内の係数から係数ＲＡＭ（新）３２内の係数に向かって順次変化する係数を生成し、演算回路２３へ出力する係数補間回路５０が設けられている。 - 特許庁

A support device 8 is provided with a first arm 3 disposed to rotate round a first axis A, a second arm 7 disposed to rotate round a second axis B, a cable 12 extending along mutually movable arms, and plural mutually movable rams for supporting a part of the cable extending between the first arm and the second arm.例文帳に追加

第１軸Ａの周りに回転可能に配置された第１アーム３と第２軸Ｂの周りに回転可能に配置された第２アーム７と、相互の可動できるアームに沿って伸張するケーブル１２と、支持装置８は第１アームと第２アーム間で伸張するケーブルの一部を支持する、複数の相互に移動可能なアームを具備する。 - 特許庁

When the data processing part in a prestage processes data volume necessary for one processing of the succeeding data processing part and the processed data are stored in one RAM, a control part 35 controls the RAMs so that the data processing part of a next stage reads out data from one RAM simultaneously with switching of one RAM to the other RAM to store data processed next.例文帳に追加

制御部３５は、前段のデータ処理部において次段のデータ処理部で１回の処理に必要なデータ量が処理され、処理済みのデータが一方のＲＡＭに格納されると、次に処理したデータを格納するＲＡＭを他方に切り替えると同時に、次段のデータ処理部により上記一方のＲＡＭからデータを読み出すように制御する。 - 特許庁

RAMs 72 and 73 comprising a plurality of faces are provided so as to rewrite contents of registers 76 and 77 comprising a plurality of faces for storing the interrupt order of priority set values and, by transferring the interrupt order of priority set values corresponding to set modes to the registers 76 and 76 via transfer routes 74 and 75, a time for rewriting a register is shortened.例文帳に追加

割り込み優先順位設定値を格納するための複数面構成のレジスタ７６，７７の内容を書き換えるために、複数面構成のRAM７２，７３を設け、設定モードに対応した割り込み優先順位設定値をRAM７２，７３から転送ルート７４，７５を介してレジスタ７６，７６に転送することにより、レジスタ書き換え時間を短縮化する。 - 特許庁

In a press of a type in which an upper ram and a lower ram which are press rams for a laminating press are provided and the upper ram and/or the lower ram have a heatable pressing surface for supplying heat to a press material, the pressing surfaces of at least the upper ram and/or the lower ram are at least partially formed of heat-resistant plastics.例文帳に追加

積層プレスのためのプレスラムであって、上側ラムと下側ラムとが設けられており、上側ラムおよび／または下側ラムが、プレス材料に熱を供給するための加熱可能なプレス面を有している形式のものにおいて、少なくとも上側ラムのかつ／または下側ラムのプレス面が、少なくとも部分的に、耐熱性のプラスチックから形成されているようにした。 - 特許庁

For respective storage means (RAMs 113 and 213) which store undischarged prize ball number information in a game control device 100 and a discharge control device 200, backup power source means (DC5VBB forming circuits 151a and 151b), which can feed a backup power source even when the power source is shut off, are individually and independently provided for the respective storage means.例文帳に追加

遊技制御装置１００及び排出制御装置２００における未排出の賞球数情報を記憶する各々の記憶手段（ＲＡＭ１１３，２１３）に対し、電源遮断時においてもバックアップ電源を供給可能なバックアップ電源手段（ＤＣ５ＶＢＢ生成回路１５１ａ，１５１ｂ）を、前記各々の記憶手段に対してそれぞれ別個独立に設ける。 - 特許庁

The processor includes: a calculating means; the plurality of register files which are connected to the calculating means via a crossbar switch and where RAMs with reduced ports and a large capacity are interleaved; and a register cache for storing the calculation result of the calculating means, writing back a calculation result to the register files via the crossbar, and outputting storage data to the calculating means via a path bypassing the crossbar.例文帳に追加

プロセッサは、演算手段と、演算手段にクロスバースイッチを介して接続する複数の少ポート大容量のＲＡＭをインタリーブ化したレジスタファイルと、演算手段の演算結果を格納し、クロスバーを介して演算結果をレジスタファイルに書き戻すと共に、クロスバーをバイパスするパスを介して演算手段に格納データを出力するレジスタキャッシュとを含む。 - 特許庁

When setting an automatic function process to a folder 71, a CPU 2 sets various set values and data for the automatic function process selected according to an input indication, generates an automatic function process RAM, generates automatic function process RAMs 50 by folders including the automatic function process RAM in a RAM 5, and generates a subfolder 72 corresponding to the automatic function process RAM in a folder 71.例文帳に追加

ＣＰＵ２は、フォルダー７１に自動機能処理を設定する場合には、入力指示に従って選択された自動機能処理に対して、各種設定値、データの設定を行ない、自動機能処理ＲＡＭを作成し、自動機能処理ＲＡＭを含むフォルダー別自動機能処理ＲＡＭ５０をＲＡＭ５内に作成するとともに、その自動機能処理ＲＡＭに対応するサブフォルダー７２をフォルダー７１内に作成する。 - 特許庁