「scan path」に関連した英語例文の一覧と使い方(3ページ目) - Weblio英語例文検索

At clocked scan flip flop (2), a latch (14) in a diagnosis data path is reused for memorizing an operation signal value during sleep mode.例文帳に追加

クロックドスキャン・フリップフロップ（２）では、スリープモードの間演算信号値を記憶するのに診断データパス内のラッチ（１４）が再使用される。 - 特許庁

When performing the logic scan test of the logic sections 80, 81, a test mode signal TEST is set to "1", and a normal scan test is performed by a simple scan path having the same number of bits as that of written data using a scan flip flop in which the selectors 10-12 and the flip flops 30-32 are paired.例文帳に追加

ロジック部８０，８１のロジックスキャンテストを行う際にはテストモード信号ＴＥＳＴを“１”とし、セレクタ１０〜１２とフリップフロップ３０〜３２とがそれぞれ対をなして構成するスキャンフリップフロップを用いた、書き込みデータ数と同じビット数の単純なスキャンパスによって、通常のスキャンテストを行うことができる。 - 特許庁

When performing a scan path test, a scan chain connects a plurality of first flip-flops included in a first circuit and a plurality of second flip-flops included in a second circuit in the form of a chain and operates as a shift register.例文帳に追加

スキャンチェーンは、スキャンパステストのときに、第１回路に含まれる複数の第１フリップフロップと、第２回路に含まれる複数の第２フリップフロップとを鎖状に接続してシフトレジスタとして動作する。 - 特許庁

To not only detect a manufacture defect (failure) of an integrated circuit but also make specifiable its generation position, even in the case where an output from the scan path is compressed and stored or where the number of scan paths is large.例文帳に追加

スキャンパスからの出力が圧縮格納される場合や、スキャンパス数が多い場合であっても、集積回路の製造不良（故障）を検出するだけでなく、その発生位置の特定を可能にする。 - 特許庁

A first scan head disposed at a first side in the paper path and a second scan head disposed at a second side on the paper path output digital image data relating to light reflected from an image moving through the heads, respectively.例文帳に追加

用紙経路における第１の側に配設された第１の走査ヘッドおよび用紙経路における第２の側に配設された第２の走査ヘッドは、各々、それらを通り過ぎて移動する画像から反射された光に関連づけられたデジタル画像データを出力する。 - 特許庁

This semiconductor integrated circuit 1 incorporates a scan input data used as a test data in a scan path test, and a scan output expected value data of an expected value for a test result, to be stored in two RAMs respectively independently each other.例文帳に追加

スキャンパステスト時にテストデータとして使用されるスキャン入力データと、テスト結果に対する期待値データであるスキャン出力期待値データとを、半導体集積回路１が内蔵する、互いに独立して設けられた２つのＲＡＭにそれぞれ記憶させる。 - 特許庁

The inquiry scan performance indicating means not only indicates the scan start/end of an inquiry message but also has a path for transmitting information to an instruction relay notifying means 28 in order to notify a slave device of the instruction of the start/end of inquiry scan performance.例文帳に追加

この問い合わせスキャン実行指示手段は問い合わせメッセージのスキャンの開始／終了を指示するのみでなく、スレーブデバイスに問い合わせスキャン実行の開始／終了の指示を通知するために、この情報を指示中継通知手段２８に伝えるパスを有している。 - 特許庁

The scan separation circuit 10 is provided with a selector 11 for selecting anyone out of the two signal lines, in addition to a selector 12 for constituting a scan path and an FF 13 therefor, and a switch controlling data latched by the each FF 13 from a test input terminal 2 via the scan path is used as an input selection signal SL of the selector 11.例文帳に追加

スキャン分離回路１０には、スキャンパスを構成するためのセレクタ１２とＦＦ１３に加えて、２本の信号線の内のいずれか一方を選択するセレクタ１１が設けられ、このセレクタ１１の入力選択信号ＳＬとして、テスト入力端子２からスキャンパスを介してＦＦ１３にラッチされた切替制御用のデータを用いる。 - 特許庁

The optical phase modulators 4, 5 scan the optical path length of the reference light and the signal light in the direction of an optical axis (depth direction of organism).例文帳に追加

光位相変調器４、５は、光軸方向（生体の深さ方向）の参照光及び信号光の光路長を走査する。 - 特許庁

The semiconductor integrated circuit including a user logic circuit is such that a circuit part that constitutes data shift comprises a register other than a scan cell, excluding a part immediately after a combination circuit, and a register constituent part other than the scan cell is utilized as a scan path.例文帳に追加

本発明は、ユーザロジック回路を含む半導体集積回路であって、データシフトをなす回路部分が、組み合わせ回路の直後を除いて、スキャンセル以外のレジスタで構成され、上記のスキャンセル以外のレジスタ構成部分がスキャンパスとして利用されることを特徴とする。 - 特許庁

In the conveyance path 24, a pre-scanning opening 46, a magnetic head 47, and a fine-scanning opening 50 are formed, and a pre- scan of the photographic film 26; reading of a magnetic record layer and a fine-scan are conducted at respective locations.例文帳に追加

搬送路２４には、プレスキャン用開口４６、磁気ヘッド４７、ファインスキャン用開口５０が形成されており、それぞれの位置で写真フイルム２６のプレスキャン、磁気記録層の読み取り、及びファインスキャンが行われる。 - 特許庁

A second circuit group includes a plurality of scan flip-flops (F11, F13 and F15) belonging to a second clock domain, and includes a second data path (101) which affects the first data path (102) with crosstalk.例文帳に追加

第２回路群は、第２のクロックドメインに属する複数のスキャンフリップフロップ（Ｆ１１、Ｆ１３、Ｆ１５）を備え、第１データパス（１０２）に対してクロストークにより影響を与える第２データパス（１０１）を含む。 - 特許庁

A circuit of a data route shown by a dashed line is constituted in a usual operation, and a circuit of a data route shown by a solid line is constituted in a scan-path test.例文帳に追加

通常動作時には破線で示すデータ経路の回路に対して、スキャンパステスト時に実線で示すデータ経路の回路を構成する。 - 特許庁

During the scan sample mode, the selectors SEL1-SEL3 are controlled so that they select the path from the user logic circuit 20 to the macro cell 23.例文帳に追加

スキャンサンプルモード時において、セレクタＳＥＬ１〜ＳＥＬ３は、ユーザ論理回路２０からマクロセル２３へのパスを選択するように制御される。 - 特許庁

A path from a memory means 2091 of the boundary scan test circuit 1063 to a flip-flop 213 in the logic block 210 is verified by using a selection circuit 202 for inputting an output of the flip-flop 213 into the boundary scan test circuit 1063, to thereby enable to test a stack fault of an aiming path only by operation control of boundary scan, and to simplify a test pattern.例文帳に追加

バウンダリスキャンテスト回路１０６３の記憶手段２０９１から論理ブロック２１０内のフリップフロップ２１３へのパスを、前記フリップフロップ２１３の出力をバウンダリスキャンテスト回路１０６３へ入力する選択回路２０２を用いて検証し、バウンダリスキャンの動作制御のみで目的としているパスの縮退故障をテストすることができ、テストパターンを簡略化できる。 - 特許庁

A PC prepares print data that a print device use to perform multi-path type printing in which printing is completed by having an ink head scan N (N≥2) times.例文帳に追加

ＰＣは、インクヘッドをＮ（Ｎ≧２）回走査させて印刷を完成するマルチパス方式を印刷装置に実行させるための印刷データを作成する。 - 特許庁

At least one of the sample and the X-ray beam is shifted to scan the spot along a scanning path crossing a characterizing portion of the surface.例文帳に追加

表面上の特徴部を横断するスキャン経路に沿ってスポットをスキャンするべく、サンプル及びＸ線ビームの中の少なくとも１つをシフトさせる。 - 特許庁

To provide a handy scanner that can scan a full sized document through a single path while maintaining the size of the scanner to be portably small.例文帳に追加

携帯可能と見なされることができる小さいサイズを維持しながら、単一パスでフルサイズ・ドキュメントを走査することができる手持型スキャナを提供する。 - 特許庁

In this flip-flop circuit for scan path test, a gate circuit 230 is provided in the following stage of a latch circuit comprising a master latch part 210 and a slave latch part 220.例文帳に追加

マスタラッチ部２１０とスレーブラッチ部２２０とからなるラッチ回路の後段にゲート回路２３０を設けて、スキャンパステスト用のフリップフロップ回路を構成する。 - 特許庁

To provide a technology for enabling a test using a scan path compression circuit in response to a power limitation in an LSI tester and a power supply noise limitation in a test environment.例文帳に追加

ＬＳＩテスタの電力制限やテスト環境での電源ノイズ制限に応じて、スキャンパス圧縮回路を用いたテストを可能にする技術を提供する。 - 特許庁

An interleave circuit for performing data diffusion processing is set in an output portion of the scan chain set as a path used for testing an integrated circuit such as an LSI.例文帳に追加

ＬＳＩなどの集積回路のテスト用パスとして設定されたスキャンチェインの出力部にデータ拡散処理を行うインターリーブ回路を設定した。 - 特許庁

At this time, the PLL counter copy uses a resistor incorporated into a test route including test facilitating means for testing the LSI by a scan path method.例文帳に追加

このとき、ＰＬＬカウンタコピーは、ＬＳＩをスキャンパス法により試験するための試験容易化手段を含む試験経路に組み込まれたレジスタを用いる。 - 特許庁

In this way, control is carried out so that signal is not transmitted by the input/output cells, to which the LSI chips 220 and 260 are connected, and connection of the scan path and the input/output cell is switched for performing simultaneous operation of the scan test.例文帳に追加

これにより、ＬＳＩチップ２２０、２６０を接続する入出力セルが信号のやりとりを行わないように制御し、スキャンテストの同時実行を可能なようにスキャンパスと入出力セルの接続を切り替える。 - 特許庁

To provide an image scanning and reading apparatus comprising a paper path whereon two scan heads are capable of appropriately scanning image data on both sides of a sheet by page, the scan heads, and input and output trays.例文帳に追加

用紙の両面の画像データを、２つの走査ヘッドがそれぞれの走査で１ページ分ずつ適切に処理可能な用紙経路と、走査ヘッドと、入力および出力トレイとを備える画像走査読取装置を提供すること。 - 特許庁

Between a buried core 11 and a custom logic section 12, a test shift register 13 constituting a scan path circuit for testing the buried core 11 of an input register and an output register is provided, and the first stage flip-flop of a scan path circuit 122 in the custom logic section 12 is connected with the last stage flip-flop of the test shift register 13.例文帳に追加

埋め込みコア１１とカスタムロジック部１２との間に、入力用レジスタおよび出力用レジスタで埋め込みコア１１テスト用のスキャンパス回路を構成するテスト用シフトレジスタ１３を備え、カスタムロジック部１２内のスキャンパス回路１２２の初段のフリップフロップとテスト用シフトレジスタ１３の最終段のフリップフロップとを接続する。 - 特許庁

When detecting session interruption, a BGP processing section 31 maintains path information of a BGP database 32 for a prescribed time, stops best path selection by a scan processing section 32, and carries out data transfer on the basis of path information stored in the BGP database 32.例文帳に追加

ＢＧＰ処理部３１によるセッション断の検知によって、ＢＧＰ処理部３１が、一定時間、ＢＧＰデータベース３２の経路情報を維持させるとともに、スキャン処理部３４のベストパス選択を停止させ、ＢＧＰデータベース３２の保持された経路情報に基づいて、データ転送を行うことができる。 - 特許庁

To provide a laser scan type microscope wherein an aperture diaphragm is arranged in front of a detector so as to have at least one detection optical path, and by which various kinds of wavelength of detected light are focused in the aperture diaphragm plane in the detection optical path.例文帳に追加

検出器の前に孔絞りが配置されている、少なくとも１つの検出光路を有するレーザ走査型顕微鏡であって、検出された光のさまざまな波長を検出光路内の孔絞り平面内へフォーカシングする。 - 特許庁

Shield wiring 24 or scan paths 26_1 to 26_3, whose signal levels in normal operation are held constant by NAND circuits 14_1 to 14_3, are wired on both sides of a clock path 22 adjacently to the clock path 22.例文帳に追加

シールド配線２４及びＮＡＮＤ回路１４_１〜１４_３により通常動作時の信号レベルが一定に保たれるスキャンパス２６_１〜２６_３の一方がクロックパス２２に隣接するように、クロックパス２２の両側に配線されている。 - 特許庁

A solution fixed point P1 of a nitrohydrofluoric acid on the top surface of a wafer W moves along a scan path S1 in a shape of an arc (almost linear) around an arm support axis.例文帳に追加

ウエハＷの上面におけるフッ硝酸の着液点Ｐ１は、アーム支持軸を中心とする円弧形状（ほぼ直線状）のスキャン経路Ｓ１に沿って移動する。 - 特許庁

A sustaining pulse generating section (3A) applies the upper and lower limits of a sustaining voltage pulse through a common sustaining pulse transmission path (J1-SC2) to the low side scan switching device (Q2Y).例文帳に追加

放電維持パルス発生部(3A)は放電維持パルス電圧の上限と下限とを、共通の放電維持パルス伝達路(J1−SC2)を通してローサイド走査スイッチ素子(Q2Y)に対して印加する。 - 特許庁

To reduce a time for initializing F/F (flip-flop) within a circuit, without adding a special reset circuit or a special signal pin on a board, in a scan path compressing circuit.例文帳に追加

スキャンパス圧縮回路において、専用のリセット回路及びボード上の専用信号ピンを追加せずに、回路内のＦ／Ｆ（フリップフロップ）の初期化の時間短縮を行う。 - 特許庁

A regional connection order decision part 103 decides connection order of a scan path circuit within an area divided by an allocation area division part 102 at random.例文帳に追加

領域内接続順序決定部１０３は、配置領域分割部１０２によって分割された領域内のスキャンパス回路の接続順序をランダムに決定する。 - 特許庁

To suppress the use of a wiring area to the minimum and to make performable the wiring of a scan path without affecting other signal wiring including the inside of hierarchical blocks.例文帳に追加

配線領域の使用を最小限に抑える共に、階層ブロック内を含め他の信号配線に影響を及ぼすことなくスキャンパスの配線を行うことを目的とする。 - 特許庁

To solve the problem that manufacturing defect location cannot be specified even if manufacturing defect can be judged by a scan path method for testing a circuit to be inspected in a semiconductor integrated circuit.例文帳に追加

半導体集積回路内の被検査回路をテストするスキャンパス手法では製造不良を判定することはできても、製造不良箇所を特定することはできない。 - 特許庁

To provide a path clipping drawing method which shortens the processing time in figure drawing, decreases an amount of memory use and clips at the same time of a scan-conversion of a drawn figure.例文帳に追加

図形描画時の処理時間を短縮しメモリ使用量が少なくて済む、描画図形のスキャンコンバージョンと同時にクリッピングを行うパスクリッピング描画方法を提供する。 - 特許庁

To provide a duplex scanner having movable cameras provided on one side of a document transport path and mirrors or light sources accompanying the cameras to scan a transparency.例文帳に追加

ドキュメント搬送路の一方側に設けられた可動カメラ及び該カメラに付随するミラー若しくは光源を有し、透明物の走査を行う両面スキャナを提供すること - 特許庁

To provide a broadcast receiver with enhanced ease of use capable of executing channel scan processing in a more proper timing in response to a transmission state of a transmission path.例文帳に追加

伝送路の伝送状態に応じたより適切なタイミングでチャンネルスキャン処理を行うことができ、使い勝手の向上した放送受信装置を提供する。 - 特許庁

To prevent malfunction of a circuit caused by influence of clock skew, in a scanning test circuit wherein a scan path is constituted by connecting in series flip-flop circuits with scanning function.例文帳に追加

スキャン機能付フリップフロップ回路を直列接続してスキャンパスを構成したスキャンテスト回路において、クロックスキューの影響による回路の誤動作を防止する。 - 特許庁

To provide a means for inspecting a module (DUT) to be tested, removed from a scan path for a chip test of ASIC, using a simple mechanism without using a special testing module or the like.例文帳に追加

ＡＳＩＣのチップ・テストのために、スキャン・パスから外れたＤＵＴを、特別なテスト・モヂュールなど無しに、簡単な機構で検査していく手段を実現すること。 - 特許庁

A first circuit group includes a plurality of scan flip-flops (F12 and F14) belonging to a first clock domain, and includes a first data path (102) which measures signal transfer delay.例文帳に追加

第１回路群は、第１のクロックドメインに属する複数のスキャンフリップフロップ（Ｆ１２、Ｆ１４）を備え、信号の伝達遅延を測定する第１データパス（１０２）を含む。 - 特許庁

Upon the receipt of an inspection start instruction, an inspection program instructs an image scanner to start reading and allows the image scanner to scan the entire face of a test chart of an inspection board by one path.例文帳に追加

検査プログラムは検査開始指示を受け付けるとイメージスキャナに読み取り開始を指示し、イメージスキャナに検査板のテストチャートの全面を１パスで走査させる。 - 特許庁

A latch circuit 10 for a scan-path is inserted into a combined circuit deep in logic to be divided into combined circuits 11, 12 having substantially same logical depth between flip flops 1-4 for the scan- path and the latch circuit 10, and a usual flip flop 9 operated in the usual operation is brought into a through condition, so as to shorten a final verifying pattern.例文帳に追加

論理が深い組み合わせ回路にスキャンパス用ラッチ回路１０を挿入して、スキャンパス用フリップフロップ１〜４及びスキャンパス用ラッチ回路１０間の論理の深さが略等しい組み合わせ回路１１、１２に分割すると共に、通常時に動作する通常フリップフロップ９をスルーとすることにより、最終的な検証パタンを短くする。 - 特許庁

Scan data inversion by a pixel array designating means 7, data selection for multi-path by an image selection designating means 5, multi-path data packing and overlap processing by a logical arithmetic means 4 are combined with respect to image data read from a memory 20 so that scan data generation for an ink jet head can be quickly and flexibly executed by hardware.例文帳に追加

メモリ２０から読み出した画像データに対して、画素配列指定手段７によるスキャンデータ反転、画素選択指定手段５によるマルチパス用データ選択、マルチパスデータパッキング、論理演算手段４によるオーバーラップ処理を組み合わせることでインクジェットヘッド用のスキャンデータ生成をハードウェアで高速、かつ、柔軟に行うことができる。 - 特許庁

A semiconductor integrated circuit including a scan path circuit includes an encryption data storage unit that stores a secret key B created by encrypting a chip ID with use of a secret key A, and an encryption circuit 104 that encrypts output data of the scan path circuit based on the secret key B and outputs the encrypted output data.例文帳に追加

本発明にかかる半導体集積回路は、スキャンパス回路を含む半導体集積回路であって、チップＩＤを秘密鍵Ａを用いて暗号化することにより生成された秘密鍵Ｂを格納する暗号化用データ格納部と、前記秘密鍵Ｂに基づいて前記スキャンパス回路の出力データを暗号化し、出力する暗号化回路と、を備える。 - 特許庁

The scan test circuit has a forward rotation/backward rotation control circuit that is inserted and connected between a sequence circuit and a combination circuit included in a path to be scan-tested, and makes the scan data outputted from the sequence circuit rotate in the forward and the backward directions, at an arbitrary timing outside the sequential circuit.例文帳に追加

本発明の実施の一形態に係るスキャンテスト回路は、順序回路と、スキャンテスト対象のパスに含まれる組合せ回路との間に挿入接続され、上記順序回路から出力されるスキャンデータを当該順序回路外部において任意のタイミングで正転及び反転させる正転／反転制御回路を備えているものである。 - 特許庁