| 例文 |
shift dataの部分一致の例文一覧と使い方
該当件数 : 1671件
The camera body 200 calculates the correction limit value Δh based on the data regarding the image circle diameter and restricts the shift amount of the imaging device 202 in the blurring correction.例文帳に追加
このイメージサークル径に係るデータに基づいてカメラボディ200は補正限界値Δhを求め、ぶれ補正の際の撮像素子202のシフト量を制限する。 - 特許庁
Shift data are outputted from the host control device to the slave control devices and further from the slave control devices to the slave control device on the downstream side.例文帳に追加
ホスト制御装置からスレーブ制御装置へ、また、上流側のスレーブ制御装置から下流側のスレーブ制御装置へシフトデータが出力される。 - 特許庁
The space k is filled with the combined positive and negative raw data 230 and 270, and the chemical shift image is acquired by executing the inverse Fourier transform.例文帳に追加
組み合わされた正及び負のローデータ230、270でk空間を充填し、逆フーリエ変換を実行することにより、ケミカルシフト画像を得る。 - 特許庁
A shift cell detecting circuit 6 is provided between a circuit 3 for latching a write data and a latch control circuit 4 of an NAND type flash memory.例文帳に追加
NAND型フラッシュメモリにおいて、書き込みデータを保持するラッチ回路3と、ラッチ制御回路4との間にシフトセル検出回路6を設ける。 - 特許庁
Data under processing in an application program under execution, an execution address and the like are stored for notifying the baseband 13 of a shift to a suspended state (S14).例文帳に追加
実行中のアプリケーションプログラムの処理途中のデータ、実行アドレス等を保存し、ベースバンド部13にサスペンド状態に移行することを通知する(S14)。 - 特許庁
To provide a transmitter for a radio type engine starter for adopting FSK(frequency shift keying) data conversion means of constitution which is suited to be made into microcomputer and reducing power consumption.例文帳に追加
マイクロコンピュータ化に適した構成のFSKデータ変換手段を採用し、消費電力の少ない無線式エンジン始動装置用送信機の提供。 - 特許庁
To provide a semiconductor memory which can generate highly accurate data without being affected by on-resistance of a shift switch for redundancy and parasitic capacity.例文帳に追加
冗長用シフトスイッチのオン抵抗や寄生容量の影響を受けず、精度の高いデータを生成するとができる半導体記憶装置を提供する。 - 特許庁
Stability of the apparatus and high-density recording can be realized by compensating decrease in the multiplicity of data, which occurs when the shift selectivity during the random phase shift multiple recording is desensitized to improve stability of the apparatus, by the combination with multiple recording of the data by rotating the random phase object 16.例文帳に追加
これにより、ランダム位相シフト多重記録時のシフト選択性を鈍感にして装置の安定性を向上させた時に落ちるデータの多重度を、ランダム位相物体16を回転にさせることによるデータの多重記録を併用して補うことにより、装置の安定性と高密度記録を両立させることができる。 - 特許庁
An image input/ output device 2 (3) reads a predetermined amount of the image position shift inspection file and a print form conversion section 222 applies a rasterizing treatment to the image position shift inspection file and converts it to print format data to directly transmit the converted print format data to a device 4 to be inspected through a transmission section 223.例文帳に追加
画像入出力装置2(3)は、この画像位置ずれ検査ファイルを所定量読み出し、印刷フォーム変換部222によってラスタライジング処理を行って所定の印刷フォーマットデータに変換し、送信部223を介して変換された印刷フォーマットデータを外部接続される被検査装置4に直接送信する。 - 特許庁
The control unit 30, while performing a cyclical timing shift within a known signal on a known signal disposed in other series referenced to a known signal disposed in one of the series where data signals are disposed, also performs timing shift on an additional known signal disposed in a series where no data signals are disposed.例文帳に追加
制御部30は、データ信号が配置される系列のうちのひとつに配置された既知信号を基準として、他の系列に配置された既知信号に、既知信号内での循環的なタイミングシフトを行いながら、データが配置されない系列に配置された付加的な既知信号に対してもタイミングシフトを行う。 - 特許庁
In the frame transmitting circuit 1 having a shift register which has data written by a device such as the CPU, and serially transmits the data as frames from a head bit 2s sequentially, an output of an FF 2s of the head bit of the shift register is connected to an input of an FF 2e of an end bit to form a loop L.例文帳に追加
CPUなどのデバイスでデータが書き込まれ、そのデータをフレームとして先頭ビット2sから順にシリアル送信するシフトレジスタを有するフレーム送信回路1において、シフトレジスタの先頭ビットのFF2sの出力を末尾ビットのFF2eの入力に接続してループLを形成したものである。 - 特許庁
A bit column to be outputted by every bit from a sigma/delta converter 1 synchronously with an operating clock is held to be delayed several cycles of an operating clock by a shift register 3, and bit data held by the shift register 3 are added to bit data from the sigma/delta converter 1 by an adding part 4, and an output signal SUM is outputted.例文帳に追加
動作クロックに同期してシグマデルタ変換部1から1ビットずつ出力されるビット列をシフトレジスタ3で動作クロックの数周期分遅延して保持し、加算部4がシフトレジスタ3の保持するビットデータとシグマデルタ変換部1からのビットデータを加算して出力信号SUMを出力する。 - 特許庁
With reference to a known signal arranged in one of sequences where a data signal is arranged, the control section 30 performs timing shift for an extra known signal, arranged in a sequence with data not being arranged, while performing cyclic timing shift of a known signal, arranged in other sequences within the known signal.例文帳に追加
制御部30は、データ信号が配置される系列のうちのひとつに配置された既知信号を基準として、他の系列に配置された既知信号に、既知信号内での循環的なタイミングシフトを行いながら、データが配置されない系列に配置された付加的な既知信号に対してもタイミングシフトを行う。 - 特許庁
A rewritable logic element configuring a phase detector and a phase adjustment device is connected to a clock signal and data signal input stage of a multiplexer circuit so as to detect a phase shift of a data signal with respect to a clock signal and adjust the phase in a way of absorbing the phase shift as a result thereby eliminating a bit error.例文帳に追加
マルチプレクサ回路のクロック信号およびデータ信号入力段に、位相検出器および位相調整器を書き換え可能な論理素子を接続することで、クロック信号に対するデータ信号の位相ずれを検出し、その結果に応じて位相ずれを吸収するように位相を調整し、ビット誤りを無くすことができる。 - 特許庁
This waveform shaping digital filter circuit is provided with a shift register part 100 for shifting input data, a variable tap coefficient multiplying part 1120A for multiplying and outputting a tap coefficient in respect to the data from the shift register part and an adder 1130 for adding all the outputs of the variable tap coefficient multiplying part 1120A.例文帳に追加
本発明による波形整形デジタルフィルタ回路は、入力データをシフトするシフトレジスタ部1110と、シフトレジスタ部からのデータに対してタップ係数を乗算し出力するための可変タップ係数乗算部1120Aと、可変タップ係数乗算部1120Aの出力をすべて加算する加算器1130とを備える。 - 特許庁
A data multiplexing part 102 performs time division multiplexing of the data of input digital data terminals 101 consisting of N systems, the multipelxed data are inputted to a shift register 103 having N-stage registers needed to delay the data, and the data stored in the register are successively shifted to the next register to be delayed by inputting a clock to the register 103 from a clock input terminal 104.例文帳に追加
N系統ある入力ディジタルデータ端子101のデータを、データ多重化部102で時分割多重化し、多重化したデータを遅延させるのに必要なN段のレジスタを有するシフトレジスタ103に入力し、シフトレジスタ103にクロック入力端子104からクロックを入力することでレジスタに格納されたデータを順番に次レジスタにデータを移動させ遅延させる。 - 特許庁
The sound volume controller 2 which inputs synthesized sound data from a channel data synthesis part 1 putting together channel data of a musical sound consisting of a plurality of channels and performs sound control over the synthesized sound data includes a sound level shift-up part 12a which shifts up the sound volume data of the inputted synthesized sound data by a specific sound level.例文帳に追加
複数のチャネルからなる楽曲のチャネルデータを合成するチャネルデータ合成部1と、チャネルデータ合成手段からの合成サウンドデータを入力し、当該合成サウンドデータに音量調整を施す音量調整装置2において、入力した合成サウンドデータの音量データを、所定音声レベル分だけシフトアップする音声レベルシフトアップ部12aを含むようにした。 - 特許庁
When a shift clock signal is inputted into the slave control device in a state inputting the shift data, the slave control device judges that the host control device was converted into a state capable of serially communicating, and serially communicates with the host control device.例文帳に追加
シフトデータが入力されている状態で、スレーブ制御装置にシフトクロック信号が入力されると、当該スレーブ制御装置はホスト制御装置とシリアル通信可能な状態になったと判断し、ホスト制御装置とシリアル通信を行う。 - 特許庁
When imaging conditions are altered under a state where the number of lines between the read line and the clear line is not larger than the number of lines of the matrix, read line shift data for outputting a read line select signal is delivered to the read line shift register.例文帳に追加
読み出しラインとクリアラインの間のライン数がマトリックスのライン数以下において、撮像条件が変更された場合、読み出しライン選択信号を出力するための読み出しライン用シフトデータを、読み出しライン用シフトレジスタへ出力する。 - 特許庁
The calculating means calculates the amount of relative recorded position shift of the pair of test patterns 312, 314 based on the mutual relationship of the density data of the pair of test patterns 312, 314, and then calculates the amount of shifted angle of the recording head based on the amount of relative recorded position shift.例文帳に追加
前記算出手段は、一対のテストパターンの濃度データの相互の相関に基づいて、一対のテストパターンの相対的な記録位置ずれ量を算出し、前記記録位置ずれ量に基づいて記録ヘッドの角度ずれ量を算出する。 - 特許庁
In a correction mode, values obtained by performing A/D conversion of reference voltages Vr1 and Vr2 through the level shift circuit 14 and values obtained by performing A/D conversion of reference voltages Vr2 and Vr3 through the level shift circuit 15 are maintained as a correction value in a correction data holding circuit 19.例文帳に追加
補正モードでは、基準電圧Vr1、Vr2をレベルシフト回路14を通してA/D変換した値と、基準電圧Vr2、Vr3をレベルシフト回路15を通してA/D変換した値とを補正値として補正データ保持回路19に保持する。 - 特許庁
Two time constant circuits as a 6-bit shift circuit 26 and a 2-bit shift circuit 27 are provided with a time constant switching part 26 in an ACC (auto color calibration) circuit 8, a switch 25 is switched by killer discrimination data output from a color killer circuit 9.例文帳に追加
ACC回路8内の時定数切替部26に6ビットシフト回路26と2ビットシフト回路27という2つの時定数回路を設け、カラーキラー回路9から出力されるキラー判別データにより切替スイッチ25を切り換えるようにする。 - 特許庁
The gate pattern of the dimension shift quantity larger than the prescribed value is extracted and parallel auxiliary patterns are formed in a parallel auxiliary pattern forming section 607 in accordance with the dimension shift quantity to this gate pattern, by which the mask data 610 of the gate wiring pattern is formed.例文帳に追加
寸法シフト量が所定の値よりも大きいゲートパタンを抽出し、そのゲートパタンに対し寸法シフト量に基づいて平行補助パタン作成部607で平行な補助パタンを作成し、ゲート配線パタンのマスクデータ610を作成する。 - 特許庁
Based on a weighting data signal A outputted from the control circuit 12, a phase interpolation circuit 16 performs a phase shift by a phase shift amount obtained by further dividing a phase difference between the frequency-divided clocks phj, phj+1, and performs output as an output clock fout1.例文帳に追加
位相補間回路16は、制御回路12から出力される重み付けデータ信号Aに基づいて、分周クロックphj,phj+1間の位相差の間を更に細分化した位相シフト量で位相シフトさせ、出力クロックfout1として出力する。 - 特許庁
The parallel fuse signals of the fuse circuit parts 12 are converted into a serial signal by the shift register circuit 13, and transmitted through one data signal line to the shift register circuit 14, and return to the original parallel fuse signals, and inputted to the comparator circuit 11.例文帳に追加
ヒューズ回路部のパラレルヒューズ信号はシフトレジスタ回路13によりシリアル信号に変換されて1本のデータ信号線を通して、シフトレジスタ回路14に送られ、ここで元のパラレルヒューズ信号に戻り、コンパレータ回路に入力される。 - 特許庁
The data obtained from a table of EEPROM saved by associating the various amounts of the previously determined color shifts with the temperature when the amounts of the shifts are determined is used without performing detection of the patterns for correction and color shift calculation at the time of the color shift correction.例文帳に追加
色ずれ補正時に補正用パターンの検出、色ずれ算出を行うことなく、予め求められた各種色ずれ量をずれ量を求めた時の温度と関係付けて保存したEEPROMのテーブルから得たデータを使用する。 - 特許庁
To make the flaw of an image substantially inconspicuous in an LED array printer, by absorbing the shift of pixel data caused by the line shift between LED arrays and reducing the adverse effect exerted on an image of the inferior light emitting element in the LED arrays.例文帳に追加
LEDアレイプリンタにおいて、LEDアレイ間のラインずれによる画素データのずれを吸収することができ、さらにはLEDアレイ内の不良発光素子の画像に与える悪影響を少なくし、その欠陥を実質的に目立たなくする。 - 特許庁
A drift correction means 13 calculates a width of phase shift in the output frequency to monitor a drift of the output frequency and corrects the drift by adding an offset equivalent to the width of phase shift to the history data, when the output frequency is deviated from a predetermined width range.例文帳に追加
ドリフト補正手段13は、出力周波数の位相偏差幅を算出して出力周波数のドリフトを監視し、あらかじめ決められた幅の範囲をはずれた場合に、履歴データに対して、ずれ幅分のオフセットを加えてドリフトを補正する。 - 特許庁
Positional shift is then operated using two decimated images, both main images are aligned using the operated positional shift and then the data at the corresponding pixel position of both images are synthesized to generate an image where blur is regulated.例文帳に追加
そして、2枚の間引画像を用いて位置ずれ量を演算し、この位置ずれ量を用いて両本撮影画像の位置合わせをした後、両画像の対応する画素位置のデータの合成演算をしてボケ味を調整をした画像を作成する。 - 特許庁
A ROM 52 of a control portion 50 of a droplet discharging device stores impact position correction data LRD where a shift amount of impacted droplet to a target position is related to a power ratio of a pair of laser beams reducing the shift amount.例文帳に追加
液滴吐出装置の制御部50のROM52には、着弾した液滴の目標位置に対するシフト量と該シフト量を縮小する一対のレーザ光のパワーの比率とが関連付けられた着弾位置補正データLRDが記憶されている。 - 特許庁
To prevent the occurrence of illegal operation in the case of shifting data in order to update a card and to attain sure and safe data shift for the update of the card by reducing dangerousness of wire tapping of data without storing data read out from and old card in a non-volatile memory at the time of updating an IC card and limiting the writing frequency of data only to one operation.例文帳に追加
ICカード更新時に、旧カードから読み出したデータを不揮発性メモリに保存することなくして、データの盗聴の危険性を低下させ、また新カードへの更新時にデータ書き込み回数を1回に制限することにより、カード更新時のデータ移行の際の不正をなくし、確実で安全なカード更新時データ移行を実現することを目的とする。 - 特許庁
In transferring the image data to a white/black dual beam print engine, a CPU 12 sets in a register (not shown in Figure) a transfer start address, data transfer quantity and address shift quantity by each DMAC, so that the two DMAC used for transferring the image data input/transfer the image data at every one line by one line each, corresponding to the data width d of one line.例文帳に追加
白黒デュアルビームプリントエンジンに画像データを転送する場合には、CPU12は、1ラインのデータ幅dに応じて、転送に使用する2つのDMACが1ライン置きに1ライン分ずつ画像データを入力して転送するように、各DMAC毎に、転送開始アドレス、データ転送量、及びアドレスシフト量を図示しないレジスタに設定する。 - 特許庁
The transceiving shift register 902 sends out received data, as effective received data VDR, from a changing point of the first received data SDR after setting for reception start to the transceiving buffer register 904, and transmits, as effective transmission data, transmission data SDS received from the transceiving buffer register 904 after setting for transmission start.例文帳に追加
送受信シフトレジスタ902は、受信開始の設定後の最初の受信データSDRの変化点から受信データを有効な受信データVDRとして送受信バッファレジスタ904に送出し、送信開始の設定後から送受信バッファレジスタ904から受領した送信データSDSを有効な送信データとして送信する。 - 特許庁
The method for analyzing the process data, which analyzes a process state on the basis of the process data, analyzes a correlation in time series process data being collected by shifting a time, searches the shift time having the closest correlation, and describes relationships between the process data as a model for responding the process by using the time series process data that is selected from results of the search.例文帳に追加
プロセスデータをもとにプロセス状態を解析するプロセスデータの解析方法において、収集したプロセス時系列データについて時間をシフトして相関を分析し、最も相関が強くなるシフト時間を探索し、探索結果から選択したプロセス時系列データを用いて、プロセスデータ間の関係をプロセス応答モデルとして記述する。 - 特許庁
The distortion correction method includes the step of collecting k spatial data in a plurality of data reading directions and convert the data to a plurality of images, the step of preparing a corresponding pixel shift map for each of the images, the step of correcting a geometric distortion in a corresponding image on the basis of the pixel shift maps, and the step of combining all of the images whose geometric distortions are corrected.例文帳に追加
複数のデータ読み出し方向においてk空間データを収集し、前記データを複数の画像に変換するステップと、前記各画像について対応するピクセルシフトマップを作成するステップと、前記ピクセルシフトマップに基づいて対応する画像における幾何学的歪みを補正するステップと、幾何学的歪みを補正された全ての画像を結合するステップとが含まれている。 - 特許庁
The integrated circuit device 10 includes a shift register 18 which includes first to Nth (N is an integer of 2 or larger) registers 12_1, ..., 12_N, is input with serial data SD and outputs the serial data SD through the first to Nth registers 12_1, ..., 12_N, and a special register 19 which holds an output SR of the shift register 18 and outputs the serial data SD.例文帳に追加
集積回路装置10は、第1〜第N(Nは2以上の整数)のレジスター12_1、・・・、12_Nを有するシフトレジスター18であって、シリアルデータSDを入力し、第1〜第Nのレジスター12_1、・・・、12_Nを介してシリアルデータSDを出力するシフトレジスター18と、シフトレジスター18の出力SRを保持し、シリアルデータSDを出力する専用レジスター19と、を含む。 - 特許庁
The method for designing a phase shift mask includes steps of: placing an underlay pattern 102 in the layout data designing a phase shift mask; placing a first overlay pattern 100 overlapping the underlay pattern 102 and a second overlay pattern 101 not overlapping the underlay pattern in the layout data; and placing a dummy underlay pattern 105 overlapping the second overlay pattern 101 in the layout data.例文帳に追加
位相シフトマスクの設計方法は、位相シフトマスクを設計するレイアウトデータに、下層パターン102を配置するステップと、レイアウトデータに下層パターン102と重なる第1の上層パターン100及び下層パターンと重ならない第2の上層パターン101を配置するステップと、レイアウトデータに第2の上層パターン101と重なるダミー下層パターン105を配置するステップとを備えている。 - 特許庁
The data transfer trouble by skewing is avoided in transition from a scan shift operation to a system operation, since an input data is latched to a master latch means, synchronized with leading-up of an input lock, and since the input data latched by the master latch means is prevented from being transferred to a slave latch means in the next step, in the transition from the scan shift operation to the system operation.例文帳に追加
スキャンシフト動作からシステム動作に遷移する際に、入力クロックの立下がりに同期して入力データをマスターラッチ手段にラッチさせる一方、当該マスターラッチ手段にラッチされる入力データが次段のスレーブラッチ手段に転送されるのを阻止するので、スキャンシフト動作からシステム動作に遷移する際のスキューによるデータ転送不具合を回避し得る。 - 特許庁
The DMA transfer control circuit 1, which DMA-transfers a plurality of data between a plurality of devices in response to a command instruction commanding DMA transfer from a CPU 3, comprises a first shift register 11 and a second shift register 12 for storing the first and last DMA-transferred data of the plurality of data DMA-transferred in response to the command instruction, respectively.例文帳に追加
複数のデバイス間で、CPU3からのDMA転送を指示する指示命令に応じて複数のデータをDMA転送するDMA転送制御回路1において、指示命令に応じてDMA転送された複数のデータのうち、最初にDMA転送されたデータを記憶する第1シフトレジスタ11と最後にDMA転送されたデータを記憶する第2シフトレジスタ12とを備えた。 - 特許庁
Both a data signal line LD where a data signal D designating a tone of each light emitting element E is supplied, and a shift register 43 sequentially selecting each unit circuit U are arranged on a surface of the first substrate 10.例文帳に追加
第1基板10の面上には、各発光素子Eの階調を指定するデータ信号Dが供給されるデータ信号線LDと、各単位回路Uを順次に選択するシフトレジスタ43とが配置される。 - 特許庁
A test data generation part 3 generates pieces of parallel data TP1, TP2, TP3 for operating the flip-flops 11-13 and the flip-flops 21-23 as shift registers to be output to the serializers 101, 102, 103.例文帳に追加
テストデータ生成部3は、フリップフロップ11〜13およびフリップフロップ21〜23をシフトレジスタとして動作させるためのパラレルデータTP1、TP2、TP3を生成してシリアライザ101、102、103へ出力する。 - 特許庁
The unit dot control data written in the FIFO memory 430 are supplied via a Tmp register 440 to a shift register 450, and converted into serial data, and supplied via a driver 460 to a blanker 32.例文帳に追加
FIFOメモリ430に書き込まれた単位ドット制御データは、Tmpレジスタ440を介してシフトレジスタ450に供給され、ここでシリアルデータに変換され、ドライバ460を介してブランカ32に供給される。 - 特許庁
When an FPGA data memory storing the called module is specified, subsequently, to the shift register 40 and reset to a calling module, data retreated into the retreat stack 45 is rewritten to the flip-flop 43b.例文帳に追加
その後、呼び出し先のモジュールを記憶したFPGAデータメモリをシフトレジスタ40に指定させ、呼び出し元のモジュールに復帰する際には、退避スタック45に退避されたデータがフリップフロップ43bに書き戻される。 - 特許庁
A comparison section of the kth stage has a shift register 72-k as a delay means holding data totaling to 2^k-1 or a comparator 70-k outputting a larger one of two input data to a comparison section of the subsequent stage.例文帳に追加
第k段比較部は2^k−1個のデータを保持する遅延手段であるシフトレジスタ72−k及び、2つの入力データのいずれか大きい方を次段比較部へ出力する比較器70−kを有する。 - 特許庁
Then another beacon station and a client station that received the beacon packet from the station 11 decide a timing for shifting to the next data period, on the basis of the position information of the received beacon packet and perform the shift to the data period in the decided timing.例文帳に追加
そのビーコンパケットを受信した他のビーコン局、およびクライアント局は、それが有する位置情報を基に次のデータ期間に移行させるタイミングを決定し、その決定したタイミングでデータ期間に移行させる。 - 特許庁
A selector 35 selects the data for integer frequency division operated by the computing element 34 or the data for fraction frequency division held by the shift register 33 in accordance with a lock detection signal from a phase comparator 24.例文帳に追加
セレクタ35は、位相比較器24からのロック検出信号に応じて演算器34により演算された整数分周用のデータ、又はシフトレジスタ33に保持された分数分周用のデータを選択する。 - 特許庁
An equalizer 70_n shapes the waveform of the data C_n on the basis of a characteristic where coefficients P_na and P_nb are set so as to reduce a peak shift amount L_n, and the equalizer 70_n outputs the reproduced data D_n.例文帳に追加
データC_nは、イコライザ70_nでピークシフト量L_nが減少するように係数P_na,P_nbが設定された特性に基づいて波形整形され、同イコライザ70_nから再生データD_nが出力される。 - 特許庁
The receiver is arranged so that the phase-shift circuit is switched by a phase selection signal whose frequency is lower than the frequency deviation of modulated data in the FSK radio frequency signals and higher than the frequency of data transmission rate.例文帳に追加
FSK無線周波数信号における被変調データの周波数偏移よりも低く、かつデータ転送速度周波数よりも高い位相選択信号によって移相回路が切り換えられるように配置される。 - 特許庁
To enable a liquid crystal display device to perform sure data transfer having no phase shift and to reduce power consumption by providing liquid crystal drivers which are cascaded and by generating a clock signal synchronized with display data in all liquid crystal drivers.例文帳に追加
カスケード接続された液晶ドライバを備え、表示データに同期したクロック信号を各液晶ドライバ全てで生成することで、位相のずれの無い確実なデータ転送と、低消費電力化を可能とする。 - 特許庁
In addition, when data communication is not carried out, a modulation system is switched to a BPSK to perform sound communication, and conversely, when sound communication is not carried out, the modulation system is switched to, for example, a π/4 shift QPSK to perform data communication.例文帳に追加
また、データ通信を行わないときは変調方式をBPSKに切替えて音声の通信を行い、逆に音声通信を行わないときは変調方式を例えばπ/4シフトQPSKに切り替えてデータの通信を行う。 - 特許庁
| 例文 |
| Copyright © Japan Patent office. All Rights Reserved. |
|
ログイン |
Weblio会員(無料)になると
|
|
ログイン |
Weblio会員(無料)になると
|