「system cache」に関連した英語例文の一覧と使い方(19ページ目) - Weblio英語例文検索

To provide a processor system allowing prevention of reduction of system performance without drastically expanding circuit size when a defect is present in a part of a word line of an SRAM (Static Random Access Memory) used for a cache memory or even when a part of the word line fails.例文帳に追加

キャッシュメモリに使用されるＳＲＡＭのワードラインの一部に欠陥がある場合やワードラインの一部が故障してしまった場合であっても、回路サイズを大幅に拡大することなく、システム性能の低下を防止することができるプロセッサシステムを提供すること。 - 特許庁

This data managing method is provided with a step for identifying the generation of a request to data in a system memory from a device and the absence of the requested data in a data storage area 204 of a cache memory 128 at present and a step for reading data out of a system memory to the data storage area 204.例文帳に追加

デバイスによるシステム・メモリのデータ要求が発生し、要求されたデータが現在キャッシュ・メモリ１２８のデータ記憶領域２０４に存在しないことを識別するステップと、システム・メモリからデータ記憶領域２０４にデータを読み出すステップを備える。 - 特許庁

The system is equipped with a system that continuously recognizes cache memory (C1, C2), devices that possess the line group if exists, and devices that possess individual lines in the line group if exists.例文帳に追加

単一のメモリ・トランザクションによって１つのライン・グループを読み出してキャッシュに格納するキャッシュ・メモリ（Ｃ１、Ｃ２）と、存在する場合、そのライン・グループを所有するデバイスと、存在する場合、そのライン・グループ内の個々のラインを所有するデバイスを継続的に認識しているシステムを備える。 - 特許庁

An operating system that provides performance measurement is provided with a mechanism 11 that generates interruptions periodically in order to conduct profiling and a program 12 that conducts the profiling, and obtains the contents of an instruction cache and a data cache 15 in the computer by the program 12 that conducts the profiling at every occurrence of the interruptions.例文帳に追加

性能測定を提供するオペレーティングシステムにおいて、プロファイリングを行うために定期的に割り込みを発生させる手段１１と、前記プロファイリングを行うプログラム１２とを有し、前記割り込みの発生都度、前記プロファイリングを行うプログラム１２によって、計算機内の命令キャッシュ、およびデータキャッシュ１５の内容を取得する。 - 特許庁

To provide a method and a system used for accessing a designated cache line by using previously decoded base address offset bits stored with a register file, which eliminate the need to execute entire address decoding in a cache access path and replace an address generation adder multiple logic with a single-level rotation device/multiplexer logic.例文帳に追加

レジスタファイルによって格納された、以前に復号されたベースアドレスオフセットビットを用いて、指定されたキャッシュラインにアクセスし、キャッシュアクセス経路において全アドレス復号を実行する必要性を無くし、アドレス発生加算器の多レベル論理を単一レベルの回転装置／マルチプレクサ論理によって置換するための方法およびシステムを提供する。 - 特許庁

In the multiprocessor system 100, a memory manager 200 makes a processor 110 execute matching processing while ensuring the matching property between a data cache 116 and a shared memory 158 of the processor 110 on condition that the address of a read request from a processor 120 is contained in the range of addresses for which the matching property of the data cache 116 and the shared memory 158 is requested.例文帳に追加

マルチプロセッサシステム１００におけるメモリマネージャ２００は、プロセッサ１２０からのリード要求のアドレスが、プロセッサ１１０のデータキャッシュ１１６と共有メモリ１５８との整合性が要求されるアドレスの範囲に含まれることを条件に、データキャッシュ１１６と共有メモリ１５８との整合性を保つ整合処理をプロセッサ１１０に実行せしめる。 - 特許庁

To provide a server and a connection destination server switching control method for switching the connection destination of the server, which distributes, even when there are a plurality of content servers for distributing content, a load to each cache server, reduces the overall load, dynamically changes logical network configurations according to the load of each cache server, and achieves a larger-scale network system.例文帳に追加

コンテンツ配信元であるコンテンツサーバが複数の場合であっても、それぞれのキャッシュサーバに負荷を分散させ、全体の負荷を低減し、各キャッシュサーバの負荷に応じて動的に論理的なネットワーク構成の変更し、より大規模なネットワークシステムの実現する、サーバおよび該サーバの接続先を切替える接続先サーバ切替制御方法を提供する。 - 特許庁

This system and device comprises fetching a program code; translating the program code; emitting the translated program code into at least one code cache; and executing the translated code within the at least one code cache in lieu of associated program code when a semantic function of the associated program code is requested.例文帳に追加

本システムおよび本方法は、プログラムコードをフェッチすること、プログラムコードを変換すること、変換されたプログラムコードを少なくとも１つのコードキャッシュに発行すること、および、関連するプログラムコードの意味論的機能が要求される場合、関連するプログラムコードの代わりに少なくとも１つのコードキャッシュ内の変換されたコードを実行することに関する。 - 特許庁

Inside the operating system(OS), a managing table is provided for controlling the state of using the cache and when starting the process, the OS receives the position information of a most frequent execution part (main part) from the relevant process and controls the load address of the process so as not to overlap a cache address corresponding to the main part with an existent process by collating the information with the managing table.例文帳に追加

ＯＳ内にキャッシュの使用状態を制御するための管理テーブルを設け、ＯＳはプロセス起動時に、最頻実行部分（主要部）の位置情報を当該プロセスから受取り、管理テーブルとの照合により、主要部に対応するキャッシュアドレスが既存のプロセスとの間で重複しない様に、プロセスのロードアドレスを調整する。 - 特許庁

This data distribution system is constituted of a data distribution server 10, an access server 50 for transferring desired data to each user, and a network cache device 30 arranged in a network 2 which is provided with a cache functioning part 31 for temporarily holding data from the data distribution server 10 and an exchange functioning part 32 for routing the stored data to an access server 50 corresponding to a destination user.例文帳に追加

データ配信サーバ１０と、各ユーザに所望のデータを転送するアクセスサーバ５０と、ネットワーク２の中に設けられ、かつ、データ配信サーバ１０からのデータを一時的に保持するキャッシュ機能部３１とその格納したデータを宛先ユーザに対応するアクセスサーバ５０にルーティングする交換機能部３２とを有するネットワークキャッシュ装置３０と、から構成する。 - 特許庁

An image processing apparatus for mounting a hard disk device as a storage part of image data, and the like, includes a cache memory for more rapidly performing access to the hard disk device and raising processing speed in a whole system, and then, normally carries out asynchronous operation which writes data to a high-speed accessible cache memory, in place of directly writing to the hard disk device.例文帳に追加

画像データなどの記憶部としてハードディスク装置を搭載した画像処理装置では、ハードディスク装置へのアクセスを高速化してシステム全体の処理速度を高めるためにキャッシュメモリを設け、通常はデータをハードディスク装置に直接書き込む代わりに高速アクセスが可能なキャッシュメモリに対して書き込む非同期動作を行うようにする。 - 特許庁

And, the device writes in the transmission interface information, and a change processing result of the header information including control information of the IP header and the explicit multicast system in the cache memory 109 as the relay processing information.例文帳に追加

そして、送出インタフェース情報と、ＩＰヘッダ及び明示的マルチキャスト方式における制御情報を含むヘッダ情報の変更処理結果とを、中継処理情報としてキャッシュメモリ１０９に書き込む。 - 特許庁

To provide a method and a device for selecting and retaining contents in a cache system, enhancing a hitting rate by retaining only such contents as having a high access frequency above a predetermined threshold and by not retaining such contents as having a low access frequency below the threshold.例文帳に追加

設定閾値を超えてアクセス数の多いコンテンツのみを保持し、閾値を下回りアクセス数の少ないコンテンツは保持しないことでヒット率を向上させるキャッシュシステムのコンテンツ選定保持方法及び装置の提供。 - 特許庁

In an information processor in which a main storage device 2 is managed by page units, the information of the page size is set in each entry of a page size register 11 in which the value is made variable even during a system operation and a page history memory cache 13.例文帳に追加

主記憶装置２がページ単位で管理されている情報処理装置において、システム動作中にも可変に値をとるページサイズレジスタ１１と、ページ履歴メモリキャッシュ１３の各エントリにページサイズの情報を設けた。 - 特許庁

To perform a system for accelerating write to a memory control unit by successively performing write cache based on the log of data to be written in a storage device and a method provided by a computer.例文帳に追加

記憶装置に書き込まれるべきデータのログを主体とする順次書き込みキャッシュの実行によって記憶制御装置に対する書き込みを加速させるシステム及びコンピュータによって実現される方法を提供。 - 特許庁

When a request for reducing the size of the same file is given from a high-order software 5, file system information is changed and a block recording the pertinent data is registered in a cache controlling software 3 as writeback data.例文帳に追加

上位ソフトウエア５から同ファイルのサイズを縮小する要求がだされると、ファイルシステム情報を変更して、該当データを記録しているブロックをライトバックデータとしてキャッシュ制御ソフトウエア３に登録する。 - 特許庁

According to one embodiment of the present invention, an information processor accessible to a first external storage includes a host system, a second external storage, a volatile memory, first cache control means, termination processing means, and initialization means.例文帳に追加

実施形態によれば、第１外部記憶装置をアクセス可能な情報処理装置は、ホストシステム、第２外部記憶装置、揮発性メモリ、第１キャッシュ制御手段、終了処理手段及び初期化手段を具備する。 - 特許庁

To prevent the effect of a cache mechanism due to a prefetch instruction, from becoming invalid caused by accessing a system having a plurality of processors sharing a memory device by simultaneous access to the memory device, using a simple circuit configuration.例文帳に追加

メモリ装置を共有する複数プロセッサからなるシステムで、プリフェッチ命令によるキャッシュ機構の効果が、メモリ装置への競合アクセスに起因して無効となることを、簡単な回路構成で防止すること。 - 特許庁

A bit signal is sent to an enable-line 12 by successive sequence, when a tag value corresponding to a second address B is written in CAM, data inputted to cache from the address A exists in a system 22 relating to a tag value of the address B.例文帳に追加

後続シーケンスでイネーブル線１２にヒット信号を送り、第２アドレスＢに対応するタグ値をＣＡＭに書込むと、アドレスＡからキャッシュに入れたデータは、アドレスＢのタグ値に関連するシステム２２に存在する。 - 特許庁

To eliminate possibility that the cash hit ratio of a task is lowered owing to processing of another task in a computer system having a microprocessor which performs parallel processing of a plurality of tasks, a cache memory and a main memory.例文帳に追加

複数のタスクを並行処理するマイクロプロセッサ、キャッシュメモリ及びメインメモリを備えたコンピュータシステムにおいて、あるタスクの処理によって、別のタスクのキャッシュヒット率が低下する可能性をなくすことを目的とする。 - 特許庁

The server maintains a cache (e.g., in system memory) that can store contents (including contents from data tables) so as to increase the efficiency of subsequently providing the same contents to satisfy client Web requests.例文帳に追加

サーバは、コンテンツ（データテーブルからのコンテンツを含む）を格納することができるキャッシュ（例えば、システムメモリ内の）を保持し、後でクライアントのＷｅｂ要求に応じるため同じコンテンツを供給する際の効率を高めることができる。 - 特許庁

To provide a data consistency control system which, while simplifying data consistency control, eliminates the need for a cache agent to have a buffer of sufficiently large size to prevent deadlock, and a data consistency control method.例文帳に追加

データ一貫性制御を単純なものとしつつ、キャッシュエージェントにデッドロックを防止するための十分大きなサイズのバッファを持つ必要のないデータ一貫性制御システム及びデータ一貫性制御方法を提供する。 - 特許庁

Accordingly, the security protection mode (third level of privilege) constructed by an unaggressive method is provided on a processor system 10 including a processor core, a command and data cache, a write buffer and a memory management unit.例文帳に追加

この様に、プロセッサ・コア、命令およびデータ・キャッシュ、書き込みバッファおよびメモリ管理ユニットを含むプロセッサ・システム（１０）上に、非侵略的な方法で構築された機密保護モード（特権の第３レベル）が具備される。 - 特許庁

Can result in significant performance improvements if there are several files owned by UIDs (user IDs) not in system databases (for example untarring the linux kernel sources as root); should be kept small to reduce cache coherency problems. 例文帳に追加

システムデータベースにない UID (ユーザーID) で所有されるファイル(たとえば root で tar を展開した linux カーネルのソース) が少ないと、顕著な性能の向上が見られる。 キャッシュのコヒーレンス問題を少なくするために小さな値にすべきである。 - JM

A disk array system 100 has a microprogram 211 for, by the residence instructions from the residence management program 422, making the data set on the logical volume of the corresponding logical volume name resident in the cache memory 230.例文帳に追加

また、ディスクアレイ装置１００は、常駐管理プログラム４２２からの常駐指示を受けて、該当する論理ボリューム名の論理ボリューム上のデータセットをキャッシュメモリ２３０に常駐するマイクロプログラム２１１を有する。 - 特許庁

I think 2 viable options are to generate uncompressed Zip archives (since you don't reduce a lot the size of picture and video files by compressing them) or to generate compressed Zip archive using a cache system. 例文帳に追加

まずは未圧縮の Zip アーカイブを作成すること(画像ファイルや動画ファイルは、もともとそれ以上の圧縮を期待できないため)、もうひとつはキャッシュシステムを利用して圧縮済みの Zip アーカイブを作成することです。 - PEAR

To allow a first storage device to unitarily manage cache residence setting in a second storage device that is an external storage device, in a storage system with an external storage connection configuration.例文帳に追加

本発明の課題は、外部ストレージ接続構成のストレージシステムにおいて、第１ストレージ装置が外部ストレージ装置である第２ストレージ装置におけるキャッシュ常駐化設定を一元的に管理できるようにすることである。 - 特許庁

This system is provided with: a layer-2 switch accommodating a plurality of subscriber terminals; and a router device which is connected to the layer-2 switch and manages IPv6 addresses of the subscriber terminals and a link layer address using a neighbor cache.例文帳に追加

本発明は、複数の加入者端末を収容するレイヤ２スイッチと、レイヤ２スイッチに接続され、加入者端末のＩＰｖ６アドレスとリンク層アドレスを近隣キャッシュによって管理するルータ装置とを備える。 - 特許庁

This system is provided with a data transfer part, having a cache memory together with a system interface having plural first and second directors and a crossbar switch, having an input/output port coupled to such first and second directors higher than first and second director boards and a pair of output/input ports.例文帳に追加

複数の第１，第２ディレクタと、第１，第２ディレクタ・ボードのかかる１つの上の第１，第２ディレクタに結合されている入出力ポートと、１対の出入力ポートとを有するクロスバー・スイッチとを有するシステム・インターフェースとキャッシュ・メモリを有するデータ転送部が設けられている。 - 特許庁

In the case of coincidence, a request to the cache line is sent to the downstream of a system memory and the data are retrieved from that system memory.例文帳に追加

第１のロード命令がキャッシュ・ミスを招き、システム・メモリ階層からロード・データを検索し始めると、同じロード・データをアドレスする第２のロード命令が、第１のロード命令にマージされて、システム・メモリ階層から戻されたデータが第１と第２のロード命令の両方と関連づけられたレジスタ・ファイルに送られる。 - 特許庁

In the device, the system and the method for resource management of a large, logically partitioned storage system, the storage resources such as storage capacity, ports and a cache memory, etc. are assigned or removed from the logic partitions based on storage management operation results, I/O statistics and policy defined by a user.例文帳に追加

論理パーティションに分割された大規模なストレージシステムのリソース管理のための装置、システム、方法、に於いて、ストレージ容量、ポート、キャッシュメモリ等のストレージリソースは、ストレージ管理操作結果、Ｉ／Ｏ統計、及びユーザが定義したポリシーに基づいて論理パーティションとの間で割り当てられ、或いは戻される。 - 特許庁

To improve the throughput during and after synchronization while reducing the time required for synchronization without deterioration of processing efficiency of general processing in a duplex information processing system constituted by two information processing system with write-back cache memory.例文帳に追加

ライトバック方式のキャッシュメモリを備えた２台の情報処理システムによって構成される二重化情報処理システムにおいて、通常処理の処理効率を低下させることなく、同期化に要する時間を短縮すると共に、同期化中および同期化後の処理能力を向上させる。 - 特許庁

A system composed of an information processor performing data processing of a job and an image forming device outputting the job includes a means for inputting codes for the job in the image forming device, and a means for managing a history of input codes as a cache, and the cache of the code to be managed in the image forming device is controlled by the processor.例文帳に追加

ジョブに対するデータ処理を行う情報処理装置とジョブを出力する画像形成装置とで構成されるシステムにおいて、画像形成装置においてジョブに対するコードを入力する手段と、入力したコードの履歴をキャッシュとして管理する手段と前記画像形成装置で管理されるコードのキャッシュを情報処理装置において管理する。 - 特許庁

In a disk drive 1 having a cache controller 11 that performs cache control using a buffer memory 20 divided into segments and managed, sequential hit test is executed on each segment in accordance with the requested access range designated by a read or write command coming from a host system 30, and the hit upper-limit LBA set for each segment is updated when a mishit occurs.例文帳に追加

セグメントに分割して管理するバッファメモリ２０を使用したキャッシュ制御を実行するキャッシュコントローラ１１を有するディスクドライブ１において、ホストシステム３０からのリード又はライトのコマンドによる要求アクセス範囲に応じて、セグメント毎にシーケンシャルヒット判定を実行し、ミスヒットの場合にセグメント毎に設定されたヒット上限ＬＢＡを更新する構成である。 - 特許庁

The file acquisition system manages a cache divided into two sorts, i.e. first sort group IDs (constituted of only main group IDs) and second sort group IDs (constituted of main group IDs and subgroup IDs) and deletes a file matched with a condition (a condition in each URL or in each group ID) determined by deleting file determination processing 1 (S161) from the cache (S165).例文帳に追加

第一種グループＩＤ（メイングループＩＤのみから構成されるもの）と第二種グループＩＤ（メイングループＩＤとサブグループＩＤとから構成されるもの）との２種類に分けキャッシュを管理し、削除ファイル決定処理１（Ｓ１６１）によって決定された条件（ＵＲＬ単位またはグループＩＤ単位の条件）に合致するファイルをキャッシュから削除する（Ｓ１６５）。 - 特許庁

To recognize whether screen information is reasonably created or not in an information providing system configured to store registration information registered in a database to a storage means with a cache or the like set thereto, and transmit the information to a terminal device.例文帳に追加

データベースに登録された登録情報を、キャッシュ等が設定された記憶手段に記憶し、端末装置に送信する情報提供システムにおいて、画面情報が適正に生成されているか否かを知ることを可能とする。 - 特許庁

The HDC card 21 and HDD drive 22 send and receive selection information for selecting swap modes of the cache memories when the system is started and selects mutually different swap modes according to the sent and received selection information.例文帳に追加

ＨＤＣカード２１およびＨＤＤ装置２２は、システムの起動時に、それぞれのキャッシュメモリのスワップモードを選択するための選択情報を送受し、送受された選択情報に基づいてそれぞれ異なるスワップモードを選択する。 - 特許庁

In a digital system having a microprocessor 100, a cache 120 and the various kinds of memories and devices (140a to 140n), a physical address attribute memory(PAAM) 130 generates a signal for controlling a cash memory mode of a fixed map.例文帳に追加

マイクロプロセッサ１００と、キャッシュ１２０と、種々のメモリ及びデバイス（１４０ａ〜１４０ｎ）とを有するディジタル・システムにおいて、物理アドレス属性メモリ（ＰＡＡＭ）１３０によりマップ一定のキャッシュ・メモリ・モードを制御する信号を発生する。 - 特許庁

A communication processing system comprises transmission means for transmitting data which is subject to error correction processing in data block units after dividing the data into data symbols, and reception means for receiving the data symbols, holding them in cache memory and reconstructing the data.例文帳に追加

通信処理システムは、データブロックを単位に誤り訂正処理されるデータをデータシンボルに分割して送信する送信手段と、データシンボルを受信してキャッシュメモリに保持しデータを再構成する受信手段とを備える。 - 特許庁

The language input system uses dictionary data automatically sampled from contacts information respectively included in a personal contacts file 130 and an OAB file 131 as a cache of a GAL file 182 which is commonly used.例文帳に追加

言語入力システムは、個人的なＣｏｎｔａｃｔｓファイル１３０及び共有して使用するＧＡＬファイル１８２のキャッシュであるＯＡＢファイル１３１の各々に含まれるコンタクト情報から自動的に抽出した辞書データを使用する。 - 特許庁

To provide a BIOS data storage device of a computer system which reduces the cost by storing BIOS data in a specific area of a static RAM used as a cache memory without using any expensive ROM and its driving method.例文帳に追加

高価なＲＯＭを使用せず、キャッシュメモリに用いられる静的ＲＡＭの特定領域にＢＩＯＳデータを格納して原価を低減し得るコンピュータシステムのＢＩＯＳデータ格納装置及びその駆動方法を提供する。 - 特許庁

When the cache memory is abnormal, write access to each of the volumes 6A and 6B is processed in the preliminarily selected system between a write-through method shown in figure (b) and a non-redundant memory type write-after method as shown in figure (c).例文帳に追加

キャッシュメモリに異常が生じた場合は、図１（ｂ）に示すライトスルー方式または図１（ｃ）に示す非冗長記憶型ライトアフター方式のうち、事前に選択されている方式で、各ボリューム６Ａ，６Ｂへのライトアクセスを処理する。 - 特許庁

To solve the problem of a multiprocessor system that since a cache state information is registered in one snoop filter, dependence on the access frequency of a specific address area occurs, resulting in deterioration of performance address areas other than the specific address area.例文帳に追加

マルチプロセッサシステムにおいて、キャッシュ状態情報が一つのスヌープフィルタに登録されるため、特定アドレス領域のアクセス頻度に依存して、前記特定アドレス領域以外の別アドレス領域における性能が低下してしまう。 - 特許庁

To provide a disk array device that improves response performance while maintaining data consistency even when a write request is received from a host device by a controller that has no master authority, and to provide a disk array system and a cache control method.例文帳に追加

マスター権限を有しないコントローラ側にホスト装置からのライト要求があった場合にも、データの一貫性を維持しつつ、応答性能の向上を図るディスクアレイ装置、ディスクアレイシステム、及びキャッシュ制御方法を提案する。 - 特許庁

INFORMATION/DATA PROCESSOR FURNISHED WITH CACHE FUNCTION, INFORMATION/DATA PROCESSING METHOD, COMPUTER- READABLE RECORDING MEDIUM, INTEGRAL CIRCUIT DEVICE OF SYSTEM-ON-CHIP TYPE, VIDEO DATA EDITING DEVICE, VIDEO-ON- DEMAND SERVER AND NETWORK GAME SERVER例文帳に追加

キャッシュ機能を備える情報・データ処理装置及び情報・データ処理方法及びコンピュータ読み取り可能な記録媒体及びシステム・オン・チップ型集積装置及びビデオデータ編集装置及びビデオ・オン・デマンドサーバ装置及びネットワーク・ゲーム・サーバ装置 - 特許庁