| 意味 | 例文 |
upper- layerの部分一致の例文一覧と使い方
該当件数 : 11093件
The conductive material pillars 16 are formed by metal or low-resistance silicon, their upper end parts are connected to the shunt lines SLs, and their lower end part are connected to cell sources CSs which are formed on the upper layer parts of the silicon substrate.例文帳に追加
導電体ピラー16は、金属又は低抵抗のシリコンによって形成し、その上端部をシャント配線SLに接続し、下端部をシリコン基板の上層部分に形成されたセルソースCSに接続する。 - 特許庁
Clay 5 is applied on the upper surface of a rubber sheet 4 stretched as shown by Fig. (A) and the upper surface of the clay 5 is covered with a surface layer 6, which is made of a material burnt at the time of baking of the clay 5, as shown by Fig. (B).例文帳に追加
(A)に示す様に伸長したゴムシート4の上面に粘土5を載せ、この粘土5の上面を、(B)に示す様に、この粘土5の焼成時に燃焼する材料製の表面層6により覆う。 - 特許庁
The upper section of a substrate is coated with a first conductor layer composed of a conductive paste 6, and the upper section of the conductive paste 6 is coated with metal grains 7 having a melting point higher than that of the resin component of the conductive paste 6.例文帳に追加
導電性ペースト6からなる第1の導体層を基板上に塗布した後、この導電性ペースト6の樹脂成分より高い融点を持つ金属粒子7を前記導電性ペースト6上に塗布する。 - 特許庁
Insulating layers 32 and 33 are formed on both upper and lower surfaces of a ground core 31 which keeps ground potential, respectively, and a semiconductor chip 35 is joined onto an exposed surface of the ground core 31 in a cavity 34 formed in the upper insulation layer 32.例文帳に追加
グランド電位に保たれるグランドコア31の上下両面に絶縁層32,33を形成し、上側の絶縁層32に形成したキャビティ34内のグランドコア31の露出面に半導体チップ35を接合する。 - 特許庁
Further a first communication portion is secured on the outside of the girth, to allow communication between the intra-wall air layers on upper and lower stories, and a second communication portion is arranged on the upper surface of the girth, to allow communication between the attic space and the intra-wall air layer.例文帳に追加
また第1連通部を胴差の屋外側に設けて上下階の壁内空気層を連通し、胴差の上面に設けた第2連通部によって天井裏空間と壁内空気層とを連通させる。 - 特許庁
A first shield layer 40 is formed between the upper wiring pattern and the lower wiring pattern, and the upper wiring patterns 18a and 18b and the lower wiring patterns 16a and 16b are superposed in a plan view.例文帳に追加
前記上部配線パターンと前記下部配線パターンの間に第1シールド層40が設けられ、前記上部配線パターン18a,18bと前記下部配線パターン16a,16bとが平面視にて重ねられている。 - 特許庁
In the interlayer insulating film 32, an opening 33 for embedded wiring is etched for forming, while the opening 33 for embedded wiring is laid from the upper part of the diffusion layer 24 to the upper part of the element isolation insulating film 13, and a tungsten film 43 is embedded.例文帳に追加
層間絶縁膜32に、埋め込み配線用の開口33を拡散層24上から素子分離絶縁膜13上にまたがるようにエッチングにより形成し、タングステン膜43の埋め込みを行う。 - 特許庁
To provide a stripper/cleaner with which slightly removable deposit on an wiring upper surface is removed well without excessively etching a metal layer forming the side wall and the wiring upper surface of a metal wiring pattern.例文帳に追加
金属配線パターンの側壁や配線上面を形成する金属層を過剰エッチングすることなく、配線上面の難剥離性堆積物を良好に剥離することができる剥離洗浄液を提供する。 - 特許庁
Among the liquid through-holes 4, both of the upper and lower nonwoven fabrics are raised toward the side of the skin to form spaces 5a and 5b under the lower side of the lower layer nonwoven fabric and between the upper nonwoven fabric and the lower nonwoven fabric.例文帳に追加
液通過孔間4において上下層不織布が何れも肌側に向けて隆起して、下層不織布の下側及び上層不織布と下層不織布との間にそれぞれ空間5a,5bが形成される。 - 特許庁
In this case, frustum-shaped protruding electrodes 17 formed integrally on the lower surface of the upper-layer rewiring 16 encroach on the insulating film 15 to make them contact respectively to the upper surface centers of pillar-shaped electrodes 12.例文帳に追加
この場合、上層再配線16の下面に一体的に形成された裁頭円錐形状の突起電極17は、絶縁膜15に食い込むように柱状電極12の上面中央部に接続する。 - 特許庁
The upper electrode extends so as to at least run on the spacer insulating film, and the existence of the spacer insulating film increases an inter-layer distance between an end face of the lower electrode and that of the upper electrode.例文帳に追加
上側電極は、スペーサ絶縁膜上に少なくとも乗り上げるように延在しており、スペーサ絶縁膜の存在によって、下側電極の端面と上側電極の端面との層間距離が増大されている。 - 特許庁
Accordingly, the hydrogen barrier film 17 and the barrier metal 28 can be formed to have substantially the same thickness on the electrode upper layer 16, and the failure in coverage of a film on the upper electrode 14 can be prevented.例文帳に追加
したがって、電極上層16上で水素バリア膜17およびバリアメタル28をほぼ均一な厚さに形成することができ、上部電極14上での膜のカバレッジ不良の発生を防止することができる。 - 特許庁
The method of producing wired glass uses an upper roller 34 and a belt conveyor 22 which sandwich a net 16 in a non-contact manner through a thin layer 32 of a vapor film, as a pair of the upper and lower supporting bodies which sandwich the net 16 between two layered glass ribbons 12, 14.例文帳に追加
網16を二層の硝子リボン12、14でサンドイッチする上下一対の支持体として、蒸気膜の薄層32を介して非接触でサンドイッチする上ローラ34とベルトコンベア22とを採用する。 - 特許庁
To provide a shaft construction method and a shaft structure on sloped ground which can reduce work labor, working hours and construction cost and successfully prevent sliding of an upper layer ground and falling forward of an inverted lining wall at the upper part of a shaft.例文帳に追加
作業労力、時間、建造コストを軽減しつつ上層地盤の滑動及び立坑上部の逆巻き壁の前倒れを良好に防止する傾斜地盤の立坑築造工法及び立坑構造を提供する。 - 特許庁
Then, a p-side electrode wiring 3-k is so formed as to extend from the upper part of an LED light-emitting part 2-k to the upper part of the electrode stage part 5 via the separating groove 7 filled with the insulating flattening layer.例文帳に追加
次に、絶縁性平坦化層により埋め込まれた分離溝7上を経由してLED発光部2−k上から電極台座部5上に至るようにp側電極配線3−kを形成する。 - 特許庁
Further, a slope 10a inclined in a direction away from the track width regulation part 14 is formed on the upper surface of the upper core layer 10, and thus the generation of light fringing is properly prevented.例文帳に追加
さらに下部コア層10の上面にはトラック幅規制部14から離れる方向に向かって傾斜する傾斜面10aが形成されており、これによりライトフリンジングの発生を適切に防止することができる。 - 特許庁
Further, an opening 64 is formed in that portion of the cooling plate 62 with which the upper evaporator 34 is not in contact, and a receiving space 66 is formed in that portion of the upper insulating layer 54 to which the opening 64 faces.例文帳に追加
また、冷却プレート62における上部エバポレータ34が接触していない部位に開口部64を開設すると共に、上部断熱層54における該開口部64が臨む部位に収納スペース66を画成する。 - 特許庁
After the carrying out of the lower side middle zone recording operation, an upper side middle zone recording operation is carried out for recording prescribed data into the middle zone MZ0 of the upper side recording layer L0 from the disk inner peripheral side to the disk outer peripheral side.例文帳に追加
下位側ミドルゾーン記録動作の実行後は、上位側記録層L0のミドルゾーンMZ0に規定データをディスク内周側からディスク外周側へ記録する上位側ミドルゾーン記録動作が実行される。 - 特許庁
In a vibration part 20, upper/lower faces of a thin film having piezoelectric thin film 16 having not less than one layer and formed on the hollow part 17 are sandwiched by an upper electrode 15b and a lower electrode 15a by making them face each other.例文帳に追加
空洞部17上に形成されている1層以上の圧電薄膜16を有する薄膜部の上下面を上部電極15bおよび下部電極15aを対向させて挟む振動部20を設ける。 - 特許庁
A plurality of semiconductor devices are formed on the upper surface of a substrate, a groove 6 is formed at the boundary position of the semiconductor devices from the upper surface of the substrate, and at least both sides inside the groove are covered with a protecting thin film layer 8.例文帳に追加
基板上面側に複数個の半導体素子を形成し、半導体素子の境界位置に基板の上面側から溝6を形成し、溝内の少なくとも両側面を保護用の薄膜層8にて被覆する。 - 特許庁
The upper end of a conductor pin 100 is inserted in the conductor through-hole 70 from the lower surface side of the core board 50, and the upper end of the conductor pin 100 is connected with a conductor layer 90 of the conductor through-hole by using solder 110.例文帳に追加
導体スルーホール70には、導体ピン100の上端をコア基板50下面側から挿入して、その導体ピン100の上端を導体スルーホールの導体層90にはんだ110を用いて接続する。 - 特許庁
Thereafter the mask insulation film 5 is masked by etching, anisotropic etching is performed until an insulation layer 2 exposes the semiconductor layer 3, and after a separation groove 7 is formed on the element separation area of the semiconductor layer 3, a thin side wall insulation film 8 is formed on the upper end and the side of the semiconductor layer 3 exposed in the separation groove 7.例文帳に追加
その後、マスク絶縁膜5をエッチングマスクにして、半導体層3を絶縁層2が露出するまで異方性エッチングを行って、半導体層3の素子分離領域に分離溝7を形成した後、分離溝7内に露出する半導体層3の上端部及び側面に薄い側壁絶縁膜8を形成する。 - 特許庁
The piezoelectric element formed on the surface of a diaphragm opposite to a pressure chamber 12 has a multilayered structure provided with a piezoelectric layer 31 consisting of an upper layer piezoelectric material 34 and a lower layer piezoelectric material 35 which are alternately laminated, and electrode layers 36, 37, 35 for generating an electric field to be applied to the layer 31.例文帳に追加
圧力室12とは反対側の振動板表面に形成された圧電素子は、互いに積層された上層圧電体34及び下層圧電体35からなる圧電体層31と、この圧電体層31に付与される電場を発生する電極層33,36,37とを備えた多層構造とする。 - 特許庁
With the organic electroluminescent element including a substrate, a lower electrode, an organic EL luminous layer, and a upper electrode, the lower electrode is of a double-layer structure of a flat application layer including an amorphous alloy or a microcrystalline metal and a reflective application layer including a reflective metal or alloy.例文帳に追加
基板と、下部電極と、有機EL発光層と、上部電極とを含む有機EL発光素子において、下部電極は、アモルファス合金または微結晶金属を含む平坦性付与層と、反射性金属または合金を含む反射性付与層との2層構造であることを特徴とする有機EL発光素子。 - 特許庁
When the medium access control layer measures the traffic volume, the medium access control layer measures the traffic volume in the unit of transmission channels, the medium access control layer measures the traffic volume in the unit of transmission channels for a predetermined period in the periodic mode and reports the traffic volume to the upper layer as to all the transmission channels.例文帳に追加
また、媒体接続制御階層でトラフィックボリュームを測定する時、伝送チャネル単位でトラフィックボリュームを測定し、その測定される伝送チャネル単位のトラフィックボリュームを周期的なモードでは定められた周期に測定して、全ての伝送チャネルに対して上位階層にトラフィックボリュームを報告する。 - 特許庁
The nonvolatile memory element comprises a lower electrode 21 composed of a conductive substance, a dielectric layer 22 formed on the lower electrode 21, a voltage control layer 23 formed on the dielectric layer 22 and containing an antiferromagnetic substance, and an upper electrode 24 formed on the voltage control layer 23 and composed of a conductive substance.例文帳に追加
伝導性物質よりなる下部電極21と、下部電極21上に形成された誘電体層22と、誘電体層22上に形成されて反強磁性物質を含む電圧制御層23と、電圧制御層23上に形成された、伝導性物質よりなる上部電極24と、を備える。 - 特許庁
A method of manufacturing a semiconductor device 100 includes: a step in which an insulating layer formed on the upper surface of a silicide layer 104 containing Ni is dry-etched to expose the silicide layer 104 containing Ni; and a step for cleaning the silicide layer 104 containing Ni in a return flow having reducibility.例文帳に追加
半導体装置100の製造方法は、Niを含むシリサイド層104の上面に形成された絶縁層をドライエッチングして、Niを含むシリサイド層104を露出させる工程と、Niを含むシリサイド層104を還元性を有する還元水で洗浄する工程と、を含むことを特徴とする。 - 特許庁
The MOS device comprises: a semiconductor layer of a first conductivity type; and first and second source/drain regions of second conductivity types, 206 and 204, respectively, formed in the semiconductor layer proximate to the upper surface of the semiconductor layer and spaced laterally apart relative to each other, the first and second source/drain regions 206, 204 formed in an active region of the semiconductor layer.例文帳に追加
MOSデバイスが、第1導電型の半導体層、およびこの半導体層内で上面に近接して形成され、互いに横方向に間隔を置いて設置され、半導体層の活性領域内に形成される第2導電型の第1ソース/ドレイン領域206および第2ソース/ドレイン領域204を備える。 - 特許庁
This X-ray barium sulfate contrast medium sol having a two- layer structure, characterized the under layer comprising a aqueous suspension of barium sulfate particles with pharmacologically orally administrable suspending agent and having a higher barium sulfate concentration than that of the usual suspension sol and the upper layer comprising a water layer which may contain a suspending agent in a bottle.例文帳に追加
薬理学上経口投与可能な懸濁化剤の水溶液に硫酸バリウム粒子を懸濁させた、使用濃度より硫酸バリウム濃度の高い水懸濁液からなる下部層の上に、懸濁化剤を含有していてもよい水層を上部層として充填した、2層構造のゾル状X線硫酸バリウム造影剤。 - 特許庁
In a magnetic recording medium having a magnetic layer 2 including a lower layer 2a and an upper layer 2b which is formed by vapor-depositing cobalt twice performing oxygen introduction on a non-magnetic supporting body 1, it is the most important feature that the lower layer is oxidized excessively and a small quantity of cobalt having magnetism is included.例文帳に追加
非磁性支持体1上に酸素導入を行いながらコバルトを二度蒸着して形成された、下層2aと上層2bを含む磁性層2を有する磁気記録媒体において、下層を過度に酸化させ、かつ下層に磁性をもつコバルトを少量含有させることを最も重要な特徴とする。 - 特許庁
The nonvolatile semiconductor memory device including two kinds of resistors comprises a lower electrode, a first resistance layer exhibiting at least two resistance patterns formed on the lower electrode, a second resistance layer having threshold switching characteristics formed on the first resistance layer, and an upper electrode formed on the second resistance layer.例文帳に追加
下部電極と、下部電極上に形成されて2種以上の抵抗パターンを示す第1抵抗層と、第1抵抗層上に形成され、スレショルドスイッチング特性を持つ第2抵抗層と、第2抵抗層上に形成された上部電極と、を備える二種の抵抗体を含む不揮発性メモリ素子。 - 特許庁
Since an insulating layer 21 provided on an upper surface of the base board 1 around the semiconductor component 2 has a second insulating layer 23 made of a thermoplastic resin, the insulating layer 21 can be relatively easily peeled off by heating when any kind of trouble happens after an insulating layer 21 is formed.例文帳に追加
なお、半導体構成体2の周囲におけるベース板1の上面に設けられた絶縁層21は熱可塑性樹脂からなる第2の絶縁層23を備えているので、絶縁層21を形成した後に、何らかのトラブルが発生したら、加熱することにより、絶縁層21を比較的容易に剥離することができる。 - 特許庁
A drain region is provided on the upper part of the distorted semiconductor layer and the second semiconductor layer, a source region is provided on the lower part of the distorted semiconductor layer and the second semiconductor layer and on the surface of the semiconductor substrate, and a vertical type MISFET for which a wiring body is connected to each region is configured.例文帳に追加
歪み半導体層及び第2の半導体層の上部にはドレイン領域を設け、歪み半導体層及び第2の半導体層の下部且つ半導体基板の表面にはソース領域を設けておき、配線体をそれぞれの領域に接続した縦型のMISFETを構成すること。 - 特許庁
A plug electrode reaching an upper face of an inter-layer insulating film from a semiconductor substrate is divided into a first plug electrode 5 and a second plug electrode 13, and the first plug electrode 5 and the second plug electrode 13 are connected by an LI layer 7a, and an LI layer 7b is laid under an alignment mark 15 and is used as an etching stop layer.例文帳に追加
半導体基板から層間絶縁膜の上面に至るプラグ電極を第1プラグ電極5と第2プラグ電極13とに分け、第1プラグ電極5と第2プラグ電極13とをLI層7aで繋ぐと共に、LI層7bを合わせマーク15の下に敷いてエッチングストッパ層として使用する。 - 特許庁
An upper substrate having an opening and formed with a circuit and an insulation coating layer on a surface layer, an inter-substrate connection sheet having an opening and having a conductive hole having a through-hole filled with conductive paste, and a lower substrate formed with a circuit and an insulation coating layer on a surface layer are laminated, and heat and pressure are applied thereto.例文帳に追加
開口部を有し表層に回路と絶縁被膜層とが形成された上側基板と、開口部を有し貫通孔に導電性ペーストが充填された導通孔を有する基板間接続シートと表層に回路と絶縁被膜層とが形成された下側基板を積層し加熱加圧する。 - 特許庁
A water absorptive sheet 2 having a plurality of openings is laid on a base layer 1, and a surface layer 4 of drainage high-viscosity asphalt or water-permeable concrete is rolled to cover the upper surface of the sheet, whereby the surface layer 4 and the base layer 1 are integrated together to form a pressure-proof support column 4a.例文帳に追加
複数の開口を設けた吸水シート2を基層1上に敷設し、上部に排水用高粘度アスファルトまたは透水性コンクリートの表層4を転圧覆工することで開口を貫通して表層4と基層1とを一体化した耐圧支柱4aを形成するように構成する。 - 特許庁
The display apparatus includes a first insulating layer 116 disposed above a first substrate 110; a lower electrode 118b disposed on the first insulating layer 116; a dielectric layer 120a formed to surround the top and side surfaces of the lower electrode 118b; and an upper electrode 122a disposed on the dielectric layer 120a.例文帳に追加
表示装置は、第1基板110上に位置する第1絶縁層116と、第1絶縁層116上に位置する下部電極118bと、下部電極118bの上面及び側面を囲むように形成された誘電体層120aと、誘電体層120a上に位置する上部電極122aと、を備える。 - 特許庁
The photo-detector composed of an avalanche photodiode (APD) having an embedded mesa structure is composed of a first embedded layer 110a wherein an embedded layer around a first mesa 109 formed on a substrate 101 is low resistance, and a second embedded layer 110b of high resistance formed on an upper part of the first embedded layer.例文帳に追加
埋込みメサ型構造を有するアバランシェフォトダイオード(APD)からなる受光素子は、基板101上に形成された第1メサ109の周囲の埋込み層が低抵抗の第1埋込み層110aとその上部に形成された高抵抗の第2埋込み層110bとで構成されている。 - 特許庁
The junction FET 1 includes a n^- layer 11 in a drift region of the junction FET 1, formed on the main face of n^+ substrate 12 of silicon carbide, a p^+ layer 9 in a gate region, joined and formed onto the n^- layer 11 in the drift region, and a gate electrode 14 provided on the upper layer of the n^+ substrate 12.例文帳に追加
接合FET1は、炭化珪素からなるn^+基板12の主面に形成された接合FET1のドリフト領域のn^−層11と、ドリフト領域のn^−層11に接合して形成されたゲート領域のp^+層9と、n^+基板12の上層に設けられたゲート電極14と、を有している。 - 特許庁
By using such semiconductor material as containing TI for a high-refractive index layer constituting the upper-part semiconductor multilayer film reflection layer 7 on an optical exit side, the differential value between the refractive index of the high-refractive index layer and that of the low-refractive index layer is reduced as a temperature rises, relaxing or settling the drop of slope efficiency.例文帳に追加
光出射側の上部半導体多層膜反射層7を構成する高屈折率層をTlを含む半導体材料を使用することで、温度上昇に伴って高屈折率層の屈折率と低屈折率層の屈折率との差分値を減少させ、スロープ効率の減少を緩和もしくは解消する。 - 特許庁
Subsequently, a lower layer gate insulating film and a lower layer gate electrode are formed in the opening, a second insulating film is formed on the lower layer gate electrode and the upper layer of the first insulating film, a second substrate is laminated on top thereof, and a first semiconductor substrate is ground using the first insulating film in the element isolation region as a stopper.例文帳に追加
次に、開口部内に下層ゲート絶縁膜と下層ゲート電極を形成し、下層ゲート電極および第1絶縁膜の上層に第2絶縁膜を形成し、その上面から第2基板を張り合わせ、素子分離領域の第1絶縁膜をストッパとして第1半導体基板を研磨する。 - 特許庁
This electron amplifier has a substrate 33 on which a plurality of through-holes 32 are formed, a resistive layer 35 which is formed on the inside wall of the through-holes 32, an electron emission layer 37 which is formed on the resistive layer 35 and includes a carbon nanotube 45, and an electrode layer 31 which is formed on the upper and lower parts of the substrate 33.例文帳に追加
複数の貫通孔32が形成された基板33と、貫通孔32の内壁に形成される抵抗層35と、抵抗層35上に形成され、炭素ナノチューブ45を含む電子放出層37と、基板33の上部及び下部に形成される電極層31とを備えた電子増幅器として構成する。 - 特許庁
On the surface of a conductor pattern 9 formed by depositing a metallized layer, an Ni plating layer, and an Au plating layer in order which is formed on other part than a wiring pattern 2 of an upper face of an insulation base 1; the mark 8 for image recognition is formed which is a recess with the bottom to the Ni plating layer by laser light.例文帳に追加
絶縁基台1の上面の配線パターン2以外の部位に形成された、メタライズ層とNiメッキ層とAuメッキ層とを順次積層して成る導体パターン9の表面に、レーザ光によって底がNiメッキ層に達している溝から成る画像認識用マーク8が形成されている。 - 特許庁
The upper surfaces of lower layer wirings 33 and 34 in a peripheral circuit B are covered with the same material as at least the base metal layer 26a of a pin layer 26 comprising a TMR device 10, so that the lower layer wirings 33 and 34 can be protected during etching when the device is divided, and they are hard to be exposed.例文帳に追加
TMR素子10を構成するピン層26の少なくとも下地金属層26aと同じ構成材料によって、周辺回路部Bの下層配線33、34の上面を覆っているので、素子分割時のエッチングの際に下層配線33、34が保護され、下層配線33、34が露出されることもない。 - 特許庁
This radiographic image detector is layered with a photoconductive layer 13 for generating the charge by receiving the irradiation of the recording electromagnetic wave carrying the radiographic image, an upper electrode 14 impressed with a voltage forming an electric field in the photoconductive layer, a voltage resistant layer 16 having voltage resistivity, and an anti-moisture permeability layer 17 having anti-moisture permeability, in this order.例文帳に追加
放射線画像を担持した記録用の電磁波の照射を受けて電荷を発生する光導電層13と、光導電層に電界を形成する電圧が印加される上部電極14と、耐電圧性を有する耐電圧層16と、耐透湿性を有する耐透湿層17とをこの順に積層して構成する。 - 特許庁
The pattern of the barrier metal layer 4 is formed so as to have a cylindrical exposed face, and the oxygen-barrier conductive film 5 on the barrier metal layer 4 is made to come into contact not only with the upper surface of the barrier metal layer 4, but also with the cylindrically formed contact face of the barrier metal layer 4 having an axis in a direction vertical to a semiconductor substrate 1.例文帳に追加
バリアメタル層4のパターンを、円筒状の露出面を備えて形成し、バリアメタル層4とその上の酸素バリア導電膜5とが、該バリアメタル層4上面だけでなく、半導体基板1に対し垂直方向を軸とする円筒状に形成された接触面を有して接触させる。 - 特許庁
The fluidization-resisting construction method against ground liquefaction relates to the foundation footing 1 supported on a pile foundation 2 in the ground 3, and a drain 25 is formed between a liquefaction layer 27 forming a lower layer in the ground 3 and a non-liquefaction layer 28 forming an upper layer.例文帳に追加
地盤3中にあって杭基礎2に支持される基礎フーチング1に関する、地盤液状化による流動化対策の工法であって、前記地盤3のうち下層をなす液状化層27と上層をなす非液状化層28中との間にドレーン25を設けることを特徴とする流動化対策工法。 - 特許庁
The three-dimensional semiconductor capacitor comprises a lower electrode 22 formed on a lower structure 21, a buffer layer 23 formed on the surface of the lower electrode 22 and containing a group-V oxide, a dielectric layer 24 formed on the buffer layer 23, and an upper electrode 25 formed the dielectric layer 24.例文帳に追加
また、本発明の3次元半導体キャパシタは、下部構造体21上に形成された下部電極22と、下部電極22の表面に形成され、かつ、V族酸化物を含むバッファ層23と、バッファ層23上に形成された誘電体層24と、誘電体層24上に形成された上部電極25と、を備える。 - 特許庁
The floor material made from vinyl chloride comprising the waterproof layer having a vinyl chloride resin layer integrally at the upper part, and the surface layer provided integrally on the vinyl chloride resin layer, and suitable for construction to a concrete-based backing, can remarkably shorten the construction period and excels in preventing the odor development.例文帳に追加
塩化ビニル樹脂層を上部に一体化して有する防水層、及びこの塩化ビニル樹脂層の上に一体化して設けられた表面層からなる、コンクリート系下地への施工に適した塩化ビニル製床材は、工期を著しく短縮することが可能で且つ臭気発生の防止にきわめて優れている。 - 特許庁
The original plate of the lithographic printing plate has an organic compound layer, which is treated with an aqueous solution containing an organic acid or alkaline metal ions, and an image recording layer developable with the dampening water and/or the ink as an upper layer of the organic compound layer, on a substrate for the lithographic printing plate obtained by anodizing an aluminum plate.例文帳に追加
アルミニウム板に陽極酸化処理を施して得られる平版印刷版用支持体上に、有機化合物層を有し、該有機化合物層を、有機酸またはアルカリ金属イオンを含む水溶液で処理し、その上層に、湿し水および/またはインキで現像可能な画像記録層を有する平版印刷版原版。 - 特許庁
| 意味 | 例文 |
| Copyright © Japan Patent office. All Rights Reserved. |
|
ログイン |
Weblio会員(無料)になると
|
|
ログイン |
Weblio会員(無料)になると
|