1016万例文収録!

「埋積層」に関連した英語例文の一覧と使い方(5ページ目) - Weblio英語例文検索


小窓モード

プレミアム

ログイン
設定

設定

Weblio 辞書 > 英和辞典・和英辞典 > 埋積層に関連した英語例文

セーフサーチ:オン

不適切な検索結果を除外する

不適切な検索結果を除外しない

セーフサーチについて

埋積層の部分一致の例文一覧と使い方

該当件数 : 569



例文

中央穴を有するヨーク3は突出部1bに設され、これに中央穴を有する磁石4、トッププレート5が順次積層接着され、支柱1cの頭部はカシメてある。例文帳に追加

A yoke 3 having a central hole is embedded in the portion 1b, a magnet 4 having a central hole and a top plate 5 are successively stacked and bonded thereon, and the head of the column 1c is calked. - 特許庁

ダマシン法を用いてCu6を主配線材とする多層配線構造を形成する際に、配線材の込みを行うまえに、低温でTi5A、TaN5B、Ta5Cを順次積層した構成のバリアメタルを形成する。例文帳に追加

When a multilayer wiring structure using a wiring material made mainly of Cu6 is formed by damascene method, a barrier metal that a Ti5A, a TaN5B and Ta5C are stuck in sequence at a low temperature is formed before burying the wiring material. - 特許庁

廃棄物立地の仕切護岸において、ケーソンの下部の堆積層を不透水性処理する改良を行い、ケーソンの基部に対しても不透水処理を行って、仕切りの内外での水の流通を防止する。例文帳に追加

To prevent water from flowing in the inside and outside of a partition by improving a deposited layer under a caisson by impermeable treatment and also performing the impermeable treatment for the base of the caisson at a partition bulkhead in a waste reclaimed site. - 特許庁

フィラーを含むモールド材料で複数の積層した半導体チップを包した場合においても良好な電気特性を有する半導体装置を提供する。例文帳に追加

To provide a semiconductor device which has excellent electric characteristics even when a plurality of stacked semiconductor chips are embedded in a mold material containing a filler. - 特許庁

例文

ベース層13及び電荷蓄積層12を貫通するトレンチ14の内部に、絶縁膜15を介してトレンチゲート電極16がめ込まれている。例文帳に追加

Through an insulating film 15, a trench gate electrode 16 is embedded into a trench 14 that runs through the base layer 13 and charge storage layer 12. - 特許庁


例文

誘電体キャパシタ10Bは、層間絶縁膜17の溝17a,17bの中に設された第1の電極層18、誘電体膜19および第2の電極層20からなる積層体により構成されている。例文帳に追加

The dielectric capacitor 10B is composed of a laminate, consisting of a first electrode layer 18 and a dielectric film 19 which are buried in the grooves 17a and 17b in the interlayer insulating film 17, and a second electrode layer 20. - 特許庁

フィラーを含むモールド材料で複数の積層した半導体チップを包した場合においても良好な電気特性を有する半導体装置の製造方法を提供する。例文帳に追加

To provide a method of manufacturing a semiconductor device which has good electrical properties even when embedding two or more laminated semiconductor chips by a mold material containing a filler. - 特許庁

量子ドット13を有する複数の量子ドット層12を設け、複数の量子ドット層12と交互に積層され、複数の量子ドット層12をめ込む複数の障壁層14を設ける。例文帳に追加

A plurality of quantum dot layers 12 having quantum dot 13 are provided, and a plurality of barrier layers 14 are also provided which are alternately stacked with a plurality of quantum dot layers 12 to embed the same layers. - 特許庁

透明基板の上に接着剤層が積層されており、この接着剤層に幾何学図形の導電層が設されてなる電磁波シールド性接着フィルム。例文帳に追加

The electromagnetic wave shielding adhesive film is provided wherein an adhesive layer is laminated on a transparent board and a geometric conductive layer is embedded in the adhesive layer. - 特許庁

例文

第2の領域の直下方には、複数の有機樹脂層の各々にめ込まれた第1のビアが、複数の有機樹脂層の厚さ方向に積層されることで構成されるスタックドビア構造体9が設けられている。例文帳に追加

A stacked via structure 9 is provided immediately below the second region by laminating first vias, which are respectively buried in the multiple organic resin layers, in the thickness direction of the multiple organic resin layers. - 特許庁

例文

半導体積層構造14は、その一部が融着層12にめ込まれることによって支持基板11に接合されるとともに、支持基板11の支持面11aに対して傾斜する表面を有する。例文帳に追加

The semiconductor laminated structure 14 has a front surface inclining to a supporting surface 11a of the support substrate 11, while being joined to the support substrate 11 since a part of the semiconductor laminated structure 14 is embedded in the melting layer 12. - 特許庁

次いで、電解メッキ法で金属層、例えば膜厚450nmのAu層38をTi/Au積層金属膜36上に堆積させ、かつゲート開口34をめ込む。例文帳に追加

Then the metal film, for example 450 nm Au layer 38, is deposited on the Ti/Au laminate film 36 by means of electrolytic plating process, and a gate opening 34 is embedded. - 特許庁

第二の真空プレス装置Cは、フィルム状材料1を表面に積層され且つめ込まれた基板2を減圧雰囲気中で加熱および加圧することによりフィルム状材料1の外表面を平坦化する。例文帳に追加

In the second vacuum pressing apparatus C, the substrate 2 with the film-shaped material 1 laminated and buried in the surface is heated and pressurized in a decompressed atmosphere, so as to flatten the outer surface of the film-shaped material 1. - 特許庁

表面シート層21と裏面シート層31とが、少なくともその縁12の一部に部材め込み用の接着部13を形成するという条件を満足させて積層一体化されている。例文帳に追加

The front sheet layer 21 and the back sheet layer 31 are laminated and integrated by satisfying the condition that an adhesive part 13 for embedding of a member is formed on at least a part of the edge 12. - 特許庁

突起構造を絶縁層にめ込むようにして金属板、絶縁層、及び回路素子を積層した半導体モジュールにおいて、突起構造と回路素子の電極との接続信頼性を向上させる。例文帳に追加

To improve connection reliability between a protrusion structure and an electrode of a circuit element in a semiconductor module yielded by laminating a metal plate, an insulating layer, and a circuit element such that the protruded structure is embedded in the insulating layer. - 特許庁

下基板22の凹部22Aには、液晶回路基板23がめ込まれていて、液晶回路基板23上には、液晶回路基板24、液晶タブ25が積層されている。例文帳に追加

A liquid crystal circuit board 23 is embedded in a recessed part 22A of the lower substrate 22 and on the liquid crystal circuit board 23, a liquid crystal circuit board 24 and a liquid crystal tab 25 are stacked. - 特許庁

熱可塑性接着層にめ込まれ、特に少なくとも1つの接続エレメントと電気的に接触している導電性ワイヤーを有する積層ペイン。例文帳に追加

To provide a laminated pane having a conductive wire, which is embedded in a thermoplastic adhesive layer, especially in electric contact with at least one connecting element. - 特許庁

透明基材の上に接着剤層が積層されており、この接着剤層に幾何学図形の導電層が設されてなる電磁波シールド性接着フィルム。例文帳に追加

Related to an electromagnetic wave shielding adhesive film, an adhesive layer is laminated on a transparent base material, with a conductive layer of geometric graphic embedded in the adhesive layer. - 特許庁

回転子を構成するロータコアは、電磁鋼板が複数枚積層されて構成され、永久磁石がめ込まれた位置より外周側に、軸方向に延びるように貫通孔22が形成されている。例文帳に追加

The rotor core configuring the rotor is formed by stacking a plurality of electromagnetic steel plates, wherein a through-hole 22 is formed outward from a position where a permanent magnet is embedded so as to extend in a shaft direction. - 特許庁

ブロック3は、高減衰ゴムからなる軟質層32に硬質層31をめ込んで積層したものであり、せん断変形に対する減衰機能が本体2と異なる。例文帳に追加

The block 3 has rigid layer 31 embedded in the flexible layer 32 of high damping rubber and is layered, and damping function in relation to share deformation thereof is different from that of the main body 2. - 特許庁

金属化合物およびほう酸が含有されるポリビニルアルコール系樹脂からなる色素系偏光フィルムを、チオウレタン系重合組成物に設または積層した後、該重合組成物を硬化させてなるラスチック偏光レンズ。例文帳に追加

The plastic polarizing lens is obtained by embedding or laminating a dye-based polarizing film comprising a polyvinyl alcohol resin which comprises a metal compound and boron in a thiourethane polymer composition, and hardening the polymer composition. - 特許庁

積層構造体の側面と込層との間に、III族元素としてAlを含み、V族元素としてPを含む化合物半導体からなる第1の被覆層が配置されている。例文帳に追加

A first coating layer made of a compound semiconductor containing Al as a group III element and P as a group V element is arranged between side surfaces of the laminate structure and the buried layers. - 特許庁

セラミックマトリックス内に設された複数層の織繊維補強布を含んだ積層複合セラミック材料製の底部(3)と壁部(4、6、8)とを備えた本体(2)を有している。例文帳に追加

The casting ladle has a body (2) with a base (3) and walls (4, 6, 8) made of a laminated composite ceramic material that includes multiple layers of a woven fiber reinforcing fabric embedded in a ceramic matrix. - 特許庁

シリコン製半導体チップをベース部に機能素子が対向するように積層し、半導体チップの材質に近いポリシリコンで半導体チップをめ込み、あたかも1枚のウエーハの如くする。例文帳に追加

A silicon semiconductor chip is laminated on a base portion so that functional elements are opposed to each other, and the semiconductor chip is buried with a polysilicon close to the material of the semiconductor chip to make it like one sheet of wafer. - 特許庁

パターニングされた積層膜をマスクとしてシリコン基板1内に素子分離溝6を形成し、この素子分離溝6内にシリコン酸化膜7をめ込む。例文帳に追加

An element isolating trench 6 is formed in the silicon substrate 1 with the now-patterned laminated film serving as the mask, and a silicon oxide film 7 is buried in the element isolating trench 6. - 特許庁

また、厚いアイソレイション材料で囲まれたシリコンを除去した空洞にメタルをめ、金属汚染の拡散を防止した基板貫通電極を形成することにより、基板の積層を可能にする。例文帳に追加

Also, a metal is embedded in a cavity, from which a silicon surrounded by a thick isolation material is removed to form a substrate through electrode, capable of removing diffusion of metal contamination, thereby enabling multilayer substrate. - 特許庁

圧電素子間をポリマでめて平坦にした圧電素子アレイ110を、接続孔106の開口が素子間ポリマで塞がれるよう積層体102の接続孔開口面に固着させる。例文帳に追加

A piezoelectric array 110 which is planarized by filling the space between the piezoelectric elements with a polymer is adhered to the port hole opening surface of the stack 102 so that the opening of the port holes 106 may be closed by the polymer between the elements. - 特許庁

第一の真空プレス装置Aは、フィルム状材料1を表面に保持した基板2を減圧雰囲気中で加熱および加圧することによりフィルム状材料1を基板2の表面に積層し且つめ込む。例文帳に追加

In the first pressing apparatus A, a substrate 2 holding a film-shaped material 1 on the surface is heated and pressurized in a decompressed atmosphere, thus the film-shaped material 1 is laminated and buried in the surface of the substrate 2. - 特許庁

下層配線2がめ込まれている層間絶縁膜1上にはライナー膜13及び層間絶縁膜3が積層されており、それらの内部には貫通孔6が形成されている。例文帳に追加

A liner film 13 and an interlayer insulating film 3 are laminated on an interlayer insulating film 1 in which a lower layer wiring 2 is embedded, and a through hole 6 is formed therein. - 特許庁

ゴム沓20は、上面に配置された上面補強板23と、内部にめ込まれた複数枚の内部補強板22とが、シート状のゴム体21を挟んで積層されて加硫成型時に一体的に形成されている。例文帳に追加

In the rubber shoe 20, an upper face reinforcing plate 23 arranged on the upper face, and a plurality of internal reinforcing plates 22 embedded inside, are laminated with sheet-like rubber bodies 21 held in between, and integrally formed in vulcanization molding. - 特許庁

各ダミーゲート電極を、側壁絶縁膜でめ込み、各ダミーゲートの上部のポリシリコン膜を除去し、絶縁層に凹部を形成した後、凹部内に第二の金属膜を積層し、CMOSのゲート電極とする。例文帳に追加

Each dummy gate electrode is embedded with a sidewall insulation film, the polysilicon film at an upper portion of each dummy gate is removed, a recess is formed on the insulation layer, and a second metal film is laminated in the recess to form a CMOS gate electrode. - 特許庁

次に、電極パッド70と共通の配線材料を用いて絶縁層80上に積層膜100を形成し、配線材料の一部で開口部90のめ込み部100Aを形成する。例文帳に追加

A multilayer film 100 is then formed on the insulation layer 80 using a wiring material common to the electrode pad 70, and a part of the wiring material is used for forming a burying part 100A in the opening 90. - 特許庁

高濃度のめ込み不純物領域を形成した場合であっても、積層欠陥の発生抑制を可能とするエピタキシャルウェーハの製造方法を提供する。例文帳に追加

To provide a method of manufacturing an epitaxial wafer capable of preventing the occurrence of a laminate failure even when a region of embedded impurities in a high concentration is formed. - 特許庁

積層チップコンデンサの外部電極同士を接続して一体化したコンデンサユニット10を基板本体にめ込み、ビアホール41によって配線43と接続する。例文帳に追加

A capacitor unit 10 constituted by connecting external electrodes of laminated chip capacitors to each other is embedded in a board body, and connected to wiring 43 through a via hole 41. - 特許庁

コーティング剤の塗装によって透明積層板1の凹凸をめて平坦にならした状態で平滑化層2を形成することができ、表面の平滑性を高めることができる。例文帳に追加

By painting the coating agent, the flattening layer 2 is formed in a state that the irregularity of the transparent laminated plate 1 is filled up and flattened, thus the surface flatness is enhanced. - 特許庁

RFIDインレットを中心線から外れた部位に設したリライタブルシートにあって、リライタブルシートを積み重ねた積層体が傾くのを簡単な構成によって軽減する。例文帳に追加

To reduce the inclination of a laminated body configured by stacking rewritable sheets with respect to the rewritable sheet in which an RFID inlet is embedded at a site deviated from a center line. - 特許庁

ブロック層13、電荷蓄積層14およびトンネル酸化膜15を順次介してフィン状の制御ゲート電極12aにめ込まれたチャネル領域を有するボディ層17を設ける。例文帳に追加

A nonvolatile semiconductor memory device is provided with a body layer 17 having a channel area embedded in a fin control gate electrode 12a with a block layer 13, the charge storage layer 14 and a tunnel oxide film 15 interposed sequentially. - 特許庁

本発明の半導体装置の製造方法では、まず支持基板SSと、め込み絶縁膜BOXと半導体層SLとがこの順で積層された構成を有する半導体基板SUBが準備される。例文帳に追加

In the method for manufacturing the semiconductor device, a semiconductor substrate SUB is prepared first, wherein the semiconductor substrate SUB has a configuration formed by stacking a support substrate SS, a buried insulating film BOX, and a semiconductor layer SL, in this order. - 特許庁

ベルト長手方向に沿って心線1を設した心線支持層2と、心線支持層2に積層される圧縮層3とを備えた摩擦伝動ベルトに関する。例文帳に追加

The friction transmission belt includes the core wire support layer 2 with the core wires 1 embedded along the longitudinal direction of the belt, and a compression layer 3 laminated on the core wire support layer 2. - 特許庁

斜めや曲線など、[011]方向成分以外の方向成分を含んで延設された積層構造体を有する半導体光素子において、め込み層の被り成長を抑制しつつ、ウェハ底面のバックグラウンド荒れを抑制する。例文帳に追加

To suppress the excess growth of a buried layer and also background roughness on the bottom plane of a wafer in a semiconductor optical element having a laminate structure extended including other direction components such as slopes and curves than a [011] direction component. - 特許庁

回転子鉄心2内にめ込まれた、可変磁力磁石3と固定磁力磁石4aを積層した磁石と、両側の固定磁力磁石4,4とを取り囲むようにその上側及び下側に短絡コイル7を設ける。例文帳に追加

The short circuit coils 7 are arranged on the upper/lower sides of the magnets so that the coils surround a magnet which is embedded in the rotor core 2 and in which the variable magnetic force magnet 3 and the fixed magnetic force magnet 4a are laminated, and the fixed magnetic force magnets 4 and 4 on both sides. - 特許庁

積層される半導体基板同士が、貫通孔の内部にめ込まれる導電体により、電気的に良好に接続される半導体装置を提供する。例文帳に追加

To provide a semiconductor device, in which semiconductor substrates to be stacked are put in good electrical connection with each other by a conductor embedded in a through-hole. - 特許庁

電子部品を絶縁性め込み部材で内蔵させた第1基板と第2基板の導体回路同士を単純な工程で簡単に接続させることのできる積層配線基板を提供する。例文帳に追加

To provide a laminated wiring board capable of simply connecting both of conductive circuits in a first and second substrates, in which electronic components are built in by insulating embedded members. - 特許庁

振動伝播経路中の地中に設される防振壁10は、積層させることにより内部に空隙Sが確保できる樹脂製構造物31の多数個を立体状に積み上げて形成されてなる構造体11で構成される。例文帳に追加

The vibration-proof wall 10 buried in the ground in a vibration propagation path is composed of a structure 11 which is formed by three-dimensionally stacking a large number of resin structures 31 capable of internally securing a cavity S by being stacked. - 特許庁

発熱体2は、発熱素子を設した保持具3と、発熱素子に電力を供給する電極板4と、放熱フィン52を備えたフィン部材5とを積層してなる。例文帳に追加

The heating element 2 is composed by stacking holders 3 each having a heater element embedded therein, electrode plates 4 for supplying power to the heater elements, and fin members 5 each having radiation fins 52. - 特許庁

容量形成領域14は、この下部電極131、容量絶縁膜15、上部電極16の積層がCMP法で平坦化され残留した自己整合的なめ込み構造である。例文帳に追加

The capacitor formation region 14 is a self-aligned embedded structure in which laminated layers of the lower electrode 131, a capacitive insulating film 15, and an upper electrode 16 are flattened with a CMP method, and are left behind. - 特許庁

次に、サファイア基板10上に、AlNからなるバッファ層11を形成し、バッファ層11上に、め込み層12、n型層13、発光層14、p型層15を順に積層する。例文帳に追加

Subsequently, a buffer layer 11 composed of AlN is formed on the sapphire substrate 10, and then a buried layer 12, an n-type layer 13, a light-emitting layer 14, and a p-type layer 15 are sequentially stacked on the buffer layer 11. - 特許庁

またカバー体10に積層方向に湾曲して突出するリブ20を形成することによって、作用する荷重を緩和し、設物を緩和することができる。例文帳に追加

Ribs 20 protruding in curvature in the laminated direction are formed on the cover body 10, and it is possible to relieve the load applied and mitigate the embedded object. - 特許庁

蛍光体が混入されている透光性の封止部材31を、素子配設部13、LED素子21、及びボンディングワイヤ25を設して絶縁部材11に積層したことを特徴としている。例文帳に追加

A lighting system is characterized by that a translucent sealing member 31 including a fluorescent material mixed is laminated on the insulative member 11 with the element regions 13, the LED elements 21 and the bonding wires 25 buried. - 特許庁

例文

積層型圧電素子においては、半田食われが防止される材料からなる仕切り部22が、スルーホール13の開口13aの全体を遮るように端子電極17内に設されている。例文帳に追加

In a laminated piezoelectric element, a dividing section 22 composed of a material which can be prevented from solder erosion is embedded in the terminal electrode 17 so as to block the whole opening 13a of the through hole 13. - 特許庁

索引トップ用語の索引



  
Copyright © Japan Patent office. All Rights Reserved.
こんにちは ゲスト さん

ログイン

Weblio会員(無料)になると

会員登録のメリット検索履歴を保存できる!

会員登録のメリット語彙力診断の実施回数増加!

無料会員に登録する
英→日 日→英
こんにちは ゲスト さん

ログイン

Weblio会員(無料)になると

会員登録のメリット検索履歴を保存できる!

会員登録のメリット語彙力診断の実施回数増加!

無料会員に登録する

©2024 GRAS Group, Inc.RSS