「膜障壁」に関連した英語例文の一覧と使い方(4ページ目) - Weblio英語例文検索

１原子で他の分子と相互作用が可能な白金原子や、複数の白金原子からなる白金クラスターを有する薄膜を含有する触媒を用いて、共有結合を有する分子の解離吸着反応の特定の段階の活性化障壁を低下させることにより、当該反応を促進させる。例文帳に追加

The reaction is promoted by lowering the activation barrier of a specific step in the dissociative adsorption reaction of a molecule having a covalent bond with the use of a catalyst containing a platinum atom which can interact with another molecule by one atom or a film having a platinum cluster composed of a plurality of platinum atoms. - 特許庁

ULSIに有用なショットキー・トンネル接合を利用した電界効果型トランジスタ（ショットキー障壁型MOS FET ）の製造において、ゲート電極やゲート絶縁膜の金属及び金属酸化物が高温プロセスにより劣化するのを防止する。例文帳に追加

To prevent a deterioration of a metal and a metal oxide of a gate electrode or a gate insulating film due to a high temperature process, in manufacturing a field effect transistor (Schottky barrier MOSFET) utilizing a Schottky tunnel junction useful for an ULSI. - 特許庁

ショットキーバリアダイオード素子１０において、金属で構成されるバリア膜１とｎ型半導体基板３とを接触させることで、ｎ型半導体基板３側の接触面に空乏層が生じ、ショットキー障壁が発生する。例文帳に追加

In the Schottky barrier diode element 10, a depletion layer is generated in a contact surface on the side of the n-type semiconductor substrate 3 by bringing a barrier film 1 constituted of metal and the n-type semiconductor substrate 3 into contact with each other. - 特許庁

この発明は、誘電体層を形成するためのセラミック原料中に金属粉末又は有機金属化合物を含有させ、焼成の際に誘電体層から金属を追い出させて誘電体層と内部電極層の間に電気的障壁となる金属薄膜層を形成させたものである。例文帳に追加

In the case of baking, metal is driven out from the dielectric layers, thereby forming a thin film metal layer that is an electric barrier between the dielectric layers and an internal electrode layer. - 特許庁

本発明はトンネル障壁層に半導体膜を用いるが、添加される不純物の量を調節して電気伝導度を調節することにより、素子の収率、生産性、特性及び信頼性を向上させ、それに伴う素子の高集積化を可能にする。例文帳に追加

To enhance the yield, productivity, characteristics, and reliability of an element while using a semiconductor film as a tunnel barrier layer by adjusting the amount of added impurities for controlling electric conductivity, thereby obtaining the high integration of elements. - 特許庁

複数の画素Ｐに対応して形成されたカルコパイライト光電変換膜１３の間においてポテンシャル障壁になるように、画素分離部ＰＢを、ドーピングの濃度制御または組成制御がされた化合物半導体によって形成する。例文帳に追加

A pixel isolation portion PB is formed from a compound semiconductor subjected to doping concentration control or composition control in such a way as to become a potential barrier between chalcopyrite photoelectric conversion films 13 formed corresponding to a plurality of pixels P. - 特許庁

このとき、酸化タングステンをその電子状態において、価電子帯で最も低い結合エネルギーよりも１．８〜３．６ｅＶ低い結合エネルギーの範囲内に占有準位を存在させるように成膜し、前記バッファ層対するホール注入障壁を低減する。例文帳に追加

The film is formed therein to bring an occupied level within a range of a binding energy lower by 1.8-3.6 eV than the lowest bond energy in the valence band thereof, in an electron state of tungsten oxide, to reduce a hole injection barrier in the buffer layer. - 特許庁

２枚の超伝導金属薄膜でトンネル障壁を挟んで構成された超伝導トンネル接合素子４１に電流を流すための電流源４５，４６と、超伝導トンネル接合素子に発生する電圧パルスを検出する電圧検出器４３を備える。例文帳に追加

This device is provided with current sources 45 and 46 for feeding current to a superconducting tunnel junction element 41 composed by sandwiching a tunnel barrier by two superconductive metallic thin films, and a voltage detector 43 detecting voltage pulses occurring in the superconducting tunnel junction element. - 特許庁

誘電率の低い有機物を主成分とする層間絶縁膜層に接して金属又は化合物の薄層からなる拡散障壁層の相互間の結合が強く、その界面で剥離・脱離が発生することのない配線構造及びその製造方法を提供すること。例文帳に追加

To provide a wiring structure that the junction between diffusion barrier layers consisting of metal or compound thin layers in contact with an interlayer insulating film layer containing a low-dielectric constant organic matter, as its main component is strong and a peeling or a desorption is never generated at the interface between the interlayer insulating film layer and the diffusion barrier layers, and to provide the manufacturing method of the wiring structure. - 特許庁

セルウェル電圧Ｖｓｕｂ、ゲート電圧Ｖｇ、ソース電圧Ｖｓ、ドレイン電圧Ｖｄの関係をＶｓｕｂ≧Ｖｇ＞Ｖｓ＞Ｖｄとし、Ｖｇ−Ｖｄがバント間トンネル電流の発生電位差以上となり、且つ、Ｖｓｕｂ−Ｖｄがトンネル絶縁膜の障壁電位と比べてほぼ同等以上となるようにする。例文帳に追加

Following relation is set among cell well voltage Vsub, gate voltage Vg, source voltage Vs, and drain voltage Vd; Vsub≥Vg>Vs>Vd, so that Vg-Vd becomes larger than a potential difference generated by the tunnel current between bands, and Vsub-Vd becomes equal to or larger than the barrier potential of a tunnel insulating film. - 特許庁

エピタキシャル層１２表面の酸化膜に開口部１４を形成し、開口部１４のエピタキシャル層１２表面にシリコンとショットキー障壁を形成するバリア金属層１６を形成し、更にバリア金属層１６を被覆するアルミ電極１７を形成する。例文帳に追加

An opening part 14 is formed at an oxide film on the surface of the epitaxial layer 12, a barrier metal layer 16 which forms a Schottky barrier along with a silicon is formed on the surface of the epitaxial layer 12 at the opening part 14, further an aluminum electrode 17 which coats the barrier metal layer 16 is formed. - 特許庁

開示される液晶表示装置は、ＴＦＴ基板１上のＴＦＴ３２のバックチャネル３４上の段差部分３３を含むＴＦＴ３２の周囲を覆い、かつラビング方向２６の下流側の位置にフォトレジスト膜（感光性樹脂）等から成る障壁１０が形成されている。例文帳に追加

In the liquid crystal display device, a barrier wall consisting of a photoresist film (photosensitive resin) or the like is formed to cover the periphery of a TFT 32 including a step part 33 on the back channel 34 of the TFT 32 on the TFT substrate 1 and is formed in the downstream side of the rubbing direction 26. - 特許庁

本願発明においては、有機半導体薄膜の結晶粒界部位に、エネルギー障壁を低減させる他物質を導入するために、有機半導体層５０における絶縁層６０と対極側に、半導体層５０とは逆極性を有する有機化合物２０を付着させた構造とした。例文帳に追加

In order to introduce another substance for reducing the energy barrier into the grain boundary part of an organic semiconductor thin film, an organic compound 20 having a polarity opposite to that of an organic semiconductor layer 50 is attached to the semiconductor layer 50 on the side opposite to an insulation layer 60. - 特許庁

これにより被めっき物表面が触媒活性を示さない場合であってもエネルギ障壁が低下し、前記被めっき物表面が活性化してめっき反応を開始し、被めっき物表面にＣｕやＮｉ等の金属皮膜を析出させることができる。例文帳に追加

In this way, even in the case the surface of the object to be plated does not exhibit catalytic activity, the surface of the object to be plated is activated to start plating reaction, thus a metallic film of Cu, Ni or the like can be precipitated over the surface of the object to be plated. - 特許庁

さらに、本発明のＭＯ_ｘＮ_ｙ金属化合物は、１０００℃において非常に効率的な酸素拡散障壁であり、ｐ金属酸化物半導体（ｐＭＯＳ）デバイスにおいて、非常に攻撃的な等価酸化膜厚（ＥＯＴ）および１４Å未満の反転層厚を可能にする。例文帳に追加

Further, the MO_xN_y metal compound is an extremely efficient oxygen diffusion barrier at 1,000°C, and achieves, in a p-type metal oxide semiconductor (pMOS) device, an extremely aggressive equivalent oxide film thickness (EOT) and an inversion layer thickness of 14 Å or less. - 特許庁

この様な多重量子障壁層の導入により、両側のｐ／ｎ型半導体層の膜厚やアルミニウム（Ａｌ）組成比を小さくしても、キャリヤのオーバーフローが効果的に抑制され、発光効率と耐久性が向上する。例文帳に追加

When this multi-quantum barrier layer is introduced, carriers are effectively restrained from overflowing and the compound semiconductor light-emitting device can be improved in luminous efficacy and durability, even if p/n-type semiconductor layers on both sides are reduced in film thickness and aluminum(Al) compositional ratio. - 特許庁

電極コンタクト構造は、エピタキシャル層１００と、エピタキシャル層１００上に形成されたコンタクトメタル電極１２０と、コンタクトホールを有する層間絶縁膜１４０と、コンタクトメタル電極１２０上に形成された第１のＡｌ配線１６０と、第１のＡｌ配線１６０上に形成された拡散障壁層１８０と、拡散障壁層１８０上に形成された第２のＡｌ配線２００を有する。例文帳に追加

The electrode contact structure includes an epitaxial layer 100, a contact metal electrode 120 formed on the epitaxial layer 100, an interlayer insulating film 140 having a contact hole, a first Al wiring 160 formed on the contact metal electrode 120, a diffusion barrier layer 180 formed on the first Al wiring 160, and a second Al wiring 200 formed on the diffusion barrier layer 180. - 特許庁

または、マグネタイト電極と、該マグネタイト電極上に成膜温度６０℃〜１３０℃で酸化マグネシウム層と２ｎｍ以下の厚さの酸化アルミニウム非晶質層を成膜し、前記成膜温度より０〜６０℃高い温度でアニールされた障壁層と、からなることを特徴とするトンネル磁気抵抗素子である。例文帳に追加

Alternatively, the tunnel magnetoresistance element comprises a magnetite electrode and a barrier layer in which a magnesium oxide layer and an aluminum oxide amorphous layer of ≤2 nm in film thickness are formed at 60°C-130°C film forming temperature on the magnetite electrode and then annealed at a temperature higher by 0-60°C than the film forming temperature. - 特許庁

上記課題は、GaN又はInGaNからなるチャネル層(4)と、AlNからなる障壁層(5)と含むヘテロ界面を構成する層と、トランジスタ素子表面に形成された絶縁膜(9)を有する電界効果トランジスタ(1)、特に絶縁膜としてSiN絶縁膜を用いた電界効果トランジスタや、そのような電界効果トランジスタの製造方法によって解決される。例文帳に追加

The above problem is solved by a field effect transistor (1), using a SiN insulating film as an insulating film in particular, including a layer constituting a hetero interface including a channel layer (4) constituted of GaN or InGaN and a barrier layer (5) constituted of AlN and an insulating film (9) formed on a transistor element surface, or by a method for manufacturing such a field effect transistor. - 特許庁

本発明の太陽電池１は、いわゆる乾式太陽電池と呼ばれるものであり、基板２と、基板２の上面に設置された第１の電極３と、第１の電極３の上面に設置された酸化チタン膜４と、酸化チタン膜４の上面に設置された第２の電極５とで構成され、第１の電極３と酸化チタン膜４との界面には、ショットキー障壁が形成されている。例文帳に追加

The solar cell 1 is a so-called dry solar cell and constituted of: a substrate 2; a first electrode 3 provided onto the top surface of the substrate 2; the titanium oxide film 4 provided onto the top surface of the first electrode 3; and a second electrode 5 provided onto the top surface of the titanium oxide film 4. - 特許庁

このような半導体メモリ装置及びその製造方法は、ストレージ電極用導電膜を薄く形成し、エッチングがよくできる障壁膜を静電容量確保のため導電膜より相対的に厚く形成することによりストレージ電極形成のための乾式エッチング時遷移金属のストレージ電極の側面蒸着が最小化でき、ストレージ電極間のブリッジが防止できる。例文帳に追加

The second conductive film 114 is formed of barium, strontium or the like relatively thinner than the first conductive film 110, that is, in the thickness of 100-1000 Å. - 特許庁

少なくとも一つのビットラインに接続された第１及び第２電極のうち少なくとも一つの電極とワードラインに接続されたゲート電極間の高電界によって発生するホットホールがトンネル酸化膜エネルギー障壁を越えて窒化膜に注入されることによってデータが消去されることを特徴とするＳＯＮＯＳメモリ素子のデータ消去方法である。例文帳に追加

The method of erasing data of the SONOS memory device is characterised in that the data are erased by injecting hot holes that are generated by high electric field between at least one of the first electrode and the second electrode both connected with at least one bit line and a gate electrode connected with a wordline, into a nitride film through a tunnel oxide film energy barrier. - 特許庁

アレイ基板と対向基板間に柱状膜スペーサパターンを形成する際に、柱状膜スペーサパターン部２−１を、シールチップパターン２−６Ａの対向基板割断ライン２−８側外周部に連続形成し、シール材の対向基板割断ライン２−８への浸み出しの障壁となるような配置にする。例文帳に追加

This spacer forming method consists of continuously forming the columnar film spacer patterns 2-1 in the outer peripheral part on the counter substrate splitting line 2-8 of a seal chip pattern 2-6A so as to form partition walls of exuding of a sealing material to the counter substrate splitting line 2-8 when forming the columnar film spacer patterns between the array substrate and the counter substrate. - 特許庁

また、電流分散層１１、１２の透明導電性膜側の界面近傍の電流分散層１２に、ドーパントを注入することにより、電流分散層１２が一様に高ドーパント濃度になるので、透明導電性膜６と電流分散層１２との界面のエネルギー障壁の厚さが薄くなってトンネル電流が流れるようになる。例文帳に追加

By injecting dopant in a current dispersion layer 12 in the vicinity of an interface on the transparent conductive film side between current dispersion layers 11 and 12, the thickness of the energy barrier of an interface between the transparent conductive film 6 and the current dispersion layer 12 is thinned and a tunnel current flows therethrough. - 特許庁

当該ひさし９はメサ溝８及びメサ溝８を中心としてひさし９の領域より広めに第１の絶縁膜４上にディスペンス法やスクリーン印刷法で形成された絶縁膜１０がその後の熱処理により流動性が高くなりメサ溝８の底部に流れ込むことを阻止する障壁となる。例文帳に追加

The overhang 9 serves as a barrier to prevent an insulation film 10 formed by a dispensing method or screen printing method in the mesa groove 8 and on the first insulation film 4 around the mesa groove 8 beyond an area of the overhang 9 from flowing toward a bottom of the mesa groove 8 due to an increased fluidity resulting from a subsequent thermal treatment. - 特許庁

ここで、分離カラー１３０は分離カラー酸化物層とトレンチ側壁３２との間に設けられた分離カラー窒化物界面障壁層１２５を覆って配置されており、垂直ゲート酸化膜１６０はゲート酸化物層とトレンチ側壁３２との間に設けられたゲート窒化物界面層１２５０を覆って配置されている。例文帳に追加

Here, a separate collar 130 is arranged, by covering a separate collar nitride interface barrier layer 125 provided between a separate collar oxide layer and the trench sidewall 32, and a vertical gate oxide film 160 is arranged, covering the gate nitride interface layer 1250 provided between the gate oxide layer and trench sidewall 32. - 特許庁

変形レジストパターン４８の近傍に予め凹部７を形成しておき、その凹部７の障壁部により変形レジストパターン４８の広がりを堰き止めることにより、その変形レジストパターン４８の変形を誘導、抑制、制御することで、目的とするレジストパターン及びそのパターンを利用した薄膜トランジスタを形成出来る。例文帳に追加

An object resist pattern and a thin-film transistor, utilizing the pattern can be made, by forming a recess 7 in the vicinity of a transformed resist pattern 48 in advance, and checking the spread of the transformed resist pattern with the barrier of the recess 7, and thereby guiding, suppressing, and controlling the transformation of the transformed resist pattern 48. - 特許庁

熱障壁を形成する保護コーティングは、少なくともアルミニウムおよびプラチナ系金属から成る金属間化合物によって構成される結合下地層を超合金基板上に形成するとともに、結合下地層の表面上に存在するアルミナ膜上に固定されるセラミック外層を形成することによって、超合金基板上に作られる。例文帳に追加

This method of making protective coating forming a thermal barrier on the superalloy substrate comprises, forming the bonding underlayer which is constituted by intermetallic compounds consisting of at least aluminum and a metal from the platinum group, on the superalloy substrate, and forming a ceramic outer layer which is anchored on a film of alumina present on the surface of the bonding underlayer. - 特許庁

基板１１上にゲート絶縁膜１２を形成し、その上にＺｎＯなどの酸化物半導体から成る複数のナノドット１３ａが一面内において二重ショットキー障壁１３ｂを介して互いに接合した多重ナノドット構造体１３を形成し、その上にソース電極１４およびドレイン電極１５を形成することにより、ＭＯＳＦＥＴ構造のトンネル負性抵抗素子を構成する。例文帳に追加

A tunnel negative resistance element having a MOSFET structure is composed by forming a gate insulation film 12 on a substrate 11, forming thereon a multiple nanodot structure 13 composed of a plurality of nano-dots 13a which are made of an oxide semiconductor such as ZnO, etc. and mutually bonded through a double Schottky barrier 13b in one plane, and forming a source electrode 14 and a drain electrode 15 thereon. - 特許庁

特に、ｐ／ｎ／ｎ^−／ｐ^＋／ｎ構造において顕著となる表面シールド層２０５によるポテンシャル障壁に起因する転送特性劣化を抑えるために電荷蓄積部２０４の一部を転送ゲート電極２０８の直下であって、且つ、転送ゲート電極下のシリコン−ゲート酸化膜界２０９面から離れた深さに形成する。例文帳に追加

In order to suppress especially transfer characteristics degradation caused by potential barrier wall of a surface shield layer 205 prominent in p/n/n^-/p^+/n structure, a part of a charge accumulation part 204 is formed in such depth as away from a silicon-gate oxide film interface 209 under a transfer gate electrode, directly below the transfer gate electrode 208. - 特許庁

スルホン酸基を有する高分子電解質、主鎖骨格中に回転エネルギー障壁が１２ｋＪ／ｍｏｌ以下の結合ユニットを含み、且つ、３，０００以下の分子量を有するポリマー、及び、ｐＫａ値が７．０以上である強塩基性化合物を含有することを特徴とする、燃料電池用電解質膜。例文帳に追加

The electrolyte membrane for a fuel cell contains a polymer electrolyte having a sulfonic acid group and a joint unit with a rotational energy barrier of 12kJ/mol or less in a main chain frame and moreover contains a polymer having a molecular amount of 3,000 or less and a strong basic compound with 7.0 or more of a pKa value. - 特許庁

基板上１に、ゲート絶縁膜３０とゲート６０ａとゲート側壁のスペーサ８０ａを形成した後、選択的シリコン成長を適用してゲート上部に多結晶シリコン層１００を成長させ、基板上１には単結晶シリコン層を成長させるショットキー障壁トランジスタの製造方法である。例文帳に追加

In the method for manufacturing Schottky barrier transistor, after a gate insulating film 30, a gate 60a, and a spacer 80a of a sidewall of the gate are formed on a substrate 1, a polycrystalline silicon layer 100 is grown on the gate by applying selective silicon growth, and a single crystal silicon layer is grown on a substrate 1. - 特許庁

絶縁膜をドライエッチングして化合物半導体の結晶面を露出させるときに結晶成分と炭素の反応生成物が生じることにより、良好なショットキー障壁が形成されなくなることを改善し、これらの素子の生産性を高めることができる化合物半導体装置の製造方法を提供する。例文帳に追加

To provide the manufacturing method of a compound semiconductor device, capable of improving proper Schottky barrier from not forming and enhancing the productivity of their elements by producing the reaction product of a crystal components and carbon, when an insulation film is dry-etched to expose the crystal face of the compound semiconductor. - 特許庁

太陽電池１は、いわゆる乾式太陽電池と呼ばれるものであり、基板２と、基板２の上面に設置された第１の電極３と、第１の電極３の上面に設置された膜状の半導体４と、半導体４の上面に設置された第２の電極５とで構成され、第２の電極５と半導体４との界面にはショットキー障壁が形成されている。例文帳に追加

A solar cell 1 is a so-called dry solar cell, and it comprises a substrate 2, a first electrode 3 on the upper surface of the substrate 2, a film-like semiconductor 4 on the upper surface of the first electrode 3, and a second electrode 5 on the upper surface of the semiconductor 4, and a Schottky barrier on the boundary between the second semiconductor 5 and semiconductor 4. - 特許庁

太陽電池１は、いわゆる乾式太陽電池と呼ばれるものであり、基板２と、基板２の上面に設置された第１の電極３と、第１の電極３の上面に設置された膜状の半導体４と、半導体４の上面に設置された第２の電極５とで構成され、第２の電極５と半導体４との界面にはショットキー障壁が形成されている。例文帳に追加

A solar cell 1 is a so-called dry solar cell, and it comprises a substrate 2, a first electrode 3 placed on the upper surface of the substrate 2, a film-like semiconductor 4 placed on the upper surface of the first electrode 3, and a second electrode 5 on the upper surface of the semiconductor 4, and a Schottky barrier on the boundary between the second semiconductor 5 and semiconductor 4. - 特許庁