「Control Memory」に関連した英語例文の一覧と使い方(184ページ目) - Weblio英語例文検索

The noise reducer is composed of a signal processing circuit 1 for removing a noise component from an inputted video signal, a frame memory 7 for temporarily holding the video signal from which the noise component is removed by the signal processing circuit 1, a memory controller 8 for controlling the write and read of the video signal to and from the frame memory 7, and a control circuit 13 for controlling the entire noise reducer.例文帳に追加

ノイズレデューサは、入力される映像信号からノイズ成分を除去する信号処理回路１、信号処理回路１によってノイズ成分が除去した映像信号を一時的に保持するフレームメモリ７、フレームメモリ７に対する映像信号の書き込みと読み出しを制御するメモリコントローラ８、および、ノイズレデューサの全体を制御する制御回路１３から構成される。 - 特許庁

When a PC 200 connected to a 1394 port 1051 is accessing a memory card 104, a USB port 1061 is disabled; when a PC 300 connected to the USB port 1061 is accessing the memory card 104, the 1394 port 1051 is disabled to thereby exclusively control the external device accessing the memory card 104.例文帳に追加

１３９４ポート１０５１に接続されたＰＣ２００がメモリカード１０４にアクセスをしている場合は、ＵＳＢポート１０６１をディセーブル状態にし、ＵＳＢポート１０６１に接続されたＰＣ３００がメモリカード１０４にアクセスをしている場合は、１３９４ポート１０５１をディセーブル状態にすることにより、メモリカード１０４にアクセスする外部装置を排他的に制御する。 - 特許庁

While a conductive film 15 in a logic region Rlogc remains, a control gate electrode 17 of a non-volatile memory element, an interelectrode- insulating film 18, and a floating gate electrode 19 are formed in a memory region Rmemo, an insulating film 22 for injection protection is formed on a substrate, and ion implantation for forming the source and drain diffusion layer of the non-volatile memory element is made.例文帳に追加

ロジック領域Ｒlogcにおける導体膜１５を残したままで、メモリ領域Ｒmemoにおいて不揮発性メモリ素子の制御ゲート電極１７，電極間絶縁膜１８及び浮遊ゲート電極１９を形成した後、基板上に注入保護用の絶縁膜２２を形成した後、不揮発性メモリ素子のソース・ドレイン拡散層を形成するためのイオン注入を行なう。 - 特許庁

This arbitration device is provided with: a FIFO memory 21 storing a history of a job running into a predetermined number of processes; and access control part 22 writing the history into the FIFO memory 21 in each execution of the job, referring to the FIFO memory 21 when a new requirement of the job is competitively generated, and determining the job to be executed on the basis of the history.例文帳に追加

予め定める処理数に亘るジョブの履歴を記憶しているＦＩＦＯメモリ２１と、前記ジョブの実行毎に、前記ＦＩＦＯメモリ２１にその履歴を書込んでゆくとともに、新たなジョブの要求が競合して発生した際には、前記ＦＩＦＯメモリ２１を参照し、前記履歴に基づいて実行すべきジョブを決定するアクセス制御部２２とを設ける。 - 特許庁

To provide a main board which has no (little) bad influence due to delay of a signal between a memory control IC and a memory module to the performance of the board and does not cause a problem on the wiring in the designing thereof whereby a device having a small size in a direction coincident with the vertical direction of the main board and two memory modules which are readily detachable thereto can be constituted.例文帳に追加

メモリ制御ＩＣとメモリモジュールとの間の信号遅延によるボード性能への悪影響がなく（少なく）、その設計時に配線上の問題も生じないメインボードであって、それを用いることにより、メインボードの高さ方向と一致する方向のサイズが小さく、かつ、２つのメモリモジュールの双方を容易に脱着可能な装置を構成することができるメインボードを、提供する。 - 特許庁

In the semiconductor memory device having a control circuit C2 controlling an output of an on-chip compare signal OCC indicating pass/fail of data read from a memory array based on a scan signal SCAN and provided with a logic part, the prescribed terminal PAD out of a plurality of terminals for power source potentials provided in the semiconductor memory device is used for burn-in test.例文帳に追加

バーンイン試験の際に、スキャン信号ＳＣＡＮに基づいて、メモリアレイから読み出したデータのパス／フェールを表すオンチップコンペア信号ＯＣＣの出力を制御する制御回路Ｃ２を有するロジック部を備えた半導体記憶装置において、半導体記憶装置に設けられた複数ある電源電位用端子のうち所定の端子ＰＡＤをバーンイン試験用として使用する。 - 特許庁

To provide a semiconductor memory having a transfer system for transferring data synchronized with both edges of the leading and trailing of an outside clock signal, and yet easily being tested and evaluated by a conventional memory testing device with respect to SDRM for writing/reading data synchronously with the outside clock signal and a method for controlling the SDRAM and to provide a control method for the semiconductor memory.例文帳に追加

本発明は、外部クロック信号に同期してデータの書き込み／読み出しを行うＳＤＲＡＭ及びその制御方法に関し、外部クロック信号の立ち上がりと立ち下がりの両エッジに同期してデータを転送する転送方式を有しながら、従来のメモリ試験装置で容易に試験、評価ができる半導体記憶装置及びその制御方法を提供することを目的とする。 - 特許庁

A semiconductor memory device comprises a memory cell array 200 refreshed based on a refresh timing signal generated by a refresh timing signal generating circuit 152-1 and having the prescribed refresh period, and a data holding block function control circuit 151 selecting a block which holds data in the memory cell array 200 divided into a plurality of blocks.例文帳に追加

半導体記憶装置は、リフレッシュタイミング信号発生回路１５２−１によって発生される、所定のリフレッシュ周期を有するリフレッシュタイミング信号に基づいてリフレッシュされるメモリセルアレイ２００と、所定の指示信号に基づいて、複数のブロックに分割されたメモリセルアレイ２００においてデータを保持すべきブロックを選択するデータ保持ブロック機能コントロール回路１５１とを含む。 - 特許庁

The erasion operation control device 10 of a flash memory is provided with a common discharge circuit section 20 connecting electrically and directly at least one out of a source part CSL, a drain part CBL, and a substrate part CWL constituting respective cell MC00-MCmn constituting a cell array 9 of a flash memory circuit, and a gate part WL during erasion operation in the flash memory.例文帳に追加

フラッシュメモリ回路のセルアレイ９を構成するそれぞれのセルＭＣ００〜ＭＣｍｎを構成するソース部ＣＳＬ、ドレイン部ＣＢＬ及び基板部ＣＷＬの少なくとも一つと、ゲート部ＷＬとを当該フラッシュメモリに於ける消去動作中に電気的に直接接続させる共通放電回路部２０が設けられているフラッシュメモリの消去動作制御装置１０。 - 特許庁

The flash memory device includes: a memory cell array having memory cells arrayed on word lines and bit lines; a voltage generating circuit constituted so as to generate a program voltage to be applied to a selected word line; a program voltage controller constituted so as to variably control a start level of the program voltage to be applied to remaining pages of each word line by a programming characteristic of the first page of each word line.例文帳に追加

フラッシュメモリ装置はワードラインとビットラインに配列されたメモリセルを有するメモリセルアレイと、選択されたワードラインに印加されるプログラム電圧を発生するよう構成される電圧発生回路と、各ワードラインの一番目のページのプログラム特性により、各ワードラインの残りのページに適用されるプログラム電圧の開始レベルを可変制御するよう構成されるプログラム電圧制御器を含む。 - 特許庁

When a control unit 31 detects a state where a GPS unit 45 is connected to an input/output interface "SDIO" by a switch 44 and a predetermined function that the GPS unit 45 includes is operated so as not to use an SD memory card 39 loaded into a card slot 15, a recording destination of captured image data is switched from the SD memory card 39 to a built-in flash memory 51.例文帳に追加

制御部３１が、スイッチ４４により入出力インターフェース“ＳＤＩＯ”にＧＰＳユニット４５が接続されてＧＰＳユニット４５が有する所定の機能が作動し、カードスロット１５に装着されたＳＤメモリカード３９が使用できない状態を検出すると、撮影画像データの記録先をＳＤメモリカード３９から内蔵フラッシュメモリ５１に切り換える。 - 特許庁

The camera 10 forming one image comprising plural images of first and second images includes: a recording control means 1a for recording the image to an image memory 6; and a selection means 1b for selecting the second image from the image memory 6 according to information attached to the image designated to be the first image among images recorded in the image memory 6.例文帳に追加

このカメラは、第1の画像と第２の画像との複数の画像により１つの画像を形成するカメラ１０において、画像を画像メモリ６に記録する記録制御手段１ａと、上記画像メモリ６に記録された画像の中で第1の画像に指定された画像に付帯される情報に従って、上記画像メモリから上記第２の画像を選択する選択手段１ｂを備えてなる。 - 特許庁

The RAM 10a is provided with a flash interface circuit 19 which generates control signals required for data access to the flash memory 60 in synchronism with the command from the CPU 70, and a pseudo SRAM 29, a memory device capable of random access, to read and write data or the flash memory 60 or the pseudo SRAM according to the command from the CPU 70.例文帳に追加

ＲＡＭ１０ａは、ＣＰＵ７０からの指令に同期して、フラッシュメモリ６０に対するデータのアクセスに必要な制御信号を生成するフラッシュインタフェース回路１９と、ランダムアクセス可能なメモリ素子である擬似ＳＲＡＭ２９とを備え、ＣＰＵ７０からの指令に応じて、フラッシュメモリ６０または擬似ＳＲＡＭ２９に対して、データの読み出し、書き込みを行なう。 - 特許庁

When memory cards are respectively connected to a card I/F 10 and a card I/F 20, a control part 100 reads out image data from the photographed memory card stored with image data, detects a photographing date from the date data of the image data, creates a folder of the photographing date in the storing memory card and sorts and records the image data for each date.例文帳に追加

カードＩ／Ｆ１０およびカードＩ／Ｆ２０にそれぞれメモリカードが接続されると、制御部１００が、画像データが記憶された撮影済みメモリカードから画像データを読み出し、この画像データの日付データから撮影日時を検出し、保存用メモリカードに上記撮影日時のフォルダを作成して、日付毎に画像データを振り分けて記録するようにしたものである。 - 特許庁

The IC card for selectively performing the input/output of data while having a reloadable data memory for storing data and a control part for performing access to this data memory, has a means for reloading the DF name or access condition information in DF definition information for defining a DF created in the data memory while using the command inputted from the outside (S6).例文帳に追加

データを記憶する書換え可能なデータメモリと、このデータメモリに対してアクセスを行なうための制御部とを有し、選択的に外部との間でデータの入出力を行なうＩＣカードにおいて、データメモリ内に創成されるＤＦを定義するＤＦ定義情報内のＤＦ名あるいはアクセス条件情報を外部から入力されるコマンドを用いて書換える手段を有する。 - 特許庁

This control device for controlling a position of a driven member by an actuator by constituting the actuator of the shape memory alloy and a energizing means such as a bias spring, is provided with a preliminarily heating means for preliminarily heating the shape memory alloy to a temperature for the shape memory alloy to start deformation or a temperature slightly lower than that before controlling the driven member by the actuator.例文帳に追加

形状記憶合金とバイアスバネ等の付勢手段とでアクチュエータを構成し、当該アクチュエータで被駆動部材の位置を制御する制御装置において、アクチュエータによる被駆動部材の制御に先立って、形状記憶合金が変形を開始する温度または、それよりもやや低い温度に、当該形状記憶合金を予備加熱する予備加熱手段を設ける。 - 特許庁

A backup control means 600 determines a compression start timing by a data compression and expansion means 510 on the basis of electric power required for compressing the data by the data compression and expansion means 510 so as to turn at least one memory block to an empty memory block and the electric power required for backing up the volatile memory 10 in the state after the data compression.例文帳に追加

バックアップ制御手段６００は、少なくとも１つのメモリブロックが空きメモリブロックとなるようにデータ圧縮伸張手段５１０によってデータ圧縮するのに必要な電力と、そのデータ圧縮後の状態で揮発性メモリ１０をバックアップするのに要する電力とに基づいて、データ圧縮伸張手段５１０による圧縮開始タイミングを定める。 - 特許庁

The demultiplexer (34) is inhibited to fetch this refresh activation instruction signal when the adjacent memory blocks are in an active state and also the corresponding memory block in an active state or has already been refreshed, and transfers this refresh activation instruction signal to a local control circuit arranged for the following stage memory sub-block on the route for transferring the refresh activation instruction signal.例文帳に追加

デマルチプレクサ（３４）は、隣接メモリサブブロックが非活性状態にありかつ対応のメモリブロックが活性状態にあるかまたはリフレッシュが完了しているときには、このリフレッシュ活性化指示信号の取込が禁止され、リフレッシュ活性化指示信号転送経路の次段のメモリサブブロックに対して設けられたローカル制御回路へこのリフレッシュ活性化指示信号を転送する。 - 特許庁

When a command packet to write or read data in/from the storage medium 13 is received from a host device by using the cache memory 14, a data transfer control part 124 writes or reads the data in/from the storage medium 13 and the cache memory 14 on the basis of the command packet and a cache memory management table 121a.例文帳に追加

ホスト装置からキャッシュメモリ１４を使用した記憶メディア１３に対するデータの書き込みまたはデータの読み出しを行うためのコマンドパケットを受信した際に、データ転送制御部１２４によりこのコマンドパケット及びキャッシュメモリ管理テーブル１２１ａに基づいて、記憶メディア１３及びキャッシュメモリ１４に対するデータの書き込みまたはデータの読み出しを行うようにしている。 - 特許庁

The display controller 20 comprises a first memory 22 which memorizes image data and is to be accessed by sequential access operation in an access time shorter than for random access operation; a second memory 24 which stores image data with lower power consumption on accessing than in the first memory 22; and a data transfer control unit 30 which controls the transfer of the image data between the first and second memories 22, 24.例文帳に追加

表示コントローラ２０は、画像データを記憶し、アクセス時間がランダムアクセス動作時より短いシーケンシャルアクセス動作でアクセスされる第１のメモリ２２と、アクセス動作時の消費電力が第１のメモリ２２より小さく、画像データを記憶する第２のメモリ２４と、第１及び第２のメモリ２２、２４間で画像データの転送制御を行うデータ転送制御部３０とを含む。 - 特許庁

This semiconductor memory device is provided with memory cells 10, a control work line selecting/driving circuit 205, a well driving circuit 207, a source lines selecting/driving circuit 206, a pulse generating circuit 301 outputting a pulse signal S1 when electrons are injected to a floating gate 101 in the memory cells 10, a delay circuit 302, a delay circuit 303, and a delay circuit 304.例文帳に追加

本発明の半導体記憶装置は、メモリセル１０とコントロールワード線選択・駆動回路２０５と、ウエル駆動回路２０７とソース線選択・駆動回路２０６と、メモリセル１０におけるフローティングゲート１０１に電子を注入する際にパルス信号Ｓ１を出力するパルス発生回路３０１と、遅延回路３０２と、遅延回路３０３と、遅延回路３０４とを備える。 - 特許庁

A control circuit 603A can select a direct transmission mode for directly inputting and transmitting the transmission condition of a transmitting original by an operator on an operation part (operation panel) 60, a memory transmission mode for reading out the transmitting original, storing picture data in a memory 502 and transmitting contents stored in the memory through a modem 603 or a receiving mode for receiving a receiving original.例文帳に追加

制御回路６０３Ａは、操作部（操作パネル６０）において、送信用原稿の送信条件が操作者にて直接入力されて送信を行う直接送信モードと、送信用原稿の読込みと共にメモリ５０２に画像データを格納してモデム６０３を介してメモリ送信を行うメモリ送信モードと、受信用原稿を受信する受信モードとを選択可能にする。 - 特許庁

In this system, a service provider stores license information and a program for using service into the memory card having an interface controller, a flash memory and an IC card chip, and the user can select specification of the server PC according to the license information and can use the server PC maintained by the service provider by use of the memory card by remote control.例文帳に追加

本発明では、サービス提供者がＩＣカードチップとフラッシュメモリとインターフェースコントローラを有するメモリカードにサービスを利用するためのプログラムとライセンス情報を格納し、ユーザは前記ライセンス情報に応じてサーバＰＣのスペックを選択可能であり、前記メモリカードを用いてサービス提供者が整備するサーバＰＣを遠隔操作で利用可能なシステムを提供する。 - 特許庁

The scanning electron microscope includes at least two memories for temporarily storing image data; a control part for starting to transfer first image data stored in the first memory out of the two memories, to the external device and setting imaging conditions for the second image data; and a memory selecting part for temporarily storing the second image data imaged under the set imaging conditions, into the second memory.例文帳に追加

画像データを一時格納する少なくとも２個のメモリと、該メモリのうちの第一のメモリへ格納された第一の画像データの外部装置への転送の開始とともに、次の第二の画像データの撮像条件設定を行う制御部と、該設定された撮像条件で撮像された第二の画像データを第二のメモリへ一時格納させるメモリ選択部とを備える。 - 特許庁

Even after the end of reproduction as to a selected track, when the static image data stored in the static image data memory 5 are stored and the static image group in the track control information of the reproduction track selected next is discriminated to be the same as the static image group stored in the memory 5, no storage is made from an optical disk to the memory 5.例文帳に追加

選択されたトラックについての再生動作の終了後も、静止画データ用メモリ５に記憶中の静止画データを記憶しておき、次に選択された再生トラックのトラック制御情報中の静止画グループが、メモリ５に記憶されている静止画グループと同一と判断された場合には、光ディスクからメモリ５に対する記憶動作が行なわれないようにする。 - 特許庁

When a dispensing information request is received from an external device with information inputted ready for confirmation, a replica memory information reading control means is ordered to read out the tax rate stored in a replica memory means from the dispensing information request received while the information on the tax rate read out by a replica memory information reading means is transferred to the external device.例文帳に追加

入力された情報を確認可能な外部装置から貸出情報要求を受信した場合に、受信した貸出情報要求に基づいて、複製記憶手段に記憶された税率の読み出しを複製記憶情報読出制御手段に指示するとともに、複製記憶情報読出手段によって読み出された税率情報を外部装置へ転送する。 - 特許庁

An input/output buffer 80 of the synchronous semiconductor memory device 100 receives a test mode signal from a control circuit 410, takes in data from a terminal 421 synchronizing with a clock signal CLK, writes it in a memory array 60, and outputs read-out data from the memory array 60 to the terminal 421 synchronizing with an internal data strobe signal from a DQS signal generating circuit 70.例文帳に追加

同期型半導体記憶装置１００の入出力バッファ８０は、コントロール回路４１０からのテストモード信号を受けてクロック信号ＣＬＫに同期して端子４２１からデータを取込み、メモリアレイ６０に書込むとともに、メモリアレイ６０からの読出データをＤＱＳ信号発生回路７０からの内部データストローブ信号に同期して端子４２１へ出力する。 - 特許庁

The communication apparatus comprises a data counter for determining data amount information corresponding to the amount of data remained in the buffer memory and time information corresponding to the time in which the data are stored in the buffer memory; and a notification means for notifying a communication control means that controls communication via the buffer memory of the data amount information and the time information determined by the data counter.例文帳に追加

通信装置において、バッファメモリに残っているデータの量に対応するデータ量情報と、前記データを前記バッファメモリに格納した時刻に対応する時刻情報とを求めるデータカウンタと、前記データカウンタで求められたデータ量情報と時刻情報を、前記バッファメモリを介する通信を制御する通信制御手段に通知する通知手段と、を備えた。 - 特許庁

The device includes a plurality of memory cell arrays and a control circuit for output a first signal which instructs a start of precharge to each memory cell array and a second signal which instructs a termination of precharge and a transfer to the read access, and the first signal is routed through a delay circuit so as to reach each memory cell array with time difference, and the second signal is routed not through the delay circuit.例文帳に追加

複数のメモリセルアレイと、各メモリセルアレイに対してプリチャージ開始を指示する第一の信号とプリチャージの終了とリードアクセスへの移行を指示する第二の信号とを出力する制御回路と、を備え、第一の信号が各メモリセルアレイに対して時間差を持って到達するように遅延回路を介して配線され、第二の信号が遅延回路を介さずに配線されている。 - 特許庁

The flash memory control circuit 3 outputs a hold signal HOLD of active 'H' when the ready status signal RYIBY indicates the busy state, and does not permit access to the flash memory module 2 of a CPU 1, and permits the access to the flash memory module 2 of the CPU 1 by outputting the hold signal HOLD of 'L' when the ready status signal RYIBY returns to a ready state.例文帳に追加

フラッシュメモリ制御回路３はレディステータス信号ＲＹＩＢＹがビジー状態を指示するとき、アクティブ“Ｈ”のホールド信号ＨＯＬＤを出力し、ＣＰＵ１のフラッシュメモリモジュール２へのアクセスを不許可にし、レディステータス信号ＲＹＩＢＹがレディ状態に戻ると、“Ｌ”のホールド信号ＨＯＬＤを出力してＣＰＵ１のフラッシュメモリモジュール２へのアクセスを許可する。 - 特許庁

The radio tag or the label is provided with an ID chip having a memory part, a signal control circuit part, and a communication circuit part formed with TFTs formed on the insulating substrate and an antenna connected to a terminal part of the ID chip and is capable of communicating data stored in the memory part or data to be stored in the memory part, through the communication circuit by radio communication.例文帳に追加

本発明は、絶縁基板上に形成されるＴＦＴで、メモリ部と信号制御回路部と通信回路部とが形成されたＩＤチップと、ＩＤチップの端子部と接続するようにアンテナが備えられ、無線通信によりメモリ部に記憶されているデータ若しくはメモリ部に記憶させるデータを通信回路を介して通信可能である無線タグ及びラベル類である。 - 特許庁

Even after the end of reproduction as to a selected track, the still picture data stored in a still picture data memory 5 are stored, and when it is judged that the still picture group in track control information of a reproduction track selected next is identical to the still picture group stored in a memory 5, no storing is made from the optical disk to the memory 5.例文帳に追加

選択されたトラックについての再生動作の終了後も、静止画データ用メモリ５に記憶中の静止画データを記憶しておき、次に選択された再生トラックのトラック制御情報中の静止画グループが、メモリ５に記憶されている静止画グループと同一と判断された場合には、光ディスクからメモリ５に対する記憶動作が行なわれないようにする。 - 特許庁

This portable telephone device has message and telephone numbers registered in a memory part 3 for each notification destination, and a control part 2 retrieves a message and the telephone number of a notification destination from the memory part 3 in the timing of detection of call transmission or reception by a call transmission reception control part 4 and also displays the retrieved message and telephone number at a display part 5.例文帳に追加

メモリ部３に、メッセージや電話番号を通知先相手毎に対応させて登録しておき、発着信制御部４による発信及び着信の検出タイミングに合わせて、制御部２によりメモリ部３からメッセージや通知先相手の電話番号を検索するとともに、検索されたメッセージや通知先相手の電話番号を表示部５に表示させるようにする。 - 特許庁

A communication terminal comprises: an electronic mail database 5 storing the transmitted and/or received electronic mail; a mail specifying memory 6 storing information specified as the specific electronic mail; and control section 2 reading the specific electronic mail specified by storage contents in the mail specifying memory 6 from the electronic mail database 5, and applying display control to a display section 4, upon detecting specified operation by a key input section 3.例文帳に追加

送信及び／又は受信した電子メールを保存する電子メールデータベース５と、特定の電子メールとして指定する情報を記憶するメール指定メモリ６と、キー入力部３による所定の操作を検出すると、メール指定メモリ６の記憶内容により指定される特定の電子メールを電子メールデータベース５から読み出して表示部４に表示制御する制御部２とを備える。 - 特許庁

Relating to a memory control device 1 provided with a word line selecting information storing section arranged between a memory cell array 9 and a row decoder 33, a column selecting information storing section 17 arranged between a column selector 39 and a column decoder 37, and a control circuit 19, each selecting information storing section 11, 17 is constituted of sift registers including a selector 23 and a flip-flop 21.例文帳に追加

メモリアレイ９とロウデコーダ３３との間に介装されたワード線選択情報記憶部１１と、カラムセレクタ３９とカラムデコーダ３７との間に介装されたカラム選択情報記憶部１７と、制御回路１９とを備えるメモリ制御装置１において、セレクタ２３とフリップフロップ２１とを含むシフトレジスタで各選択情報記憶部１１，１７を構成する。 - 特許庁

The cache memory control circuit has a selecting part 42 that can select each way or two prescribed ways or more of a cache memory 16, having a plurality of ways in a prescribed order; a comparison part 33 for detecting a cache hit, each way; a control part 41 for stopping selecting each way or the two prescribed ways or more in the selecting part 42, when a cache hit is detected.例文帳に追加

キャッシュメモリ制御回路は、複数のウェイを有するキャッシュメモリ１６の各ウェイをあるいは所定の２以上のウェイを、所定の順番で選択可能な選択部４２と、各ウェイにおけるキャッシュヒットを検出する比較部３３と、キャッシュヒットを検出すると、選択部４２における各ウェイあるいは所定の２以上のウェイの選択を停止させる制御部４１とを有する。 - 特許庁

The decoded frame picture (decoded image) is stored in a frame memory 141 after applying filter processing to eliminate block distortion by the in-loop filter 140 when switches 131, 132 are closed under the control of a filter processing control section 160 or stored in the frame memory 141 without being subjected to the filter processing when the switches 131, 132 are turned off.例文帳に追加

この復号化されたフレーム画像（復号画像）は、フィルタ処理制御部１６０の制御によりスイッチ１３１，１３２がＯＮされている場合にはループ内フィルタ１４０によってブロック歪みを除去するフィルタ処理が施された後、フレームメモリ１４１に格納され、スイッチ１３１，１３２がＯＦＦされている場合にはフィルタ処理が施されることなくフレームメモリ１４１に格納される。 - 特許庁

The interface control method for transferring data to be transferred to a communication partner in a data transfer device including a memory for storing data and a frame control part for creating and transmitting a frame containing the data to be transferred comprises: a frame transmitting step of creating and transmitting a frame having the data to be transferred read from the memory just before a check code part.例文帳に追加

データを記憶するメモリと、転送すべきデータを含むフレームを生成して送信するフレーム制御部とを有するデータ転送装置において、通信相手に前記転送すべきデータを転送するインタフェース制御方法であって、前記メモリから読み出された前記転送すべきデータをチェックコード部の直前に有するフレームを生成して送信するフレーム送信ステップを備える。 - 特許庁

Besides, the body of the copy machine is provided with a second memory for storing original reading speed information and a reading speed control means for controlling an original reading speed based on the original reading speed information stored in this second memory and the feeding speed control means corrects a copy magnification by making the original feeding speed information coincident with the relevant reading speed.例文帳に追加

また、複写機本体には、原稿読み取り速度情報を記憶する第２のメモリと、この第２のメモリに格納された原稿読み取り速度情報に基づいて原稿読み取り速度を制御する読み取り速度制御手段とが備えられ、搬送速度制御手段は、原稿搬送速度情報を当該読み取り速度と一致させることによって複写倍率を補正する。 - 特許庁

The image decoding apparatus 100 also includes a control part 130 to refer to a first control information for locating an area in a frame memory 170 in which the first decoded image signal may be stored and notify the image decoding part 120 of the area in the frame memory 170 in which the reference image to be referred at the time of decoding of the encoded bit stream 111 is stored.例文帳に追加

この画像復号装置１００は、さらに、第１復号画像信号が格納されるフレームメモリ１７０の領域を特定するための第１管理情報を参照して、画像復号部１２０に符号化ビットストリーム１１１の復号の際に参照する参照画像が格納されているフレームメモリ１７０の領域を通知する制御部１３０とを備える。 - 特許庁

Based on an outpacing detection signal produced by a phase comparison circuit 54 in consideration of time required for processing in a memory-access mediating circuit 52 and based on a scene change detection signal from a scene change detection circuit 55, a readout control circuit 56 produces a readout control signal made up of a readout address and a readout time and outputs it to the memory-access mediating circuit 52.例文帳に追加

読み出し制御回路５６は、メモリアクセス調停回路５２の処理に要する時間を考慮して発生された位相比較回路５４からの追い越し検出信号、およびシーンチェンジ検出回路５５からのシーンチェンジ検出信号に基づき、読み出しアドレスおよび読み出しタイミングから成る読み出し制御信号を生成してメモリアクセス調停回路５２に出力する。 - 特許庁

A memory control device which accesses the memory module having a plurality of ranks includes: an interface part having a select signal line for a select signal for rank selection and an address signal line for an address signal indicating an address on a selected rank; and a control part which transmits the signal for rank selection through a part of an address signal line and the select signal line.例文帳に追加

複数のランクを有するメモリモジュールにアクセスするメモリ制御装置であって、ランクを選択するためのセレクト信号を介するセレクト信号線及び選択されたランク上のアドレスを示すアドレス信号を介するアドレス信号線を有するインターフェイス部と、前記アドレス信号線の一部及びセレクト信号線を介して前記ランクを選択する信号を送信する制御部とを備えた。 - 特許庁

To provide a semiconductor memory device, a semiconductor integrated circuit system using the same, and a control method for the semiconductor memory device, whereby the load on a control device is reduced by reducing the access frequency and substrate design is facilitated.例文帳に追加

本発明は、半導体記憶装置及びそれを用いた半導体集積回路システム並びに半導体記憶装置の制御方法に関し、アクセス回数を減少させて制御装置の負担を低減させると共に基板設計が容易になる半導体記憶装置及びそれを用いた半導体集積回路システム並びに半導体記憶装置の制御方法を提供することを目的とする。 - 特許庁

By this constitution, an address signal is generated inside a semiconductor memory, a test pattern used for a test of a semiconductor memory can be realized with address control of input terminals of numbers being less than the number of address input terminals used in the normal operation by realizing this address control by the address increment function, the address decrement function, and the address holding function.例文帳に追加

この構成によれば、半導体記憶装置の内部でアドレス信号が発生され、このアドレスの制御が、アドレスインクリメント機能、アドレスデクリメント機能およびアドレス保持機能により実現されることにより、通常動作時に用いるアドレス入力端子数よりも少ない数の入力端子のアドレス制御で半導体記憶装置のテストで用いるテストパターンを実現できる。 - 特許庁

This device is provided with terminals comprising variable resistor circuits respectively and passing through external signals for operating memory devices respectively, and a control circuit outputting a control signal controlling a resistance value included in the variable resistor circuit in accordance with a command enable-signal indicating activation of auto-refresh operation of a memory device and an external enable-signal for activating a delay synchronism loop circuit.例文帳に追加

それぞれ可変抵抗回路を含み、それぞれメモリ装置を動作させるための外部信号を通過させる端子と、メモリ装置のオートリフレッシュ動作の活性化を示すコマンドイネーブル信号及び遅延同期ループ回路を活性化するための外部イネーブル信号に応じて可変抵抗回路に含まれた抵抗値を制御する制御信号を発する制御回路とを備える。 - 特許庁