Isolationを含む例文一覧と使い方
該当件数 : 7498件
Openings 23 of diaphragms 22 arranged in the neighborhood of two illuminating light sources 21 are formed so that the opening width in the opening shape can be made longer at proximity sides 25 than at isolation sides 24.例文帳に追加
2つの照明光源21の近傍に設けられる絞り22の開口部23は、その開口形状での開口幅が、近接側25を離間側24よりも長くするように形成されている。 - 特許庁
To secure isolation between a directional antenna for transmitting and receiving radio waves to and from a base station and a directional antenna for transmitting and receiving radio waves to and from a mobile station where both the directional antennas are stored in the same casing.例文帳に追加
同一筐体内に収納される、基地局との間で電波を送受する指向性アンテナと、移動局との間で電波を送受する指向性アンテナと、のアイソレーションを確保する。 - 特許庁
A shallow trench isolation portion is formed on one side of an upper portion of the deep trench, while the other side of the upper portion of the deep trench provides an exposed surface of a semiconductor material of the conductive fill region.例文帳に追加
浅いトレンチ分離部が深いトレンチの上部の一方の側に形成され、一方深いトレンチの上部の他方の側は、導電性充填領域の半導体材料の露出された表面となる。 - 特許庁
A stator core suspension system 100 includes one or a plurality of spring bars 120 coupled to a stator core 106 and a frame 116 for vibration isolation of the stator core 106 from the frame 116.例文帳に追加
ステータコアサスペンションシステム100は、ステータコア106をフレーム116から振動遮断するためにステータコア106とフレーム116とに連結された1つ又は複数のばね棒120を含む。 - 特許庁
The inter-device isolation 40 is provided between the amplifier transistor 10 and the bias circuit unit transistor 20 and electrically isolates the amplifier transistor 10 and the bias circuit unit transistor 20.例文帳に追加
素子間アイソレーション40は、増幅器トランジスタ10とバイアス回路用単位トランジスタ20の間に設けられており、増幅器トランジスタ10とバイアス回路用単位トランジスタ20を電気的に分離する。 - 特許庁
In a bidirectional Zener diode IZD having a trench structure, an upper electrode UE is formed that extends from the inside of an opening OP to cover a trench TR (isolation region).例文帳に追加
本発明におけるトレンチ構造の双方向ツェナーダイオードIZDは、上部電極UEを、開口部OP内からトレンチTR(アイソレーション領域)までを覆うように延在して形成している。 - 特許庁
Mutagenesis of parental bacterial strains and selection of an improved raffinate-resistant phenotype enables the isolation of strains with enhanced growth properties that produce larger amounts of amino acid.例文帳に追加
親細菌株の変異誘発、および改善されたラフィネート耐性の表現型の選択により、より多量のアミノ酸を産生する増強された増殖特性を有する株の単離が可能となる。 - 特許庁
To provide a method of manufacturing a coaxial cable harness for soldering ground bars to external conductors of a plurality of coaxial cables in a lump without lowering insulation resistance and an isolation voltage.例文帳に追加
絶縁抵抗や絶縁耐圧の低下を生じさせることなく、複数の同軸ケーブルの外部導体にグランドバーを一括して半田付けすることができる同軸ケーブルハーネスの製造方法を提供する。 - 特許庁
The low dielectric constant thin films contain residual carbon and are useful for gap fill layers, pre-metal dielectric layers, inter-metal dielectric layers, and shallow trench isolation dielectric layers in sub-micron devices.例文帳に追加
これらの低誘電率薄膜は、残留炭素を含んでおり、サブミクロン素子におけるギャップ充填層、プリメタル誘電体層、インターメタル誘電体層および浅いトレンチ分離誘電体層のために有用である。 - 特許庁
In another embodiment, the present invention relates to new methods for the construction, isolation, and propagation of recombinant bovine adenovirus (BAV) with deletions (and optionally insertions of heterologous sequence) in the E3 region.例文帳に追加
別の実施態様において、本発明は、E3領域において欠失(および必要に応じて異種配列の挿入を)含む組換えウシアデノウイルス(BAV)の構築、単離、および増殖のための新規の方法に関する。 - 特許庁
Further, the solid-state imaging device has an electrode 53 which is formed on the first semiconductor region 23 existing between the floating diffusion region FD and the element isolation region 28, and to which a necessary bias voltage is applied.例文帳に追加
さらに、フローティングディフージョン領域FDと素子分離領域28の間に存在する第1の半導体領域23上に形成され、所要のバイアス電圧が印加される電極53とを有する。 - 特許庁
The isolation film is one by one isotropically and anisotropiccally etched to have a boundary aligned on a side wall of floating-gate pattern, and a recessed area formed lower than the floating-gate pattern.例文帳に追加
素子分離膜は等方性エッチングと異方性エッチングとを順次に実施して前記浮遊ゲートパターンの側壁に整列された境界を有し、前記浮遊ゲートパターンより低く凹んだ領域を形成する。 - 特許庁
On the other hand, a proton or the like is injected to the isolation region so as to reach the board 11 through the core layer 13 and the lower side clad layer 12 from the upper side clad layer 14 to form an insulation layer 17.例文帳に追加
一方、分離領域は、上側クラッド層14からコア層13及び下側クラッド層12を通して基板11に達するようにプロトン等を注入し、絶縁層17を形成する。 - 特許庁
Inside the lower peripheral region of the control gate electrode 12, part of an element isolation region, adjacent to the source region that is sandwiched by the field oxide film 19, is removed, and the source region is formed.例文帳に追加
コントロールゲート電極12の下部周辺領域のうち、フィールド酸化膜19に挟まれたソース領域に隣接する領域における素子分離領域が一部削除されて、ソース領域が形成される。 - 特許庁
To solve a problem that costs are increased by dealing with a machine dependent various isolating processings by changing entire hardware in an image processor for calculating an isolation quantity for deciding dots.例文帳に追加
網点判定を行うために孤立量算出を行う画像処理装置において、機種依存する多様な孤立処理についてハードウェア全体の変更によって対応すると、コスト高となってしまう。 - 特許庁
The cabin 8 is elastically supported via a vibration isolation mechanism 7 at least four points including the pair of mounting stays 12 and two of right and left points of a pair of rear axle case 9 or the transmission case 3.例文帳に追加
キャビン8は、少なくとも一対の取付ステー12と一対のリヤアクスルケース9又はミッションケース3の左右2箇所との4箇所において防振機構7を介して防振支持されている。 - 特許庁
Then, a groove at least from the second inter-layer insulating layer into the first inter-layer insulating layer is disposed in the region of the first and second inter-layer insulating layers corresponding to the element isolation region.例文帳に追加
そして、少なくとも第2の層間絶縁層から第1の層間絶縁層内に達する溝が素子分離領域に対応する第1及び第2の層間絶縁層の領域に配されている。 - 特許庁
In installing the base isolation device under the foundation part 13 of the existing building, a central part between columns 11 of the existing building is excavated, and a compound pier installing space is formed under the foundation part 13.例文帳に追加
既設建物の基礎部分13の下部に免震装置を設置する際に、既設建物の柱11間の中央部分を掘削して基礎部分13の下部に束柱設置空間を形成する。 - 特許庁
Hence, when the layer 16 is polished, the degree of corrosion due to polishing liquid at grain boundaries in the region of the layer 16 for forming dielectric isolation grooves 13 is almost the same as the degree in the other region of the surface side to be laminated.例文帳に追加
よって研磨時、層16の誘電体分離用溝13の形成領域は、研磨液による粒界部の浸食の度合いが、貼り合わせ側の面の他の領域と略等しくなる。 - 特許庁
In the semiconductor integrated circuit device, two epitaxial layers 25 and 26 are formed on a substrate 24 and isolated electrically into three insular regions 28, 29 and 30 by a P+ type isolation region 27.例文帳に追加
この半導体集積回路装置では、基板24上に2層のエピタキシャル層25、26を積層し、これらをP+型の分離領域27により3つの島領域28、29、30に電気的に分離する。 - 特許庁
To provide a base isolation structure of a building for reducing propagation of vibrations to the building when the ground is shaken by an earthquake or the like, while assuring the engagement between a foundation and a base.例文帳に追加
基礎と土台の係合の確実性を担保しながらも、地震などにより地盤が揺れている場合には、建築物に対する振動の伝播を軽減することのできる建築物の免震構造の提供。 - 特許庁
To provide a metallic material inexpensively and effectively preventing dissimilar metal contact corrosion even when it is not subjected to electric insulation or complete environmental isolation and to provide a dissimilar metal joint body provided with the metallic material.例文帳に追加
電気的絶縁や完全な環境遮断を施さなくても異種金属接触腐食を安価で効果的に抑止できる金属材及びその金属材を備えた異材接合体を提供する。 - 特許庁
The source region 15 is estranged from a region 141 of a border side of the element isolation film 12 and the element forming region 13 in the region directly under the gate electrode 14 in the element forming region 13.例文帳に追加
ソース領域15は、素子形成領域13内のゲート電極14の直下の領域のうち、素子分離膜12と素子形成領域13との境界側の領域141に対し離間している。 - 特許庁
VERTICAL AXIAL FORCE RELEASING DEVICE FOR RESTORING DEVICE AND DAMPING DEVICE, RESTORING DEVICE AND DAMPING DEVICE WITH THE VERTICAL AXIAL FORCE RELEASING DEVICE, AND BASE ISOLATION STRUCTURE WITH THE RESTORING DEVICE OR DAMPING DEVICE例文帳に追加
復元装置及び減衰装置用鉛直軸力開放装置、及び該鉛直軸力開放装置を備えた復元装置及び減衰装置、並びに該復元装置或いは減衰装置を備えた免震構造 - 特許庁
The system comprises a semiconductor layer 10, an element isolation insulating layer 20 that comparts an element formation region 10HV, and an insulated gate field effect transistor 100 provided in the element formation region 10HV.例文帳に追加
半導体層10と、素子形成領域10HVを画定する素子分離絶縁層20と、前記素子形成領域10HVに設けられた絶縁ゲート型電界効果トランジスタ100。 - 特許庁
An output terminal of the first converter part is connected to an isolation transformer, a second converter part is connected to secondary wiring and a third converter part is connected to tertiary winding.例文帳に追加
そしてこの第一の変換器部の出力端子を絶縁トランスに接続し、その二次巻線に第二の変換器部を接続し、さらに三次巻線に第三の変換器部を接続した構成とするものである。 - 特許庁
Creation of an STI (Shallow Trench Isolation) region is incorporated in an SIMOX creation process for an SOI (Silicon On Insulator).例文帳に追加
Shallow Trench Isolation、STI領域の作成がSilicon On Insulator、SOIウェーハのためのSIMOX作成プロセスに組み入れられる。 - 特許庁
To provide a semiconductor device capable of applying a sufficient voltage and current stress to each contact for reliability evaluation and detecting a defect of electric isolation in a contact chain.例文帳に追加
信頼性評価のために各コンタクトに十分な電圧、電流ストレスを印加することが可能であり、コンタクトチェーン内の電気的分離不良を検出することが可能な半導体装置を提供する。 - 特許庁
This current detecting circuit does not use a current detector and isolation amplifier utilizing the Hall element and is formed of only low price components, such as resistor and operational amplifier or the like.例文帳に追加
しかし、ホール素子内蔵の電流検出器やアイソレーションアンプが比較的高価であり、これらを用いて電流検出回路を構成すると制御回路全体としてのコストが高くなるという問題がある。 - 特許庁
To provide a gas-blast isolator which contributes to a longer product life and a reduced environmental load and achieves compactification and cost reduction to provide high isolation performance and reliability.例文帳に追加
製品の長寿命化ならびに環境負荷の低減化に寄与すると共に、コンパクト化および低コスト化を実現して、高い遮断性能および信頼性を発揮することができるガス遮断器を提供する。 - 特許庁
To provide a means for stabilizing quality of a semiconductor device, by preventing gap formation at a connecting part of an element isolation layer which reaches an insulating layer, formed at a silicon semiconductor layer of an SOI substrate.例文帳に追加
SOI基板のシリコン半導体層に形成される絶縁層に達する素子分離層の接続部における隙間の形成を防止して、半導体素子の品質を安定させる手段を提供する。 - 特許庁
In a p-type semiconductor substrate 101; a relatively large step difference S1 of an element isolation region insulating film 102 and an element region 103, and a relatively small step difference (well step difference), S2 are formed.例文帳に追加
P型の半導体基板101において、素子分離領絶縁膜102と素子領域103の比較的大きな段差S1、比較的小さな段差(ウェル段差)S2が形成されている。 - 特許庁
To provide a method for manufacturing a semiconductor device in which polishing can be effected with high planarity, without increasing the number of steps when a trench element isolation is formed by polishing an insulation film.例文帳に追加
絶縁膜の研磨によってトレンチ素子分離を形成する際、工程数を増加させることなく平坦性の良好な研磨を行うことが可能な半導体装置の製造方法を提供する。 - 特許庁
An N-type epitaxial layer 12 is formed on a P-type semiconductor substrate 11, and a P-type device isolation region 13 is formed for specifying a drain region 121 common for LDMOS and JFET.例文帳に追加
P型半導体基板11上にN型エピタキシャル層12が形成され、LDMOSとJFETに共通なドレイン領域121を規定するP型素子分離領域13が形成される。 - 特許庁
After forming an interlayer insulation film 10 and flattening it, emitter extraction electrodes 21 connected to the emitter layer (n-type diffusion layer 5) are so formed as to be connected to the silicide film 8 on the element isolation film 3.例文帳に追加
そして層間絶縁膜10を設けて平坦化した後、素子分離膜3の上のシリサイド膜8に接続するように、エミッタ層(n型拡散層5)につながるエミッタ引き出し電極21を形成する。 - 特許庁
Element isolation layers 210 are formed on a semiconductor substrate 100 having a cell array part and a periphreral circuit part, and an interlayer insulating layer covering a floating gate pattern via tunnel oxide layers 150 is formed.例文帳に追加
セルアレー部及び周辺回路部を有する半導体基板100上に素子分離層210を形成し、トンネル酸化層150を介する浮遊ゲートパターンを覆う層間絶縁層を形成する。 - 特許庁
The semiconductor device 1A, having a trench 3 in a shallow trench isolation (STI) structure by forming a resist to the entire surface of the wafer 6, conducting exposure shot over the entire surface and then etching a Si substrate 2.例文帳に追加
ウェーハ6全面にレジストを形成し、全面に露光ショットを行い、Si基板2をエッチングでシャロートレンチアイソレーション(STI)構造のトレンチ3を有する半導体装置1Aを形成する。 - 特許庁
A program executed by the computer 10.1 functioning as the learning device performs overwriting of the behavioral strategy by a new behavioral strategy parameter and a dynamic isolation by changing of a belonging channel.例文帳に追加
学習装置として機能するコンピュータ10.1において実行されるプログラムは、新たな行動戦略パラメータによる行動戦略の上書きと、所属チャンネルの変更による動的離隔を行う。 - 特許庁
To provide multi-floor base-isolating equipment capable of inexpensively performing base isolation while securing a wide device installation space in which devices can be installed so that relative displacement cannot occur between the plurality of devices.例文帳に追加
複数の機器間で相対変位が生じないように機器を設置可能な機器設置スペースを広大に確保しつつ、低コストで免震化することができる多層床免震装置を提供する。 - 特許庁
To provide a method of manufacturing a semiconductor device whereby leakage is prevented by increasing a current path between cells without deeply etching a device isolation region, so that the degradation of an active region can be prevented.例文帳に追加
素子分離領域を深くエッチングせずにセル間の電流経路を長くして漏れを防止し、活性領域の崩壊を防止することができる半導体素子の製造方法を提供すること。 - 特許庁
In a process adopting the shallow trench isolation, small dummy patterns 2 are formed inside a p-well 3 and an n-well 4, and large dummy pattern patterns 1 are formed outside the p-well 3 and the n-well 4.例文帳に追加
シャロートレンチアイソレーションを採用するプロセスで、Pウェル3とNウェル4の内側にはダミーパターン小2を形成し、Pウェル3とNウェル4の外側には大きなダミーパターン大1を形成する。 - 特許庁
To provide a vibration isolation method of a diesel engine that eliminates the need for complicated horizontal accuracy adjustment and can attenuate vibration transmitted to an attachment face from the diesel engine while suppressing the vibration displacement of the diesel engine.例文帳に追加
煩雑な水平精度調整が不要で、ディーゼル機関の振動変位を抑制しながらディーゼル機関から据付面へ伝わる振動を減衰できるディーゼル機関の防振方法を提供する。 - 特許庁
To enable detection of a roll resonance frequency of an engine, while suppressing vibration due to roll resonance of the engine by controlling an active vibration isolation support device using the roll resonance frequency.例文帳に追加
エンジンのロール共振周波数を検出可能にするとともに、そのロール共振周波数を用いて能動型防振支持装置を制御することで、エンジンのロール共振による振動を抑制する。 - 特許庁
To provide a noise cancel headphone, etc. that enables a user to clearly hear a desired external sound while canceling external noise by compensating for an attenuation amount depending upon sound isolation characteristics of an ear cup, etc.例文帳に追加
イヤーカップ等の遮音特性による減衰量を補完し、外部の騒音は消音しながらも、使用者が聞きたい外部音を明確に聞くことができるノイズキャンセルヘッドホン等を提供する。 - 特許庁
Also, the memory cell comprises a floating grid transistor and a control grid within an active semiconductor area which is formed in a region of a substrate and is delimited by an isolation region.例文帳に追加
該メモリ素子は、基板の1つの領域に形成されかつ分離領域によって境界を画定された能動的半導体領域の内部にフローティング・グリッド・トランジスタおよびコントロールグリッドを備える。 - 特許庁
An aluminum electrode 3 for signal detection is in ohmic-contact with the sensitive area and it is extended to the opposite-side area of the sensitive area adjoining to the element isolation area 5.例文帳に追加
信号検出用のアルミニウム電極3はこの有感領域にオーミック接触すると共に、素子分離領域5に隣接する有感領域の反対側の領域にまで延出して形成されている。 - 特許庁
After the padding insulating region of a trench shape as an element isolation region 104 for separating an adjoining element electrically, a silicon oxide film 109 is formed to the whole surface.例文帳に追加
半導体基板上に、隣接する素子を電気的に分離するための素子分離領域104としてトレンチ形状の埋め込み絶縁領域を形成した後、全面にシリコン酸化膜109を形成する。 - 特許庁
A positive input terminal of an isolation amplifier 13 within the welding power source 52 and the activation signal output circuit 18 are connected within the welding power source 52 and a negative input terminal is connected to a workpiece 41.例文帳に追加
溶接電源52内のアイソレーションアンプ13のプラス入力端子と起動信号出力回路18とが溶接電源52内で接続され、マイナス入力端子が被加工物41に接続されている。 - 特許庁
To provide a high voltage isolation communication device that is small, consumes reduced power, permits data to be communicated at relatively high data rates, has improved high voltage breakdown capabilities, and that may be built at low cost.例文帳に追加
小型で、消費電力が少なく、比較的高いデータレートでデータを伝達することが可能で、高電圧絶縁破壊性能が向上し、低コストで製造可能な高電圧絶縁通信装置の提供。 - 特許庁
To provide a method of forming an element isolation film of a semiconductor device for protecting a trench side surface and preventing segregation of boron (B) and leakage current when using a polysilazane (PSZ) oxide film for trench embedding.例文帳に追加
トレンチ埋め込みにPSZ(Polysilazane)酸化膜を使用する際、トレンチ側面の保護、ボロン(boron; B)の偏析(segregation)を防止し、漏洩電流(leakagecurrent)を防止するための半導体素子の素子分離膜形成方法を提供する。 - 特許庁
| Copyright © Japan Patent office. All Rights Reserved. |
|
ログイン |
Weblio会員(無料)になると
|
|
ログイン |
Weblio会員(無料)になると
|