「LOGICAL」に関連した英語例文の一覧と使い方(115ページ目) - Weblio英語例文検索

However, due to the detailed analysis of the prices of rice and sake in 1686, it is certain that it was written after 1686 and also because the year was probably not particular for rice cropping, it is not logical that it was written long after the year. 例文帳に追加

しかし貞享3年（1686年）における米や酒の価格が詳しく分析されていることから、それより後であることは確かであり、かつまた、同年が米作という面でそれほど特殊な年であったとも思われないので、はるか後代になってから書かれるにしては必然性がない。 - Wikipedia日英京都関連文書対訳コーパス

A second output of the polar modulation unit 110 for the binary phasing signal is connected to a second input of the multiplier 130, and the multiplier 130 is designed to perform a logical AND combination of the binary phasing signal and the pulse-width-modulated envelope signal and to output it to an output of the coding unit 100.例文帳に追加

極性変調ユニット110のバイナリ位相信号用第二出力は、マルチプライヤ130の第二入力に接続され、マルチプライヤ130は、バイナリ位相信号及びパルス幅変調エンベロープ信号の論理ＡＮＤ結合を行うようにデザインされており、これをコーディングユニット100の出力とする。 - 特許庁

To provide a memory controller and a flash memory system equipped with the memory controller and a method for controlling the flash memory for avoiding the concentration of the writing of data in the specific region of a flash memory, and for adjusting a storage capacity to be assigned to each logical zone as necessary.例文帳に追加

データの書き込みがフラッシュメモリの特定の領域に集中することを回避すると共に、各論理ゾーンに割り当てる記憶容量を適宜調整することができるメモリコントローラ及びメモリコントローラを備えるフラッシュメモリシステム、並びにフラッシュメモリの制御方法を提供する。 - 特許庁

Circuit connecting information concerning a circuit to be an object for timing analysis, input delay information in an input terminal for inputting a signal to the circuit, delay information in a logical element in the circuit and, besides, a bus confliction limit value and a bus floating limit value are successively read (S1-S11).例文帳に追加

タイミング解析の対象となる回路に関する、回路接続情報、この回路へ信号を入力する入力端子における入力遅延情報、この回路内の論理素子における遅延情報、さらにバス競合制限値及びバスフローティング制限値を順次読み込む（Ｓ１〜Ｓ４）。 - 特許庁

To perform delay testing in an actual operating condition for a semiconductor integrated circuit having a plurality of logical circuits that respectively operate on the basis of testing clocks having different frequencies without trouble which may occur when the testing clocks are set to a high-frequency side or a low-frequency side.例文帳に追加

テストクロックを高周波側及び低周波側のいずれかに設定した場合に生じる不都合を伴うことなく、互いに異なる周波数のクロックに基づいて動作する複数の論理回路を備える半導体集積回路に対して実動作条件で遅延テストを実行すること。 - 特許庁

A luminous unit 1 decides bit rows constituting an information to be transmitted through logical decision and straightly selects a bit pattern sequence from two bit pattern sequences, prepared and low in correlation mutually, in accordance with the result of the decision to modulate the light in accordance with the result of the selection.例文帳に追加

発光ユニット１は、送信すべき情報を構成するビット列を論理判定し、その判定結果に応じて、予め用意された互いに相関度の低い二つのビットパターン系列より択一的にビットパターン系列を選択して、その選択結果に従って前記光を変調する。 - 特許庁

Prior to establishing a logical connection of wireless communication with another terminal, a wireless communication circuit 306 receives information on communication terminals held in the other terminal from the other terminal through wireless communication using a communication channel indicated by the communication channel settings held in the RAM 303.例文帳に追加

無線通信回路部３０６は、他の端末と無線通信の論理接続が確立される前に、ＲＡＭ３０３が保持する通信チャネル設定が示す通信チャネルを使用した無線通信により、他の端末から、当該他の端末が保持している通信属性の情報を受信する。 - 特許庁

In this case, the logical processing includes code inverting processing by inverters 5-0 to 5-3, upper side bit/lower side bit exchange processing by XOR4-8 to 4-10 or the like or combined processing by inverters 5-4 to 5-7 or XOR4-12 to 4-15.例文帳に追加

ここで、論理処理とは、例えばインバータ５−０〜５−３による符号反転処理、ＸＯＲ４−８〜４−１０等による上位側ビット／下位側ビット入れ替え処理、またはインバータ５−４〜５−７やＸＯＲ４−１２〜４−１５等を用いて、これらを複合させた処理である。 - 特許庁

The power failure detector comprises an OR circuit 21 which takes the logical sum of failure detection signals transmitted from a plurality of power modules 20a, 20b, and outputs an alarm signal when the failure detection signal is transmitted from at least one of the plurality of power modules 20a, 20b.例文帳に追加

複数の電源モジュール２０ａ，２０ｂからそれぞれ発信されうる故障検出信号の論理和をとり、これらの複数の電源モジュール２０ａ，２０ｂの少なくとも１つから故障検出信号が発信された際に、アラーム信号を出力するＯＲ回路２１をそなえて構成する。 - 特許庁

A delay amount measuring circuit for measuring the amount of delay in a specific section on a signal path through which pulse signals propagate is implemented as an OR circuit which computes and outputs a logical sum of, for example, pulse signals S1 input in the specific section and pulse signals S2 output from the specific section.例文帳に追加

パルス信号が伝搬される信号経路上の特定区間における遅延量を測定する遅延量測定回路を、例えば特定区間に入力されるパルス信号Ｓ１と特定区間から出力されるパルス信号Ｓ２の論理和を演算出力する論理和回路として実現する。 - 特許庁

To provide an USB communication system, a USB device, and a method for detecting abnormality in the USB communication system capable of abnormal detection wherever a physical interruption of the USB communication occurs and detecting abnormality due to logical communication disconnection as well.例文帳に追加

ＵＳＢ通信の物理的な接続の破断にあっては、それが何れの箇所で発生しても異常検出を行うことができるとともに、論理的な通信切断による異常も検出することが可能なＵＳＢ通信システム，ＵＳＢデバイス，及びＵＳＢ通信システムの異常検出方法を提供する。 - 特許庁

An infinity line coordinate calculation part 21 regards the infinity line of a floor face as a set of points existing on a virtual floor face sufficiently far from the camera to specify a logical position on the picture of the infinity line based on the correspondence relation acquired by the virtual plane coordinate calculation part 20.例文帳に追加

無限遠線座標算出部２１は仮想平面座標算出部２０が取得した前記対応関係にもとづき床面の無限遠線が仮想床面上でカメラ１０より充分遠方に存在する点の集合であるとして無限遠線の画像上の理論的な位置を特定する。 - 特許庁

A marker line 13 on the inner side of a flywheel 12 is detected with a first sensor P1, the rotational position of a marker line 14 on the outer side is detected with a second sensor P2, and the exclusive logical sum of both signals obtained with an XOR circuit 31 is smoothed to calculate the torque.例文帳に追加

フライホイール１２の内周側の標識列１３を第１センサＰ１により検出すると共に、外周側の標識列１４の回転位置を第２センサＰ２により検出し、ＸＯＲ回路３１によって得られる両信号の排他的論理和を平滑してトルクを算出する。 - 特許庁

The storage controller uses the address conversion information to identify a physical address corresponding to a logical address designated by an I/O request from a higher-order apparatus, and transmits an I/O command having I/O destination information based on the identified physical address to a memory controller in a flash memory module.例文帳に追加

ストレージコントローラが、上位装置からのＩ／Ｏ要求が指定する論理アドレスに対応した物理アドレスを、上記アドレス変換情報を用いて特定し、特定された物理アドレスに基づくＩ／Ｏ先情報を有したＩ／Ｏコマンドを、フラッシュメモリモジュール内のメモリコントローラに送信する。 - 特許庁

Address numbers (981-1065), which are inferior, in address designation from a host device, to the address numbers (1-980) of logical block addresses (LBA) allocated to the data sectors of data area, are allocated as the LBA to data sectors of loading/unloading areas whose absolute block addresses (ABA) are 1001-1100.例文帳に追加

データ領域のデータ・セクタに割り当てた論理ブロック・アドレス（ＬＢＡ）のアドレス番号（１〜９８０）よりホスト装置からのアドレス指定が劣位となるアドレス番号（９８１〜１０６５）を、絶対ブロック・アドレス（ＡＢＡ）が１００１から１１００までのロード／アンロード領域のデータ・セクタにＬＢＡとして割り当てる。 - 特許庁

When executing logical operations of (2 by n) bits with a linkage between those operations, for example, if X address is set as the higher digits, in the first operation section 30, a carry operation unit 304 operates the carry bit in advance with accepting direct inputted values to provide the carry bit to the operation section 40.例文帳に追加

これらをリンクして（２×ｎ）ビットの論理演算をする場合に、たとえばＸアドレスを上位桁とすると、第１の演算部３０は直接の入力値を受けてそのキャリービットをキャリー演算ユニット３０４においてあらかじめ演算して第２の演算部４０に供給する。 - 特許庁

The system has a constitution including a recording medium 12 with images to be inspected stored therein, a system development computer 14 with a development supporting program 40 stored therein, and an image processing board 16 for writing the image processing software and an image processing logical circuit therein, to solve the problem.例文帳に追加

本発明は、検査対象画像が記憶されている記録媒体１２と、開発支援プログラム４０が記憶されているシステム開発用コンピュータ１４と、画像処理ソフトウエア、及び画像処理論理回路を書き込むことが可能な画像処理ボード１６を含む構成により問題を解決している。 - 特許庁

A plurality of programs generated by containing programs of low image quality in one picture of high image quality are provided via one logical channel, and among provided programs, only a program required from a user is selectively outputted, thereby reducing channel changing time.例文帳に追加

低画質のプログラムを１つの高画質画面に含める方法で生成した、複数のプログラムを１つの論理チャネルを介して提供し、提供されるプログラムのなかでユーザが要請するプログラムだけを選択して出力することによって、チャネル切換にかかる時間を減少させる。 - 特許庁

The n type MOS field effect transistor 352 is provided with a drain electrode connected to the node ND, the gate electrode to which one of the binary logical signals is impressed from a drive circuit 100, and a gate threshold voltage VTN1 smaller than a gate threshold VTN2 of the transistor constituting the drive circuit 100.例文帳に追加

ｎ型ＭＯＳ電界効果トランジスタ３５２は、ノードＮＤに接続されたドレイン電極と、ドライブ回路１００から二値論理信号のひとつが印加されたゲート電極と、ドライブ回路１００を構成するトランジスタのゲート閾値ＶＴＮ２よりも小さいゲート閾値電圧ＶＴＮ１とを有する。 - 特許庁

The level shift circuit is provided with a p-channel MOS transistor(TR) M1 1 that configures a current source, n-channel MOS TRs M13, M14 that configure a current mirror, a p-channel MOS TR M12 for logical input and p-channel MOS TRs M15, M16 acting like a voltage limiter to limit the output voltage.例文帳に追加

電流源を構成するｐ型ＭＯＳトランジスタＭ１１と、カレントミラーを構成するｎ型ＭＯＳトランジスタＭ１３，Ｍ１４と、論理入力するｐ型ＭＯＳトランジスタＭ１２と、出力電圧を制限する電圧リミッタとなるｐ型ＭＯＳトランジスタＭ１５，Ｍ１６を設ける。 - 特許庁

A terminal device transmits a connection destination introduction request for receiving the update data to a connection control device when a predetermined connection request condition is established, and performs the logical connection to a candidate connection destination to be logically connected in a multilayer manner in a hierarchical structure with an update data delivery device as an apex.例文帳に追加

端末装置は、所定の接続要求条件が成立した場合には、アップデートデータの受信のための接続先紹介要求を接続管理装置に送信し、アップデートデータ配信装置を頂点として階層構造で多層に論理接続される接続先候補に論理接続する。 - 特許庁

The binarized image data are overlapped (step S2) and made into one piece of overlapped image data by performing suitable logical operation processing such as AND, EX-OR or OR while appropriately setting the area ratio or overlapping direction of overlapping of an overlapped image D3 (step S3).例文帳に追加

２値化処理した画像データを重ね合わせ（ステップＳ２参照）、重ね合わせた画像Ｄ３の重ね合わせの面積比率や重ね合わせ方向を適宜設定して、ＡＮＤ、ＥＸ−ＯＲ、ＯＲ等の適宜な論理演算処理を行なって１枚の重ね合わせ画像データにする（ステップＳ３参照）。 - 特許庁

In order to use the method to generate a form user interface for representing a data model such as a business model, a selection is made to identify which of a plurality of different logical form types is to be used to generate the form user interface for representing the data model.例文帳に追加

この方法を使用して、ビジネスモデルなどのデータモデルを表すためのフォームユーザインターフェイスを生成するために、データモデルを表すためのフォームユーザインターフェイスの生成に異なる複数の論理フォームタイプのうちのどれを使用するべきかを特定するための選択が行われる。 - 特許庁

A bus picture plane edit part 11, arranging each equipment and parts representing a pipe on a picture plane in accordance with operation from a data input part 1A, edits a bus picture plane indicating a connection form between each equipment, object information 12 including logical connection information between each parts is formed.例文帳に追加

パス画面編集部１１において、データ入力部１Ａからの操作に応じて各設備や配管を示すパーツを画面上に配置して各設備間の接続形態を表示するパス画面を編集し、各パーツ間の論理的接続情報を含むオブジェクト情報１２を作成する。 - 特許庁

To provide a virtual computer system and a method, which automatically and most suitably assign computer resources to each of LPARs on the basis of the load of an OS on each LPAR (logical partition) of the virtual computer system and setting information based on knowledge of the workload operated in each OS.例文帳に追加

仮想計算機システムの各ＬＰＡＲ上のＯＳの負荷と、各ＯＳで動作するワークロードの知識に基づく設定情報を元に、各ＬＰＡＲに対する計算機資源の割当を自動的かつ最適に行う仮想計算機システムおよび方法を提供する。 - 特許庁

This IC emulation device acquires the input signal of an IC by executing boundary scan, calculates an output signal by logical simulation from the acquired input signal and the applied source code of the IC, and operates the terminal of the IC by using the output result as the input of the boundary scan.例文帳に追加

バウンダリスキャンを実行してＩＣの入力信号を取得し、得られた入力信号と与えられたＩＣのソースコードから出力信号を論理シミュレーションによって計算し、その出力結果をバウンダリスキャンの入力として用いることによって、ＩＣの端子を操作する。 - 特許庁

This input device of the contact point signal has a mechanical chattering preventive timer for starting from when an ON signal of a contact point is inputted to a logical part 1, a chattering continuance detecting timer for starting from when the ON signal of the contact point is inputted, a counter and a digital processing means.例文帳に追加

接点信号の入力装置は、論理部１に接点のオン信号が入力された時点から起動するメカニカルチャタリング防止用タイマと、接点のオン信号が入力された時点から起動するチャタリング継続検出用タイマと、カウンタおよびディジタル処理手段を備える。 - 特許庁

A small reception device 17 includes: a reception/control circuit part comprising an amplifying circuit, a detecting circuit, a logical circuit, a drive circuit, a displaying circuit, a power supply part and the like; an open/close displaying light using an LED or the like for displaying a locked state or an unlocked state; a vibration motor; and a mechanical open/close displaying part.例文帳に追加

小型の受信装置１７内には増幅回路、検波回路、論理回路、駆動回路、表示回路、電源部等からなる受信・制御回路部、施錠中及び解錠中を示すＬＥＤなどを用いた開閉表示灯及び振動モーター、機械的な開閉表示部が設けられている。 - 特許庁

By circuit constitution like this, the node N1 of the first pumping part 220 becomes a source voltage level without a drop owing to the threshold voltage of the NMOS transistor, by using a voltage pumped by the second boosted voltage generating unit 300, when an oscillation signal is at a logical low level.例文帳に追加

このような回路構成によると、発振信号が論理低レベルのとき、第２昇圧電圧発生部３００によってポンピングされた電圧を利用して、第１ポンピング部２２０のノードＮ１は、ＮＭＯＳトランジスタのスレッショルド電圧による降下なしに電源電圧レベルになる。 - 特許庁

To provide a test information management system reducing the burden of a visual check in a client side of a test by automatically performing a data input in a testing institution, a disclosure to the client side of the test, a logical check and data fixing.例文帳に追加

本発明の目的は、試験機関でのデータ入力から試験依頼者側への開示、ロジカルチェック、データ固定までを自動で行うことにより、試験依頼者側での目視等によるチェックの負担を減少させることができる試験情報管理システムを提供することにある。 - 特許庁

Six kinds of access attributes which are "read/write available", "read-only", "read/write disable", "read capacity 0", "inquiry stop" and "S-vol disable" can be set in a storage system such as a RAID system in each logical device 101.例文帳に追加

ＲＡＩＤシステムのような記憶システムにおいて、論理デバイス１０１毎にＲｅａｄ／Ｗｒｉｔｅ可能、Ｒｅａｄ Ｏｎｌｙ、Ｒｅａｄ／Ｗｒｉｔｅ不可、Ｒｅａｄ Ｃａｐａｃｉｔｙ０、Ｉｎｑｕｉｒｙ抑止、Ｓ−ｖｏｌ ｄｉｓａｂｌｅの６種類のアクセス属性が設定できる。 - 特許庁

Note that the consistent and logical legal definition of .link. itself remains to be standardized. Now that numerous disputes are arising from unauthorized use of links, careful consideration is advised whenever you set up a link to any website explicitly saying, "Unauthorized Link Strictly Forbidden". 例文帳に追加

リンクの法的な意義については、必ずしも明確な理論が確立しているわけではなく、無断リンクを巡って、様々な紛争が生じている現状を考慮すると、「無断リンク厳禁」と明示されているウェブページにリンクを張る場合には、十分な注意が必要である。 - 経済産業省

A first value indicating the use circumstances of a journal storage area in the second storage system is acquired, and the restore control part stops the restore processing according to the acquired first value, and the storage device control part executes the power saving of the storage device associated with the secondary logical volume.例文帳に追加

第二のストレージシステムにおけるジャーナル記憶領域の使用状況を表す第一の値を取得し、取得された第一の値に応じて、リストア制御部がリストア処理を停止し、その後に、ストレージデバイス制御部が、そのセカンダリの論理ボリュームに関わるストレージデバイスの節電を実行する。 - 特許庁

The logical circuit factors (500) generate one or more outputted clock signals each of which has the frequency obtained by multiplying the frequency of the clock signals to be supplied through the plural delay factors (205) by a desired rational number which is smaller than 1 (namely, one part in several) by selecting and combining the delayed versions of the clock signals.例文帳に追加

論理回路要素(500)は、クロック信号の遅延バージョンを選択して組み合わせ、それぞれが複数の遅延要素(205)を通じて供給されるクロック信号の周波数に１よりも小さい（すなわち数分の１の）所望の有理数を掛けた周波数を有する、1つ以上の出力クロック信号を生成する。 - 特許庁

In the shielding circuit, a fuse circuit has at least two fuses, each of signals transmitted through at least two fuses are inputted in a comparator circuit by using resistors, the inputted signals are compared with each other and when both are at a critical value level or higher, a signal at a fixed logical state is outputted.例文帳に追加

ヒューズ回路が少なくとも２つのヒューズを備え、比較回路が少なくとも２つのヒューズを通じて伝えられる信号各々を抵抗を用いて入力され、入力された信号を比較していずれも臨界値レベル以上である場合、一定論理状態の信号を出力する遮断回路。 - 特許庁

The ATC control device 200 has a transmission control part 210 for LAN, a logical operation part 220 for the damping force information S4 in relation to the signal receiving level, a display part 230 for displaying alarm, and an operation part 240 for manual setting of the damping force information S4 by an operator.例文帳に追加

ＡＴＣ管理装置２００には、ＬＡＮとの伝送制御部２１０と、受信レベルに対する減衰量情報Ｓ4のための論理演算部２２０と、警報表示などのための表示部２３０と、管理者が減衰量情報Ｓ4などをマニュアルで設定するなどのための操作部２４０とを有している。 - 特許庁

To provide technology for mapping a control register to a memory space and IO space in an open-system server mounted with a bus of an industry standard, and allowing simultaneous access from a plurality of OSs operating under control of a LPAR (Logical Partition) control program to a device holding only one control register for controlling the device.例文帳に追加

業界標準規格のバスを搭載するオープン系サーバにおいて、制御レジスタをメモリ空間及びＩＯ空間にマッピングし、且つ該デバイスを制御するための制御レジスタを一つしか保持していないデバイスをＬＰＡＲ制御プログラムの制御下で動作する複数のＯＳからの同時アクセスを可能とする技術を提供する。 - 特許庁

To provide a disk array device and a consistency recovering method for a logical dive having redundant data, which are expected to perform smooth processing after restart by surely avoiding a medium error accompanied with processing interruption in the middle of write with respect to a disk array where the fault tolerance of disks is realized by redundant data.例文帳に追加

本発明は、冗長データによりディスクの耐障害性を実現したディスクアレイに於いて、書き込み途中での処理中断に伴うメディアエラーを確実に回避して再起動後に於ける円滑な処理が期待できるディスクアレイ装置および冗長データをもつ論理ドライブの一貫性回復方法を提供することを課題とする。 - 特許庁

The most important characteristic of the present invention is that it is a computer readable storage medium or computing apparatus which records a program of a computer capable of picking up only medicine dispatched from a warehouse such as delivered to patients during the specified period and displaying the amounts of balance of the logical inventory only of the medicine.例文帳に追加

期間を指定すればその間に患者に交付するなど出庫した医薬品のみをピックアップし、その医薬品のみの理論在庫残高数量の表示が可能な電子計算機のプログラムを記録したコンピューターの読み取り可能な記憶媒体又は計算装置であることを最も主要な特徴とする。 - 特許庁

This configuration data updating device for updating a configuration ROM to be applied for configuring the large-scaled integrated circuit having a regular logical block structure capable of programming including an FPGA is provided with a means 36 for backing up the data of the configuration ROM before update.例文帳に追加

ＦＰＧＡを含むプログラミングが可能な規則的な論理ブロック構造を有する大規模集積回路のコンフィグレーションを行うのに適用されるコンフィグレーションＲＯＭを更新するためのコンフィグレーションデータ更新装置において、前記コンフィグレーションＲＯＭの更新前のデータをバックアップする手段３６を備えた。 - 特許庁

This driving method is used for the electronic device 101 having an AND (logical product) circuit 143 as a clock signal generating means, a shift register 142 as a serial parallel converting means, a D/A converter 141 as a digital analog converting means, and a comparator 140 as a comparing means.例文帳に追加

本発明の電子装置の駆動方法はクロック信号生成手段としてのＡＮＤ回路１４３と、シリアルパラレル変換手段としてのシフトレジスタ１４２と、デジタルアナログ変換手段としてのＤ／Ａコンバータ１４１と、比較手段としてのコンパレータ１４０を備える電子装置１０１の駆動方法である。 - 特許庁

In the case that the filter is altered during the execution of the simulation in the filtering function which the HLA provides, messages are transmitted without using the filter until the alteration is finished, and consequently even the analysis-type logical time simulation is used without the problem (the occurrence of the contradiction to the cause-and-effect relation).例文帳に追加

HLAが提供するフィルタリング機能において、シミュレーション実行中に当該フィルタを変更する場合、当該変更が完了するまでは、当該フィルタを利用しないでメッセージを送ることにより、解析型の論理時刻シミュレーションでも、問題（因果関係の矛盾発生）無く利用できる方法に関するものである。 - 特許庁

Upon receiving the operation prohibition indication of an AC motor M1 and the overcurrent detection signal OVC from the inverter 14, an MGECU 30 delivers the operation result of logical sum of these input signals, as a switching control signal STP for stopping the switching operation of the inverter 14, to a CPU 32 and a stop circuit 50.例文帳に追加

ＭＧＥＣＵ３０は、交流モータＭ１の運転禁止指示を受け、インバータ１４から過電流検知信号ＯＶＣを受けると、これら入力信号の論理和の演算結果をインバータ１４のスイッチング動作を停止するためのスイッチング制御信号ＳＴＰとしてＣＰＵ３２および停止回路５０へ出力する。 - 特許庁

To solve the problem point that a logical scale increases when a complex multiplier is used even for IFFT operation and the problem point that the capacity of a memory for storing halfway results of the IFFT operation increases in proportion to the number of divisions and further operation latency increases in proportion to the number of divisions.例文帳に追加

IFFT演算であっても複素乗算器を使用することにより論理規模が増大してしまうという問題点、また、IFFT演算では、演算の途中結果を記憶させるメモリの容量も分割数に比例して多くなり、更に演算レイテンシーについても分割数に比例して大きくなるという問題点を解決する。 - 特許庁

To construct an integrated circuit capable of reconstructing logical function with a small number of elements and to provide a function reconstructable integrated circuit to which configuration data can be inputted while maintaining parallelism at the same time in constructing function and a method for constructing function.例文帳に追加

論理関数機能を再構成することが可能な集積回路を、少ない素子数によって構成し、しかも、関数機能を構成する際に、同時刻に並列性を保ったまま、構成データを入力できる関数機能再構成可能集積回路および関数機能構成方法を提供することを目的とするものである - 特許庁