「LOGICAL」に関連した英語例文の一覧と使い方(117ページ目) - Weblio英語例文検索

This sorting device of material is provided with a plurality of sensors 6 which obtain the same information from material 3 individually to each other and an operating means 9 which respectively binarizes the information obtained by the respective sensors 6 and performs logical operation on the basis of the binarized data, and features that the material is sorted on the basis of the operation result.例文帳に追加

物体３からの同一の情報をそれぞれ個別に取得する複数のセンサ６と、各センサ６で取得した情報をそれぞれ二値化し、この二値化したデータに基づいて論理演算する演算手段９とを備え、この演算結果に基づいて物体を選別することを特徴とする。 - 特許庁

In several embodiments, an estimated under-zerogravity shape is generated by using a bed-of-nail (BON) gauge (100), and the shape is measured with much higher spatial resolution by using a second gauge (200), and a logical sag between pins (110) of the BON gauge is subtracted from the shape measured by the second gauge.例文帳に追加

いくつかの実施形態において、ベッドオブネイル(ＢＯＮ)ゲージ(１００)を用いて推定無重力下形状が生成され、次いで第２のゲージ(２００)を用いてさらに高い空間分解能で形状が測定されて、ＢＯＮゲージのピン(１１０)の間の理論サグが第２のゲージで測定された形状から差し引かれる。 - 特許庁

A recording medium having an area estimated to be used as a management area for managing user data to be recorded after logical format in video recording is not physically formatted, but data is written in advance only to the sector to be used as the management area to manage the user data.例文帳に追加

映像記録に使用するなど論理フォーマット後に記録するユーザーデータを管理する管理領域に使用する領域があらかじめ予想できる場合の記録媒体に対して、ただ物理フォーマットを行うのではなく、ユーザーデータを管理する管理領域に使用するセクタに対してのみ、前もって書き込みを行う - 特許庁

To provide the simulation method and system of a semiconductor integrated circuit capable of precisely executing the back annotation of parasitic RC components extracted from layout design data when a degenerate state exists between a net list posterior to logical design and a net list posterior to layout design.例文帳に追加

論理設計後のネットリストとレイアウト設計後のネットリスト間に縮退状態が存在していた場合に、レイアウト設計データより抽出した寄生ＲＣ成分のバックアノテーションを精度良く行い得る半導体集積回路のシミュレーション方法及び半導体集積回路のシミュレーションシステムを提供する点にある。 - 特許庁

A logical circuit 11 inputs a defect detection signal DD outputted from a comparator 8 and the output signal MM1 of the mono multivibrator circuit 10, performs operation invalidating the signal MM1 while the defect detection signal DD indicates existence of a defect and outputs a signal CP to the switch 6.例文帳に追加

論理回路１１は、コンパレータ８から出力されるディフェクト検出信号ＤＤとモノマルチ回路１０の出力信号ＭＭ１を入力し、ディフェクト検出信号ＤＤがディフェクトの存在を示す間は信号ＭＭ１を無効にする演算を実行して積分回路３内のスイッチ６へ信号ＣＰを出力する。 - 特許庁

To provide a function faculty reconstitutable integrated circuit and a function faculty reconstituting method which can constitute the function faculty reconstitutable integrated circuit by an integrated circuit which can reconstitute a logical function faculty with a small number of element circuits.例文帳に追加

論理関数機能を再構成することが可能な集積回路において、より少ないしきい素子回路数によって、関数機能再構成可能集積回路を構成することができる関数機能再構成可能集積回路および関数機能再構成方法を提供することを目的とするものである。 - 特許庁

(2)The process according to paragraph (1) represents a logical succession of stages or steps, defined by their carrying on order, by initial conditions, such as the selected raw material, parameters, technical conditions for carrying on and/or employed technical means and by final products or results.例文帳に追加

(2) (1)による方法は，段階又は処置の論理的継続であって，命令によるその遂行によって，初期条件，例えば，選択された原材料，パラメーター，遂行の基となる及び／又は遂行に使用される技術的手段等によって，及び最終的生産物又は結果によって定義されるものを示す。 - 特許庁

A byte enable holding circuit 10 for write is configured to hold the byte enable of data written in the latest write address of an FIFO 40, and a byte enable holding circuit 20 for read is configured to hold the byte enable of write data before one timing or the logical sum of the byte enable and self-holding content before one timing or self-holding content before one timing.例文帳に追加

ライト用バイトイネーブル保持回路１０は、ＦＩＦＯ４０の最新のライトアドレスに書き込まれているデータのバイトイネーブルを保持し、リード用バイトイネーブル保持回路２０は、１タイミング前のライトデータのバイトイネーブルまたは該バイトイネーブルと１タイミング前の自保持内容との論理和または１タイミング前の自保持内容を保持する。 - 特許庁

A computer performs: function simulation processing (9) for evaluating whether a designed circuit satisfies a specification; and cluster division processing (10) for obtaining a power domain by performing a cluster division for each logical block having activation timings within a predetermined range on the basis of the result of the function simulation processing.例文帳に追加

設計された回路が仕様を満たしているか否かを評価するための機能シミュレーション処理（９）と、上記機能シミュレーション処理の結果に基づいて、活性化タイミングが所定の範囲内で揃う論理ブロック毎にクラスタ分割することでパワードメインを得るクラスタ分割処理（１０）とがコンピュータで行われる。 - 特許庁

When the physical sector having the same logical sector address is present, the mapping table in the RAM 3 is corrected.例文帳に追加

比較した物理セクタアドレスが一致しないと制御回路４が判断した場合は各々のマッピングテーブルから読み出された物理セクタアドレスの物理セクタの管理領域にアクセスし、ホストコンピュータ２００からのアクセスアドレスと同じ論理セクタアドレスを持つ物理セクタ２０が存在するかどうか確認して存在すれば、それに基づきマッピングテーブルの内容を修正する。 - 特許庁

To provide a method and a device for evaluating electric characteristics of an electronic device, the method monitoring electronic characteristics of an actual electronic device and performing logical calculation using a physical property value extracted from a measured monitoring result to acquire a carrier distribution with high precision.例文帳に追加

電子デバイスの電気的特性評価方法及び電子デバイスの電気的特性評価装置に関し、実電子デバイスの電気特性を高精度でモニタリングするとともに、実測したモニタリング結果から抽出した物性値を用いて理論計算を行って精度の高いキャリア分布を取得する方法の提供。 - 特許庁

Further, it has an extension address input pin to input the extension address to allow the operation of the semiconductor memory, a logic circuit to enable/disable reading/writing in the inner memory circuit depending on the pattern of the inputted extension address, and a set-up circuit to set up the logical contents in the logic circuit.例文帳に追加

また、半導体メモリに動作許可を与えるための拡張アドレスを入力する拡張アドレス入力ピンと、入力された拡張アドレスのパターンに応じて内部の記憶回路へのリード・ライトを許可・非許可に制御する論理回路と、この論理回路の論理の内容を設定する設定回路とを備えている。 - 特許庁

When the master node fails, this enables all slave nodes to recognize that the master node fails after the lapse of a fixed time, and when a slave node fails, this enables all slaves existing at the downstream of the slave to recognize that the slave fails to be able to restarts logical topology construction work, preventing node down.例文帳に追加

これによって、・マスタノードがダウンした場合には一定時間経過後に全てのスレーブノードがそれに気がつき、・スレーブノードがダウンした場合には一定時間経過後にそのスレーブの下流にいる全スレーブがそれに気がつくことができ、論理トポロジ構築作業を再開することができ、ノードダウンを防止する。 - 特許庁

In the VPN management servers VSA and VSB, an IP (internet protocol) path is set between domains for management, according to setup information on a wavelength path sent from the provider management server PS and information indicative of a logical link between network equipments in the domain and acquired from domain management servers DSA1-DSA3 and DSB1-DSB3.例文帳に追加

そして、ＶＰＮ管理サーバＶＳＡ，ＶＳＢにおいて、上記プロバイダ管理サーバＰＳから送られた光波長パスの設定情報と、ドメイン管理サーバＤＳＡ１〜ＤＳＡ３，ＤＳＢ１〜ＤＳＢ３から取得したドメイン内のネットワーク機器間の論理リンクを表す情報とをもとに、ドメイン間にＩＰパスを設定し、管理する。 - 特許庁

In this storage system, a power control application 217 performs inquiry to a power control part 209 of the storage device 201 to decide a power supply state of the disk constituting a logical volume that is a target of access, and instructs a change of the power supply state of the disk when deciding that the power supply state is a non-accessable power supply state.例文帳に追加

電源制御アプリケーション２１７が、ストレージ装置２０１の電源制御部２０９に対して問合せを行うことにより、アクセスの対象となる論理ボリュームを構成するディスクの電源状態を判断し、アクセス不能な電源状態と判断した場合に、ディスクの電源状態の変更を指示する。 - 特許庁

And a comparator 67 compares an inter-frame maximum difference with a threshold value, a comparator 69 compares a inter-frame difference with a threshold value, compator 70 compares a dynamic range with a threshold value, when all of these compared results and the space gradient are more than respective threshold values, each comparator output a logical '1'.例文帳に追加

また、フィールド間差分の最大値が比較器６７で比較され、フレーム間差分が比較器６９で比較され、ダイナミックレンジが比較器７０で比較され、これらの比較結果と空間勾配の比較結果が全てしきい値以上である時には、出力が"1" となり、テロップの動きがあると検出される。 - 特許庁

To provide a system wherein a character string resource of a display apparatus in the system can be unified by the same font size without changing the existing screen display program by judging whether the display can be performed in the optimum font size on a display apparatus and changing the correspondence between logical fonts and physical fonts of the display apparatus into the optimum correspondence.例文帳に追加

表示装置で最適なフォントサイズで表示できるかどうかを判断し、表示装置の論理フォントと物理フォントの対応を最適な対応に変更して既存の画面表示プログラムを変更することなく、システム内の表示装置の文字列リソースを同じフォントサイズで合わせることができるシステムを提供する。 - 特許庁

The timing adjusting circuit TA includes a third level converter 10c for generating a third signal E that falls later than a first signal B of a first level converter 10a, and an OR circuit 42 for outputting to the output circuit 30 the fourth signal G having a result of logical OR operation of the third signal E and the second signal D.例文帳に追加

タイミング調整回路ＴＡは、第１レベルコンバータ１０ａの第１信号Ｂよりも遅く立ち下がる第３信号Ｅを生成する第３レベルコンバータ１０ｃと、第３信号Ｅと第２信号Ｄとの論理和演算の結果を持つ第４信号Ｇを出力回路３０に出力するＯＲ回路４２と、を備える。 - 特許庁

An LLID addition circuit 35 of the OLT 10 stores the response message arriving from the ONU 18-1 to 18-n within prescribed time into a buffer 34, and a logical link is given to each application of the ONU 18-1 to 18-n in an order following priority listed in a priority table 36.例文帳に追加

ＯＬＴ１０のＬＬＩＤ付与回路３５は、所定時間内に到達したＯＮＵ１８−１〜１８−ｎからの応答メッセージをバッファ３４に格納し、優先度テーブル３６と記載される優先度に従う順序での当該ＯＮＵ１８−１〜１８−ｎの各アプリケーションに論理リンクを付与する。 - 特許庁

When a logical low level is given to an input terminal 1 of a ringer relay control circuit 14, since the signal for driving a ringer relay coil via a ringer relay drive output terminal 4 is not outputted from the ringer relay control circuit 14, no ringer relay is driven, and no ringer signal is given to the telephone set.例文帳に追加

リンガーリレー制御回路１４の入力端子１に論理低レベルが入力されているときには、リンガーリレー制御回路１４からはリンガーリレー駆動出力端子４経由でリンガーリレーコイル３８を駆動する信号は出力されないので、リンガーリレーは駆動されておらず、電話機にはリンガー信号は送出されていない。 - 特許庁

In the logical equivalence verification of the corrected HDL and the gate level logic circuit, the automatic generation of the hierarchy including the identified differential part can implement logic synthesis in circuit scale units smaller than existing logic synthesis implementation units to shorten the execution time and the like of logic resynthesis.例文帳に追加

修正されたＨＤＬとゲートレベル論理回路との論理等価検証において、特定した差分箇所を包含する階層を自動生成することで、既存の論理合成実施単位に比べて回路規模の小さな単位で論理合成を実施することができ、再論理合成の実行時間等を短縮することができる。 - 特許庁

The method for designing the semiconductor device logically simulates structure by arranging a plurality of semiconductor chips on a wafer surface by using a design supporting device constituted by storing delayed values calculated by every kind of components 21 to 23 in logical circuits of the semiconductor chips and/or delayed values calculated by every one of signal routes 211, 212 in a library 10.例文帳に追加

本半導体装置の設計方法は、半導体チップの論理回路内の構成部品２１〜２３の種類毎及び／又は信号経路２１１、２１２毎に算出した遅延値をライブラリ１０に格納した設計支援装置を用い、ウエハ面に複数の半導体チップを配列した構造を論理シミュレーションする。 - 特許庁

An error block management method for a flash disk device comprising a flash memory and a controller for the flash memory has the steps of recording information about logical sectors 23 with errors in an error management table 17 in the controller, and referring to the error management table 17 when the flash memory is accessed.例文帳に追加

フラッシュメモリと該フラッシュメモリのコントローラとから成るフラッシュディスク装置のエラーブロック管理方法であって、エラーが発生した論理セクタ２３の情報を前記コントローラに設けられたエラー管理テーブル１７に記録するステップと、前記フラッシュメモリへアクセスする際に前記エラー管理テーブル１７を参照するステップとを有する。 - 特許庁

A cell optimizing means performs an operation to replace a certain standard cell with a standard cell whose logical function, terminal position, terminal shape, and cell outer shape are the same as those of the standard cell, and whose power consumption is smaller in a part where the arrangement of cells and signal transmission delay in a wired circuit have a margin.例文帳に追加

セル最適化手段は、セルの配置および配線済みの回路内の信号伝達遅延に余裕のある箇所において、あるスタンダードセルをそのスタンダードセルと論理機能と端子位置と端子形状とセル外形が等しく、かつ消費電力が小さいスタンダードセルに置き換えるという動作を実行する。 - 特許庁

A signal input device superimposes a plurality of signals S1 and S2 shaped like rectangular waves having different amplitudes respectively showing two statues as a logical signal, and generates a step-shaped signal SS showing the status of n-th power of 2 according to a signal level by using the total number of a plurality of signals as n.例文帳に追加

信号入力装置は、各信号が論理信号として２つの状態を表すと共に互いに異なる振幅を有する矩形波状の複数の信号Ｓ１、Ｓ２を重畳し、複数の信号の総数をｎとして、信号レベルによって２のｎ乗の状態を表す階段状の信号ＳＳを生成する。 - 特許庁

To provide algorithm and a data structure for materializing an artificial intelligence defined as "one having a sense of values and intention as a human heart, and of which intellectual thinking ability to perform logical reasoning or experiential learning is materialized by a computer," and a method for implementing divided "human heart" and "character" as function blocks.例文帳に追加

人工知能を「人の心のように価値感や意思を持ちながら、論理的な推論や経験学習を行う知的な思考力をコンピュータで実現したもの」と定義し、これを実現するためのアルゴリズムとデータ構造、および「人間の心」「人格」を機能ブロックとして分割して実装する方法を提供する。 - 特許庁

For a natural language statement (VLANK statement) having variables, the logical similarity between statements is evaluated by a computer according to similarity as a pattern, such as similarity in the presence of the relative position relationship between symbols and the binding properties of the presence of position relationship, for inferring or procedural interpretation same as in PROLOG.例文帳に追加

変数付自然言語文（ＶＬＡＮＫ文）について、シンボル同士の相対的位置関係の存在の類似性や位置関係の存在の結束性等、パターンとしての類似性により文間の論理的類似性を計算機により評価してＰＲＯＬＯＧ同様の推論ないし手続き的解釈を行う。 - 特許庁

The storage device includes a nonvolatile memory controller for controlling a nonvolatile memory device storing the data, a memory controller for controlling the nonvolatile memory device, a card type second connector for transmitting and receiving the data, and a USB control module for composing an electric signal of the data transmitted and received by the second connector from the logical USB packet.例文帳に追加

貯蔵装置は、データを貯蔵する不揮発性メモリ装置と不揮発性メモリ装置とを制御するメモリコントローラ、データが送受信されるカード型の第２コネクタ、そして第２コネクタに送受信されるデータの電気的な信号を論理的なＵＳＢパケットから構成するＵＳＢコントロールモジュールを含む。 - 特許庁

An inter-vehicle communication device of an automobile 10 acquires information from another moving body through a physical network during traveling or a stop, and registers the moving body fulfilling a specified condition in a member table MBTi as a member of virtual logical networks (A, B, C, D) according to the condition based on the acquired information.例文帳に追加

自動車１０の車車間通信装置は、走行中、あるいは停車中において、物理ネットワークを介して他の移動体より情報を取得し、得られた情報に基づいて所定の条件を満たす移動体を該条件に応じた仮想論理ネットワーク（Ａ，Ｂ，Ｃ，Ｄ）のメンバーとしてメンバーテーブルＭＢＴｉに登録する。 - 特許庁

To provide a device and method and a computer program for supporting the detection of an obstacle event for improving the application efficiency of a symptom, and for highly maintaining the detecting precision of an obstacle occurrence event even when any system configuration information is not applied to knowledge such as a logical formula necessary for configuring a dependency model.例文帳に追加

依存関係モデルを構成するために必要となる論理式等の知識にシステム構成情報が付与されていない場合であっても、シンプトンの適用効率を向上させ、障害発生イベントの検出精度を高く維持することができる障害イベントの検出を支援する装置、方法及びコンピュータプログラムを提供する。 - 特許庁

In the information processor mounted with an operating system having a virtual storing function, a logical page or a physical page removed from the target of swap-out is accessed in each predetermined period by using a thread (swap-out suppression thread) operating in a user mode or a demon (swap-out suppression demon) operating in a kernel mode.例文帳に追加

仮想記憶機能を有するオペレーティングシステムが実装された情報処理装置において、ユーザモードで動作するスレッド（スワップアウト抑制スレッド）又やカーネルモードで動作するデーモン（スワップアウト抑制デーモン）を用いて、スワップアウト対象から除外する論理ページ又は物理ページを所定期間毎にアクセスする。 - 特許庁

A second printer driver 89 set in the printer 10 performs a calculation for coordinate conversion of the value in the command from the logical system of coordinates to an actual system of coordinates by a carriage position coordinate calculating part 118B, and combines the command designating the value of the actual system of coordinates into the printing data, and transmits it to the colorimetry driving device 80.例文帳に追加

プリンタ１０内に設けられた第２プリンタドライバ８９は、キャリッジ位置座標計算部１１８Ｂによりコマンド内の値を論理座標系から実座標系へ座標変換する計算を行い、その実座標系の値を指定したコマンドを印刷データに組み込んで測色駆動装置８０へ送信する。 - 特許庁

The logical arithmetic circuit 101 constituted of IC circuits IC1 to IC6 and a microprocessor 110 is mounted in the right side of the drawing of the non-wiring part 100c and an input/output circuit 102 constituted of IC circuits IC7 to IC9 is mounted in the left side of the non-wiring part 100c.例文帳に追加

その無配線部１００ｃの図面右側には、集積回路ＩＣ１〜ＩＣ６と、マイクロプロセッサ１１０とから構成された論理演算回路１０１が実装されており、無配線部１００ｃの図面左側には、集積回路ＩＣ７〜ＩＣ９により構成された入出力回路１０２が実装されている。 - 特許庁

In a current control circuit 100 of a solenoid, when switch SW to a coil 85 is turned on, the output of a comparator 102 is kept at a high- logical level until to a capacitor 103 reaches a charged state, whereby a current limit circuit 105 is not actuated and a full current is fed to the coil 85.例文帳に追加

ソレノイドの通電制御回路１００では、コイル８５への通電スイッチＳＷがオンすると、コンデンサ１０３が充電状態に達するまでの間は、コンパレータ１０２の出力が高論理レベルに保持されるので、電流制限回路１０５が動作せずに、フル電流がコイル８５に供給される。 - 特許庁

The synthetic aperture angle measuring value ϕ and the antenna angle measuring value ψ are spatially synthesized, so to say, a logical sum of the synthetic aperture angle measuring value ϕ and the antenna angle measuring value ψ is find to remove the angular ambiguity of the synthetic aperture angle measuring value ϕ, and a target angle measuring value ψd is calculated precisely thereby.例文帳に追加

そして、合成開口測角値φとアンテナ測角値ψとを空間的に合成する、いわば合成開口測角値φとアンテナ測角値ψとの論理和を取ることにより合成開口測角値φの角度アンビギュイティを除去し、高精度の目標測角値φｄを算出するようにした。 - 特許庁

An FB period limiting circuit comprising an on generation circuit 5, an OR circuit OR, an inverter INV and PMOS Q4 limits a period of FB signal feedback to the logical sum of an ON period of an SW signal for driving an LED array 2 on and a supplementary period generated by the OR circuit OR on the basis of the SW signal.例文帳に追加

オン発生回路５、オア回路ＯＲ、インバータＩＮＶ、及びＰＭＯＳＱ４からなるＦＢ期間制限回路は、ＦＢ信号がフィードバックされる期間を、ＬＥＤアレイ２をオン駆動するＳＷ信号のＯＮ期間と、ＳＷ信号に基づいてオア回路ＯＲで生成された補充期間との論理和に制限させる。 - 特許庁

When the shape information of a pixel of interest is '0', any one of the average value of the pixel of interest and not yet processed pixel data, processed pixel data or not yet processed pixel data is outputted selectively depending on signals from the register 513 and a gate 509 taking logical sum of the shape information group in a pixel group following the pixel of interest.例文帳に追加

また、注目画素の形状情報が“０”の場合には、レジスタ５１３と、注目画素に後続する画素群中の形状情報群の論理和をとるゲート５０９からの信号に応じて、注目画素と未処理の画素データの平均値、或いは、処理済みの画素データ、未処理の画素データのいずれかを選択し、出力する。 - 特許庁

Automatic operation or semi-automatic operation is set in the first OR operation field 20f1 and measurement is set in the second OR operation field 20f2, so that OR and AND logical operations are carried out to output an output signal S-001 during the automatic or semi-automatic operation and during the measurement.例文帳に追加

第１の論理和の欄２０ｆ１に自動運転中や半自動運転中を設定し、第２の論理和の欄２０ｆ２に計量中を設定すると、論理和、論理積の論理演算を行って自動運転中又は半自動運転中で計量中に出力信号Ｓ−００１が出力される。 - 特許庁

To provide an image processor capable of obtaining a normal printing result by preventing a printing result different from an intended result from being outputted even when an output image is generated by using an overlay image which is a stored overlay image and in which logical operation processing with a background image is designated.例文帳に追加

記憶されているオーバーレイ画像であって背景画像との論理演算処理が指定されているオーバーレイ画像を用いて出力画像を生成する場合においても、意図と異なる印刷結果が出力されることを防止し、正常な印刷結果を得ることができる画像処理装置を提供する。 - 特許庁

The video signal of a camera 1 is converted by an A/D converter 2, and stored in an image memory 5, and a camera image is converted into a gray scale binarized image and an outline highlighted binarized image by an image pre-processing part 6, and a white line is recognized by a white line recognizing part based on an AND image generated by the logical product.例文帳に追加

カメラ１の映像信号をＡ／Ｄ変換器２で変換して画像メモリ５に格納し、画像前処理部６においてカメラ画像をグレースケール２値化画像と輪郭強調２値化画像の２値化画像とし、その論理積で生成したＡＮＤ画像を基に白線認識部で白線を認識する。 - 特許庁

However, at restart of logical connection after the bus reset in this invention, the initiator 20 inquires about the command processing result, the target 10 returns the processing result stored in the command processing result storage section 18 to the initiator 20 in response to the inquiry, the initiator 20 recognizes the processing result of a preceding command and proceeds the succeeding processing according to the processing result.例文帳に追加

しかし本発明では、バスリセット後の論理接続再開時に、イニシエータ２０がコマンド処理結果を問い合わせ、これに応じターゲット１０がコマンド処理結果記憶部１８に記憶した処理結果を返すことで、イニシエータ２０は前回コマンドの処理結果を知り、その処理結果に応じて後の処理を進めることができる。 - 特許庁

The set of N pieces of low level features for describing the semantic contents of the image composed of a quantity provided from the image is defined while using a known logical and mathematical expression (step 10), and the image of a sorting target is indexed (20) for extracting a feature vector formed from the values of these N low level features.例文帳に追加

既知の論理数学的表現を用いてイメージから得られる量から成る、イメージの意味的内容を記述するＮ個の低レベル特徴の集合を定義し（ステップ１０）、そのＮ個の低レベル特徴がとる値で形成される特徴ベクトル抽出のため、分類対象のイメージにインデックスを付ける（２０）。 - 特許庁

A network controller 5 for controlling communication of an infrastructural network 2 accommodating a logical overlay network 4 does not perform routing change by TE when performance improvement more than prescribed cannot be expected, but performs routing change by TE when the performance improvement more than prescribed can be expected, so that communication is stabilized.例文帳に追加

論理的なオーバーレイ網４を収容するインフラ網２の通信を制御するネットワーク制御装置５は、一定以上の性能改善が見込めない場合はＴＥによるルーチング変更を実施せず、一定以上の性能改善が見込める場合はＴＥによるルーチング変更を実施することで、通信の安定化を図ることができる。 - 特許庁

The karaoke device refers to association information associating conditions defined by a logical expression using the evaluation results, with contents of comments which should be outputted as results of singing voice evaluation when the conditions are satisfied, to specify and output a comment satisfying a condition on the basis of the evaluation result for each evaluation item.例文帳に追加

そして、評価結果を用いた論理式により規定される条件と、その条件を満たす場合に歌唱音声評価の結果として出力すべきコメントの内容とを対応付けた対応情報を参照して、評価項目毎の評価結果から条件を満たすコメントを特定して出力する。 - 特許庁

Besides, when the input side of the optical logical element 10 is provided with a phase inversion part 11, the optical logic circuit 1 performs arithmetic processing different from that of the OR circuit because light inversed by the phase inversion part 11 is compensated mutually when combined with usual input light to be attenuated remarkably.例文帳に追加

また、光論理素子１０の入力側に位相反転部１１を備える場合は、位相反転部１１によって反転された光は通常の入力光と結合された際に打ち消しあって著しく減衰するので、光論理回路１はＯＲ回路とは異なる演算処理を実行する。 - 特許庁