「LOGICAL」に関連した英語例文の一覧と使い方(121ページ目) - Weblio英語例文検索

A display 16 generates 2nd view in response to a change of the 1st view and renders the free form digital ink comment in the 2nd view, and the layout relation between the free form digital ink comment and object in the 2nd view is based upon the mapped logical relation of the free form digital ink comment in the 1st view to the object.例文帳に追加

ディスプレイ１６は、第１ビューにおける変化に応答して第２ビューを生成し、第２ビューにおいて自由形式デジタルインク注釈をレンダリングし、第２ビュー中の自由形式デジタルインク注釈とオブジェクトのレイアウト関係は、第１ビュー中の自由形式デジタルインク注釈のオブジェクトに対するマッピングされた論理的関係に基づく。 - 特許庁

When the added value exceeds the fixed value, the network control apparatus 9 adds the notified packet flow transfer data volume and the transfer data volume of the packet processing apparatus 7 to the transmitting source subscriber user storage apparatus 1, and when an added value does not exceed a fixed value, sets a logical tunnel between the transmitting source subscriber user storage apparatus 1 and the packet processing apparatus 7.例文帳に追加

一定値を超過する際は、通知されたパケットフローの転送データ量と、送信元加入者ユーザ収容装置１に対するパケット処理装置７の転送データ量を加算し、一定値を超過しない際は、当該送信元加入者ユーザ収容装置１と当該パケット処理装置７間に論理的なトンネルを設定する。 - 特許庁

The memory array has nonvolatile memory cells, in which a write voltage is applied from a write selection word line according to an address signal in the write operation and also a write current is supplied from a transistor (TR6) switching controlled by a write selection bit line and the parallel write restriction circuit according to logical values of write data.例文帳に追加

メモリアレイは、書き込み動作においてアドレス信号に従って書き込み選択とされるワード線から書き込み電圧が印加され、且つ、書き込みデータの論理値に従って書き込み選択ビット線と並列書き込み制限回路によりスイッチ制御されるトランジスタ（ＴＲ６）から書き込み電流が供給される不揮発性メモリセルを有する。 - 特許庁

A transmitter 100 reorders bits to be transmitted of a symbol on the basis of selected redundancy versions by an order converter 110 and a logical inverter 120 when one redundancy version among a plurality of redundancy versions is selected, the symbol in which the bit to be transmitted are reordered is modulated by using a prescribed signal constellation by a mapper/ modulator 130.例文帳に追加

送信機１００は、複数の冗長度バージョンから一の冗長度バージョンが選択されると、配置変換器１１０および論理反転器１２０で、選択された冗長度バージョンに基づいてシンボルの送信ビットを並び替え、マッパ／変調器１３０で、送信ビットが並び替えられたシンボルを、所定の信号コンスタレーションを用いて変調する。 - 特許庁

The method includes a step of inputting a series of control signals to a solid state device, a step of inputting a voltage outside a voltage range used for indicating a logical signal to the solid state device, a step of inputting at least one address to the solid state device, and a step of decoding an address to check test mode information.例文帳に追加

本発明の方法は、ソリッドステート装置へ一連の制御信号を入力する工程と、論理信号を表すために使われる電圧の範囲外の電圧を、ソリッドステート装置へ入力する工程と、少なくとも１つのアドレスをソリッドステート装置へ入力する工程と、テストモード情報を確かめるためにアドレスをデコードする工程と、を含んでいる。 - 特許庁

The semiconductor device includes a first wafer where the inductor containing a via hole plug through a first semiconductor substrate is formed; and a second wafer where a logical element is formed on a second semiconductor substrate, an inductor connecting wiring is formed on its top surface, and where the via contact plug and the inductor connecting wiring are electrically connected by joining the first wafer on the second wafer.例文帳に追加

第１半導体基板に貫通するビアホールプラグを含むインダクタが形成された第１ウェーハと、第２半導体基板に論理素子が形成され、上面にインダクタ連結配線が形成された第２ウェーハとを含んでなり、第１ウェーハを第２ウェーハ上に接合させてビアコンタクトプラグとインダクタ連結配線とが電気的に連結された構成を有する。 - 特許庁

If a number of free segments in a free segment pool at a storage subsystem is detected as below a desired minimum, one or more of the following is performed: selecting and adding LDEVs (logical devices) from an internal storage to the free segment pool; transitioning the LDEVs to a VDEV (virtual device); selecting and adding LDEVs from an external storage to the free segment pool.例文帳に追加

ストレージサブシステムのフリーセグメントプール内のフリーセグメントの数が望まれる最小値未満であると検知されたら、次の一つ以上が実行される：内部ストレージからＬＤＥＶ（論理デバイス）を選択してフリーセグメントプールに追加する、ＶＤＥＶ（仮想デバイス）にＬＤＥＶを転換する、外部ストレージからＬＤＥＶを選択してフリーセグメントプールに追加する。 - 特許庁

A transmission circuit for transmitting data by using an impulse includes: a variable delay circuit 11 for defining a clock as an input and delaying the clock according to the data; and a logic circuit 12 for defining the clock and the output of the variable delay circuit as inputs and outputting the impulse by taking logical AND of the clock and the output of the variable delay circuit.例文帳に追加

インパルスを使用してデータを送信する送信回路であって、クロックを入力とし、前記データに応じて該クロックを遅延する可変遅延回路１１と、前記クロックおよび前記可変遅延回路の出力を入力とし、該クロックおよび該可変遅延回路の出力の論理を取ってインパルスを出力する論理回路１２と、を備えるように構成する。 - 特許庁

To provide a file system providing file management operation having more enhanced operability with the clearness of conventional tree structure-specific logical structure succeeding by conducting file management for every data path by establishing at least two or more data paths in tree structure; and to provide an operating system having the file system.例文帳に追加

ツリー構造に少なくとも二つ以上のデータ経路を設定することによって、これらデータ経路ごとにファイル管理を行うことで、従来のツリー構造特有の論理構造の明瞭さを受け継ぎながらも、より操作性を高めたファイル管理操作を提供するファイルシステムと該ファイルシステムを備えたオペレーティングシステムを提供すること。 - 特許庁

In a differential signal transmission system which transmits and receives logical data by two positive and negative differential signals (VO+ and VO-), the two positive and negative differential signals have two large and small values (amplitude values exceeding VrefU and VrefD) as their amplitudes, and a clock signal CK and a data signal Data are multiplexed and are transmitted by a pair of signal lines.例文帳に追加

正負二つの差動信号（ＶＯ＋、ＶＯ−）によって論理データを送信し受信する差動信号伝送方式であって、正負二つの差動信号は、その振幅として大小の２値を有し（ＶｒｅｆＵとＶｒｅｆＤを超える振幅値）、クロック信号ＣＫとデータ信号Ｄａｔａとを多重して１つの信号線ペアで伝送する構成である。 - 特許庁

When stress affected by the element separation region is considered, the distance between the element separation regions in the gate lengthwise direction may be selected for a circuit where fluctuation of logical threshold voltage is to be suppressed so that fluctuation of current between the drain and the source by stress is balanced between a p-channel MOS transistor and an n-channel MOS transistor.例文帳に追加

また、素子分離領域等から受けるストレスを考慮したとき、それによる論理閾値電圧の変動を抑制すべき回路には、そのようなストレスによるドレイン・ソース間電流の変動がｐチャンネル型ＭＯＳトランジスタとｎチャンネル型ＭＯＳトランジスタとの間でバランスするようにゲート長方向の素子分離領域間の距離を選べばよい。 - 特許庁

For each global variable used in a logical process (LPn), writing of a value into a global variable is performed by writing write time and a write value thereof into a write table 1012, and reading of a value of a global variable is performed by reading of a value from the write table, and writing the time required therefor and a read value into a read table 1014.例文帳に追加

論理プロセス（ＬＰｎ）が使用する大域変数毎に、大域変数への値の書込みは、その書込み時間と書込み値を書込みテーブル１０１２に書き込むことで行い、また、大域変数の値の読取りは、その書込みテーブルからの値の読取りと、そのときの時間と読取った値を、読取りテーブル１０１４に書込むことで行う。 - 特許庁

This program makes a computer execute: a procedure 1 for receiving the input of a logical description to an integrated circuit and a plurality of paths to be evaluated from a memory; a procedure 2 for obtaining the path evaluation value indicating the delay of the paths from the respective input paths; and a procedure 3 for estimating paths with the large evaluation value to be the critical paths.例文帳に追加

本発明のプログラムは、集積回路に対する論理記述と、評価の対象としての複数のパスとの入力をメモリから受け取る手順と、入力された各パスに対してパスの遅延を表すパス評価値を求める手順と、評価値の大きいパスをクリティカルパスとして推定する手順とを計算機に実行させる。 - 特許庁

The device consists of a buffer 20 which outputs clock signals inputted from a PC 12, a band pass filter circuit 22 which is composed of R, L and C elements, a rectifying circuit 24 which coverts selected signals into d.c., a comparator 26 which outputs the signals converted into d.c. to a timing controller 16 and executes resetting, and a logical arithmetic element 28.例文帳に追加

ＰＣ１２から入力されたクロック信号を出力するバッファ２０と、Ｒ、Ｌ、Ｃの各素子で構成するバンドパスフィルタ回路２２と、この選択された信号を直流に変換する整流回路２４と、直流に変換された信号をタイミングコントローラ１６に出力してリセットを行うコンパレータ２６、論理演算素子２８とよりなるものである。 - 特許庁

A server p1 acquires an application for issuance of a logical telephone number by a user and the physical telephone number of the telephone set h2 of the user from the home device h1, and notifies the in-network server c1 of a confirmation request for validity of the physical telephone number that has been obtained and a first communication address representing location of PCh3 which is in communication.例文帳に追加

サーバｐ１は、ユーザによる論理電話番号の発行の申請の旨および当該ユーザの電話機ｈ２の物理電話番号を宅内装置ｈ１から取得し、取得した物理電話番号の正当性の確認要求および通信中であるＰＣｈ３の所在を示す第１の通信用アドレスを網内サーバｃ１に通知する。 - 特許庁

An area signal generation part and a logical operation circuit control a dot pattern forming part which forms a dispersed dots image, by dispersing a plurality of dot developer images each having an area of at least one dot, so as not to form a dot pattern in the area of a patch image to be formed by a patch image forming part or the sensing area of the patch image.例文帳に追加

領域信号生成部及び論理演算回路が、パッチ画像形成部により形成されるパッチ画像の領域又はパッチ画像の読み取り領域にドットパターンが形成されないように、少なくとも１つのドット単位の面積を有するドット現像剤像を複数分散したドット分散画像を形成するドットパターン形成部を制御する。 - 特許庁

Thus, since the virtual nodes which do not actually exist regarding the setting data file and the actual nodes are simultaneously displayed and the two configurations are displayed in different modes in the case of displaying a logical music system, a user easily recognizes difference between the virtual music system configuration and the actual music system configuration.例文帳に追加

これにより、論理的な音楽システムを表示する際に、設定データファイルに係る実在しない仮想ノードと実在しているノードとを同時に表示するとともに、その二つの構成を異なる態様で表示することから、ユーザは仮想的な音楽システム構成と実在的な音楽システム構成との違いを簡単に認識することができるようになる。 - 特許庁

The receiving circuit detects the minute current signal by an input circuit 81 and outputs a voltage signal having its logical value from an output circuit 83, and has a test circuit 84 having a smaller amplification gain than the output circuit and a test control circuit 86 which controls its output operation so as to measure the threshold current of the input circuit.例文帳に追加

受信回路は、入力回路（８１）で微小電流信号を検出し、その論理値の電圧信号を出力回路（８３）から出力するが、入力回路の閾値電流計測のために、出力回路よりも小さな増幅利得を持つテスト出力回路（８４）とその出力動作を制御するテスト制御回路（８６）とを有する。 - 特許庁

When a disconnection instruction is inputted by a touch panel 46 during data transfer based on a file access instruction, a system control microcomputer 51 suspends the disconnection instruction, and when the data transfer based on the file access instruction is finished while the disconnection instruction is suspended, the suspension of the disconnection instruction is released to disconnect the logical connection of the communication path.例文帳に追加

ファイルアクセス命令に基づくデータの転送中にタッチパネル４６により切断命令が入力されたときには、システム制御マイコン５１により切断命令を保留し、切断命令の保留中にファイルアクセス命令に基づくデータの転送が終了したとき、切断命令の保留を解除して通信路の論理接続を切断する。 - 特許庁

To provide a logical determining method of specifying at an early stage whether or not a cause for digital electric waves which cannot be received is simple shielding phenomena due to terrain, whether or not the cause is the generation of sneaked waves or whether or not the cause is the generation of scattered waves, and a duration when the cause of reception failure arises and remains.例文帳に追加

送電鉄塔の近辺において、デジタル電波を受信できない原因が単に地形による遮蔽現象なのか、回り込み波の発生によるものなのか、散乱波の発生によるものなのか、また、受信障害の原因がいつから発生しているのか、これらの原因を早期に特定する論理的な判断手法を提供する。 - 特許庁

A control unit 11 writes, when a block for rewrite in the memory 12 is a defective block when rewriting the software per block on the basis of difference data for software update, the difference data in the block of an alternative area of the memory 12, and writes a logical block number of the block for rewrite in the spare area of the alternative block.例文帳に追加

制御部１１は、ソフトウェア更新用の差分データを基にブロック単位でソフトウェアの書き換えを行う際、メモリ１２内の書き換え対象ブロックが不良ブロックである場合、メモリ１２の代替領域のブロックに差分データを書き込むと共に、この代替ブロックのスペア領域に書き換え対象ブロックの論理ブロック番号を書き込む。 - 特許庁

A communication terminal includes management information 201 comprising: at least either of ID information 202 particularizing a network group, and terminal information 203 particularizing a communication IF such as the IP and MAC, or such as a maximum throughput by the logical standards; and period information 204 for denoting a time-out period up to a preceding request in pairs as a set.例文帳に追加

通信端末はネットワークグループが特定できるＩＤ情報２０２と、ＩＰやＭＡＣなど通信ＩＦが特定できる情報または論理規格による最大スループットなどの端末情報２０３との少なくとも１つと、前回要求でのタイムアウト期間を示す期間情報２０４とを組にした管理情報２０１を持つ。 - 特許庁

The logical circuit, corresponding to the power source instantaneous interruption, is provided with a first latch circuit L1 for inputting a data signal from an outer circuit via a first switch SW1 and latching the data signal; and a second latching circuit L2 for inputting the data signal latched in the first latching circuit L1 via a second switch SW2, latching the data signal, and outputting it to the outer circuit.例文帳に追加

第１スイッチＳＷ１を介して外部回路からデータ信号が入力されると共に、データ信号をラッチする第１ラッチ回路Ｌ１と、第２スイッチＳＷ２を介して第１ラッチ回路Ｌ１にてラッチされているデータ信号を入力し、そのデータ信号をラッチすると共に外部回路に出力する第２ラッチ回路Ｌ２と、を備える。 - 特許庁

When it is judged that the instruction contents can be processed without the plotting arithmetic processing as the result of judgement, a plotting object converting part 4 converts the judged plotting arithmetic instruction and the plotting object into the ones without requiring a plotting logical calculation and the processing after that is continued by another processing part.例文帳に追加

判定の結果、描画論理演算処理を行わなくても処理可能な指示内容であると判断された場合には、描画オブジェクト変換部４によって、判定した描画論理演算指示および描画オブジェクトを、描画論理演算を必要としない指示および描画オブジェクトに変換し、他の処理部にその後の処理を継続する。 - 特許庁

The redundancy operation detecting device comprises a selector circuit which selects a logic with an enable signal and a logic stoppage circuit which, when a particular logic is not selected in the selector circuit, stops with the enable signal in the input signal of the logic of the selector circuit in order to stop a signal of the group of the logical circuit corresponding to the above logic.例文帳に追加

イネーブル信号で論理を選択するセレクタ回路と、前記セレクタ回路で特定の論理が選択されない場合に、前記特定の論理に該当する論理回路群の信号を停止するよう、前記セレクタ回路の論理の入力信号部分に前記イネーブル信号で停止する論理停止回路とを具備する冗長動作検出装置。 - 特許庁

By the method, the versions of the EDA libraries of the cells which are used for generating the system LSI designed by the multiple designers are collectively compared, so as to prevent a logical examination mistake, etc., in the system LSI, which occurs when the EDA library with the different version is used between different designing processes.例文帳に追加

この方法によれば、多数の設計者が設計しているシステムＬＳＩの形成に使用されているセルのＥＤＡライブラリのバージョンを簡易な操作で一括して比較することができ、異なる設計工程間で異なるバージョンのＥＤＡライブラリを使用したために起こるシステムＬＳＩの論理的な検証ミス等を未然に防ぐことができる。 - 特許庁

The test control circuit 45 of a test circuit device 47xx outputs 8 pulse signals Φxx0 to Φxx7 during one test period for outputting one test address respectively at different timings, and takes the logical AND of the pulse signals and the decoding signals of decoders 19 (1 to 8) by NOR gates 41 (1 to 8).例文帳に追加

テスト回路装置４７ｘｘのテスト制御回路４５は、テストモード時において、１つのテストアドレスが出力される１テスト期間中に８個のパルス信号φｘｘ０〜φｘｘ７を夫々異なるタイミングで出力し、ＮＯＲゲート４１（１〜８）により、それらのパルス信号とデコーダ１９（１〜８）のデコード信号との論理積をとる。 - 特許庁

The local terminal (the remote terminal 16) determines whether or not it is physically connected to the internal network 4 based on the reception flag by executing connection destination restriction AP 25 and executes connection processing to a logical connection request if it is determined that it is physically connected to the internal network 4.例文帳に追加

また、ローカル端末１５（リモート端末１６）は、接続先制限ＡＰ２５を実行することによって、受信フラグに基づいて、自らが内部ネットワーク４に物理的に接続されているか否かを判定し、自らが内部ネットワーク４に物理的に接続されていると判定した場合には、論理的な接続要求に対して、接続処理を実行する。 - 特許庁

Thus, even if the high-band signal S22 and S52 in which signal intersections SCP3 and SCP5 which do not originally exist arise are generated by the high-pass filters 4 and 57, the demodulation signals S27 and S55 having change points of the logical levels according only to original signal intersections SCP2 and SCP4 are generated to execute the processing according to contents of the reply signal.例文帳に追加

よってハイパスフィルタ４及び５７で本来無い信号交点ＳＣＰ３及びＳＣＰ５が生じた高域信号Ｓ２２及びＳ５２を生成しても、本来の信号交点ＳＣＰ２及びＳＣＰ４のみに応じた論理レベルの変化点を有する復調信号Ｓ２７及びＳ５５を生成して、返信信号の内容に応じた処理を実行することができる。 - 特許庁

A constraint design rule and a library including AirGap defining the allowable range of circuit information and AirGap capacitive values described in RTL are input (ST101), and a net list is optimized, based on the circuit information and the design rule (ST102), and the total sum of the AirGap capacitive values of each logical cell described in the net list is calculated (ST103).例文帳に追加

ＲＴＬ記述の回路情報，ＡｉｒＧａｐ容積値の許容範囲を規定するＡｉｒＧａｐを含む制約設計ルール，ライブラリを入力し（ＳＴ１０１）、回路情報および設計ルールに基づいてネットリストを最適化し（ＳＴ１０２）、ネットリストに記述された各論理セルのＡｉｒＧａｐ容積値の総和を算出する（ＳＴ１０３）。 - 特許庁

At the time of displaying still pictures with scrolling, after the display control means determines the write-in position of the still pictures on the simplex logical memory space which is constituted by the combination of the two memories, the display control part performs the writing and the reading of the picture data to an area in the picture memory corresponding to the write-in position.例文帳に追加

表示制御手段は、静止画をスクロール表示するときには、前記２つの画像メモリの組み合わせにより構成される単一の論理メモリ空間上において前記静止画の書き込み位置を決定した後、当該書き込み位置に対応する前記画像メモリ上の領域に前記画像データの書き込み及び読み出しを行う。 - 特許庁

To provide an AC servo amplifier for education and a training device for education in which a learner can learn the difference of characteristics of control systems by selecting various control systems with one set of a servo amplifier and thus the learner can perform logical simulations at an arbitrary place and moreover the learner can confirm operations of actual machines by control modes and control constants and whose constitution are simplified and which are miniaturized.例文帳に追加

１台のサーボアンプで多種の制御方式を選択し、その違い特性を学習することができ、以て、任意の場所での論理シミュレーションが可能であり、また、制御モード・制御定数による実際の機械の動きを確認でき、しかも構成の簡略化、小型化が図れる教育用ＡＣサーボアンプおよび教育用実習装置を得る。 - 特許庁

In a magnetic card reader, voltage waveform data obtained from output signals of a magnetic head, jitter data of pulse waveform obtained from the spacing of peak values of the voltage waveform data, bit data obtained by converting the jitter data into logical data of 0 and 1, and character data obtained by converting the bit data into character data, are stored in data storage regions R1-R4 of an RAM respectively.例文帳に追加

磁気カードリーダにおいて、磁気ヘッドの出力信号から得られる電圧波形データと、電圧波形データのピーク値の間隔から得られるパルス波形のジッタデータと、ジッタデータを０と１の論理データに変換したビットデータと、ビットデータを文字データに変換したキャラクタデータとを、ＲＡＭのデータ記憶領域Ｒ１〜Ｒ４にそれぞれ格納する。 - 特許庁

A check-in/check-out control program 132 selects the content control information file 161 in which the content control information is stored on the basis of the logical product of content ID being a value of an item "content ID" included in the content control information and (Lth power of 2-1), and the content control information is stored in the selected content control information file 161.例文帳に追加

チェックイン/チェックアウト管理プログラム１３２は、コンテンツ管理情報に含まれる項目「コンテンツＩＤ」の値であるコンテンツＩＤと、（２のＬ乗—１）との論理積に基づいて、コンテンツ管理情報を格納するコンテンツ管理情報ファイル１６１を選択し、その選択したコンテンツ管理情報ファイル１６１に、コンテンツ管理情報を記憶させる。 - 特許庁

A logical connection module 31-1 for detecting a connection line used for communication with a board 21-2 and an electric characteristic compensation module 33 for compensating electric characteristics of the connection line used for the communication with the board 21-2 are mounted on the substrate 21-1 among the plurality of connection lines of the bus 23 for connecting the boarde 21-1 to the board 21-2.例文帳に追加

基板２１−１には、基板２１−１と基板２１−２とを接続するバス２３の複数の接続線の中から、基板２１−２との通信に用いる接続線を決定する論理的結線モジュール３１−１と、その基板２１−２との通信に用いる接続線の電気的特性を補償する電気的特性補償モジュール３３が装着される。 - 特許庁

In this case, it is difficult to regard the use of software by the persons not directly employed by the licensee (=user) as that by the licensee (=user) itself. Rather, it is reasonable and logical to regard such persons as a third-party who has no direct connection with the licensee. Thus, such persons will not reasonably fall within the human scope of the software license. 例文帳に追加

この場合は、ユーザー（ライセンシ）と直接の雇用関係にない者によるソフトウェアの使用であるから、原則として、当該ユーザーとは直接の関係を有さない第三者によるソフトウェアの使用であると評すべきであり、当該ユーザーによる使用と考えることは困難であり、当該ソフトウェアの使用許諾は及ばないものと考えられる。 - 経済産業省

The resetting circuit is a circuit for initializing the internal clock of a semiconductor memory device, and provided with an external voltage detector for detecting the level of an external voltage to generate a first resetting signal, and a second resetting signal generator for generating a second resetting signal by subjecting a predetermined external signal applied from the outside and the first resetting signal to a logical operation.例文帳に追加

本発明のリセット回路は、半導体メモリ装置の内部回路を初期化するための回路であって、外部電圧のレベルを検出して第１リセット信号を発生させる外部電圧検出器及び外部から印加される所定の外部信号と第１リセット信号とを論理演算して第２リセット信号を発生させる第２リセット信号発生器を備える。 - 特許庁

The client device 200 acquires meta information from the delivery content, refers to site delivery information from the meta information, compares a content list delivered in the same site from the same site delivery information with a content list belonging to the same site owned by itself, extracts contents as difference and respective delivery logical addresses thereof, and acquires the contents of the difference by the addresses.例文帳に追加

これに対し、クライアント装置２００では、配信コンテンツからメタ情報を取得し、このメタ情報からサイト配信情報を参照し、同サイト配信情報から同サイトで配信されているコンテンツ一覧と自らの保有する同サイトに属するコンテンツ一覧と比較し、差分となるコンテンツとそれぞれの配信用論理アドレスを抽出し、そのアドレスから差分のコンテンツを取得する。 - 特許庁

This logical emulation system is driven by software and constituted of a combination circuit processor to emulate a combination circuit model or a memory model, plural control processors to mainly emulate an sequence order circuit model and to provide the combination circuit with an input signal and plural multiplexers to select plural outputs of the combination circuit processor and to output them to the control processors.例文帳に追加

ソフトウェアで駆動される論理エミュレーションシステムであって、組合わせ回路モデルまたはメモリモデルをエミュレートする組合せ回路プロセッサと、主として順序回路モデルをエミュレートし、上記組合せ回路に入力信号を与える複数の制御プロセッサと、組合わせ回路プロセッサの複数の出力を選択して制御プロセッサに出力する複数のマルチプレクサによって構成される。 - 特許庁

The relay device 110 has a monitor processor 132 which generates a REGISTER message to link a terminal's logical address information stored in a registration information storage area 121 to its own IP address, and performs processing to transmit it to an SIP server connected to the network when the power is turned on or REGISTER time is up.例文帳に追加

電源のＯＮ時やＲＥＧＩＳＴＥＲタイムアウト時に、登録情報記憶領域１２１に記憶されている端末の理論的なアドレス情報を、自装置のＩＰアドレスに対応させるＲＥＧＩＳＴＥＲメッセージを生成して、ネットワークに接続されているＳＩＰサーバに送信する処理を行う監視処理部１３２を備える中継装置１１０を提供する。 - 特許庁

In the communication system for data communication between terminals corresponding to the level of the current, in the logical configuration, with which the current of the idle level is small and the current in the data communication is large, this system is provided with a transmitting data correcting means for communication while reducing the current in the communication by adding or subtracting a prescribed correction value to or from the data.例文帳に追加

端末間におけるデ−タ通信を電流値の大小によって実行する通信システムにおいて、アイドルレベルの電流値が小、デ−タ通信時の電流値が大となる論理構成である場合に、前記デ−タに所定の補正値を加算又は減算して、前記通信時の電流値を小にして通信を行う送信デ−タ補正手段を装備する。 - 特許庁

This data search and display method which displays a graphical user interface on a terminal when a database is searched for data has at least ≥1 comparative operation cells for inputting comparative operation conditions and at least ≥1 logical operation frames surround the comparative operation cell in a previously specified field in a picture for making the search.例文帳に追加

データベースのデータ検索時のグラフィカル・ユーザ・インターフェイスを端末上に表示させるデータ検索表示方法にして、検索を実行するための画面内の予め指定されたフィールド内に、比較演算条件を入力する為の少なくとも１以上の比較演算セルと、前記比較演算セルを囲う少なくとも１以上の論理演算フレームとを有するデータ検索表示方法。 - 特許庁

In an information recording and reproducing method which partitions a recording area of a memory card into physically small pages, partitions off these pages into physical blocks collecting the two or more pages, and reads/writes information from/into the memory card by each block, a logical address added to the physical block is recorded duplicately on each page in the block with an individual parity bit added to the page.例文帳に追加

メモリカードの記録領域を物理的に小さいページに区分けするとともに、これらのページを複数ページまとめた物理的なブロックに区分けし、該ブロック毎にメモリカードに対する情報の読み書きを行う情報記録再生方法において、物理的なブロックに付される論理アドレスを、そのブロック内の各ページにそれぞれパリティビットを付加して重複記録する。 - 特許庁

The slew rate of the rise/fall of an output signal of a limiter amplifier 11 is adjusted or limited to a fixed value by slew rate limitation circuits 12 and 14 or a rise/fall adjusting circuit of lowpass filters 32 and 34, etc., and an output pulse synchronizing with both the rise and fall of the input signal is outputted by adjusting the logical threshold voltage Vth of an AND circuit 15.例文帳に追加

リミッタアンプ11の出力信号の立ち上がり／立ち下がりのスルーレートをスルーレート制限回路12、14またはローパスフィルタ32、34等の立ち上がり／立ち下がり調整回路で一定値に調整または制限し、ＡＮＤ回路15の論理しきい値電圧Ｖthを調整することにより、入力信号の立ち上がりおよび立ち下がりの両方に同期した出力パルスを出力する。 - 特許庁

When a second snapshot of a second virtual computer is created at a second time preceding the first time by the host computer and when the second snapshot is stored in the first logical volume, the management computer manages or displays the creation time and snapshot information of the second snapshot, and the creation time and snapshot information of the first snapshot, in association with each other.例文帳に追加

管理計算機は、ホスト計算機によって第一の時間以前の第二の時間に第二の仮想計算機の第二のスナップショットが作成され、第二のスナップショットが第一の論理ボリュームに格納されている場合は、第二のスナップショットの作成時刻とスナップショット情報と、第一のスナップショットの作成時刻及びスナップショット情報とを対応付けて管理し、又は表示する。 - 特許庁