「LOGICAL」に関連した英語例文の一覧と使い方(112ページ目) - Weblio英語例文検索

This output protection circuit is configured with a floating detection circuit 1 and a grounding detection circuit 2 connected to an output terminal of a power section 4, and an OR circuit 3 which is connected to outputs of the floating detection circuit 1 and grounding detection circuit 2 to output a logical sum and is also connected to an output control terminal of the power section 4.例文帳に追加

電力部４の出力端に接続された天絡検知回路１と地絡検知回路２と、天絡検知回路１と地絡検知回路２の出力に接続されその論理和を出力し電力部４の出力制御端子に接続されるオア回路３とによって構成した。 - 特許庁

Connected to a nonvolatile memory 13 of the information processing apparatus is a logical OR output of a chip select signal for selecting a first nonvolatile memory assigned to a first memory address space and a chip select signal for selecting a second nonvolatile memory assigned to a second memory address space.例文帳に追加

不揮発性メモリ１３には、第１メモリアドレス空間に割り当てられた第１不揮発性メモリを選択するためのチップセレクト信号と第２メモリアドレス空間に割り当てられた第２不揮発性メモリを選択するためのチップセレクト信号との論理和出力が接続されている。 - 特許庁

When the teaching material is corrected, the learning support system receives an instruction of the deletion of the component data 202 included in the teaching material, and sets the logical deletion flag of the component data 202 received with the instruction of the deletion to a flag indicating that the component data 202 is deleted from the teaching material.例文帳に追加

学習支援システムは、教材が修正されるときに、教材に含まれる部品データ２０２の削除の指示を受け付け、削除の指示が受け付けられた部品データ２０２の論理削除フラグを、教材から当該部品データ２０２が削除されたことを示すものに設定する。 - 特許庁

The secondary side controller 12 detects currents flowing through the switch elements Q5, Q6 to generate a detection signal, obtains logical multiplication between the detection signal and a drive permission signal having a pulsewidth of predetermined time, generates a secondary side drive signal, and supplies the generated signal to the switch elements Q5, Q6.例文帳に追加

２次側制御部１２は、スイッチ素子Ｑ５、Ｑ６に流れる電流を検出して検出信号を生成して、検出信号と、予め定められた時間のパルス幅を有する駆動許可信号と、の論理積を求め、２次側の駆動信号を生成し、スイッチ素子Ｑ５、Ｑ６に供給する。 - 特許庁

To provide a method and a device for diagnosing a failure which enable specification of a failure part not affected by shortening of a wiring length accompanying that a semiconductor integrated circuit is made minute and made to have a multilayer interconnection structure, and by a diverse logical states or the like of a peripheral circuit, and enable particularly specification of an open failure part.例文帳に追加

微細化、多層配線構造化に伴う配線長の短縮化、周辺回路の多様な論理状態等に影響されない故障箇所の特定、特にオープン故障箇所を特定することが可能な故障診断方法及び故障診断装置を提供すること。 - 特許庁

In the event of I/O, if a first physical storage device group which forms the basis of the physical storage devices is in a power saving state, then the controller performs I/O of a data element to/from the pool area corresponding to the logical area of the I/O destination, without canceling the power saving state of the first physical storage device group.例文帳に追加

コントローラは、Ｉ／Ｏのとき、論理記憶デバイスの基になっている第１の物理記憶デバイス群が省電力状態になっていれば、その省電力状態を解除することなく、Ｉ／Ｏ先の論理領域に対応するプール領域に対してデータ要素のＩ／Ｏを行う。 - 特許庁

When a resister is used as shown in Fig.1(a) while implementing the register renaming scheme, a user (programmer and the like) issues a dedicated command (command to increase or decrease the number of unused virtual registers that can be allocated to a logical register), to be executed.例文帳に追加

レジスタ・リネーミング機構を実装すると共に、図１（ａ）に示すレジスタの使用状況の下で、ユーザ（プログラマ等）は、命令セットに導入した専用命令（論理レジスタに割り当てが可能な未使用の仮想レジスタの数を増加または減少させる命令）を発行し、実行させる。 - 特許庁

A controller of the storage system having a flash memory chip manages a residual capacity value of the flash memory chip, and transmits a value based on the residual capacity value to a management server based on at least one definition out of the definition of a parity group, the definition of an internal LU, or the definition of a logical unit.例文帳に追加

フラッシュメモリチップを備えるストレージシステムのコントローラは、フラッシュメモリチップの余剰容量値を管理し、パリティグループの定義または内部ＬＵの定義または論理ユニットの定義の少なくとも一つの定義に基いて、管理サーバに余剰容量値に基づく値を送信する。 - 特許庁

Depending on the voltage difference of the signal Vin and the signal Vout at the moment of a sampling time, and according to the logical level (output Q) output from the clocked comparator 12, a charge pump 14 charges or discharges the capacitor 15a in the low-pass filter 15 with a constant current.例文帳に追加

そして、サンプリングされた時点における信号Ｖｉｎと信号Ｖｏｕｔとの電圧差に応じて、クロックドコンパレータ１２より出力される論理レベル（出力Ｑ）にしたがって、チャージポンプ１４は、低域通過フィルタ１５のコンデンサ１５ａを定電流により充電もしくは放電させる。 - 特許庁

In a storage device 1, a data pattern generating and responding part 13 responds a prescribed data pattern to the host device 2 when a data read from an area in a logical extent to which any physical extent has not been assigned is requested in response to the command received by a host interface IF1.例文帳に追加

ストレージ装置１において、データパターン生成応答部１３は、ホストインタフェースＩＦ１で受信されたコマンドによって、物理エクステントが未割り当ての論理エクステント内の領域からのデータリードが要求されている場合、ホスト装置２に所定のデータパターンを応答する。 - 特許庁

To provide a call reception control technique for achieving quality guarantee and capable of efficient resource allocation independent of the number of session flows by turning logical packet loss in a network indicating the characteristics of a communication session flow by a token bucket model stipulated by a peak rate, an average rate and a bucket size to zero.例文帳に追加

ピークレート、平均レート、バケットサイズで規定するトークンバケットモデルで通信セッションフローの特性を表すネットワークで論理的パケット損失をゼロにすることで品質保証を実現でき、セッションフローの本数に依存せず、効率的なリソース割当が可能な呼受付制御技術の提供。 - 特許庁

The unit circuits Ua select a first enable signal EN1 which designates a term of the image writing and a second enable signal EN2 which designates a term of the black insertion writing, calculates an logical product of the selected signal and the shift signal and produces the scanning signal.例文帳に追加

単位回路Ｕａは映像書込の期間を指定する第１イネーブル信号ＥＮ１と黒挿入書込の期間を指定する第２イネーブル信号ＥＮ２とをマスク信号に従って選択し、選択した信号とシフト信号の論理積を演算して走査信号を生成する。 - 特許庁

In a server 12 configured to communicate via a plurality paths with each of a plurality of logical disks LU installed in a disk device 24, (1) I/O delay is generated in a certain path, and (2) a message is recorded in a log, and (3) when this is detected by log trap, (4) a path closure control shell is started.例文帳に追加

ディスク装置24に設けられた複数の論理ディスクLUの各々と複数のパスを介して通信可能とされたサーバ12において、(1)或るパスでI/O遅延が発生し、(2)ログにメッセージが記録され、(3)これがログトラップによって検知されると、(4)パス閉塞制御シェルが起動される。 - 特許庁

When it is determined that the logical product of conditions that the changing speed of the actual rotating speed of a driving wheel 14 becomes less than a specific speed as a negative value and conditions that the target rotating speed exceeds the specific rotating speed is true, it is predicted that the generated power of an MG1 rapidly increases.例文帳に追加

駆動軸１４の実際の回転速度の変化速度が負の値である規定速度を下回るとの条件と、目標回転速度が規定回転速度を上回るとの条件との論理積が真であると判断された場合、ＭＧ１の発電電力が急増すると予測する。 - 特許庁

In the semiconductor storage device for obtaining derived varieties by connecting a plurality of mode changeover pads to a Vcc or GND, potentials of each mode changeover pad after the above execution are outputted respectively in logical values by a mode activation generating circuit (6).例文帳に追加

ワイヤリングにより、複数のモード切換用パッドをＶｃｃもしくはＧＮＤに接続することによって派生品種を得る半導体記憶装置において、それらの施工後の各モード切換用パッドの電位を、モード活性化発生回路（６）によってそれぞれ論理値として出力する。 - 特許庁

The failure detection circuit 30 is connected across the diode 11 in the diode logical sum connection circuit 10, for example, and outputs a detection signal 32A when a detection voltage V1 is a positive integer and its absolute value is smaller than a set value e.例文帳に追加

故障検知回路３０は、例えば、ダイオード論理和接続回路１０内のダイオード１１の両端に接続されており、検出電圧Ｖ１が正の整数の場合であって、検出電圧Ｖ１の絶対値が設定値ｅよりも小さいとき、検知信号３２Ａを出力するようになっている。 - 特許庁

The storage node voltage control circuit 20 performs control so as to increase the voltage of a storage node holding a low logical level among two storage nodes D and ND without changing the voltages of the sources of the load transistors 1 and 2 during data writing in the memory cell 10.例文帳に追加

記憶ノード電圧制御回路２０は、当該メモリセル１０へのデータ書き込み時に、負荷トランジスタ１，２の各々のソースの電圧を変化させることなく、２つの記憶ノードＤ，ＮＤのうち論理低レベルを保持している記憶ノードの電圧を引き上げるように制御する。 - 特許庁

In transmitting data from the PC to a logical unit corresponding to the LUN 1, data is transmitted through a single data transmitting end point, the data is allotted to the LUN 1 side by a SCSI command analysis task 111, and transmitted to a resource manager task 141.例文帳に追加

ＰＣからＬＵＮ１に対応する論理ユニットに対してデータを伝送する場合、単一のデータ伝送用エンドポイントを介してデータが伝送され、そのデータはＳＣＳＩコマンド解析タスク１１１によってＬＵＮ１側へ振り分けられ、リソースマネージャタスク１４１へと伝送される。 - 特許庁

To provide a technology for superimposing a plurality of signals respectively showing two statuses as a logical signal independently of the status of any of those signals, and for transmitting information in a plurality of signals in a restorable state with a few signal lines.例文帳に追加

各信号が論理信号として２つの状態を表す複数の信号を、各信号の何れの信号の状態にも依存されることなく重ね合わせ、少ない信号線で複数の信号が有する情報を復元可能な状態で伝達することのできる技術を提供する。 - 特許庁

Each timer is started by the rising or falling edge of any interrupt input signal when the operation is not suppressed, and the interrupt signal is output to the logical sum means, and the operation of the other timers is suppressed until the lapse of the expiration time set in the timer.例文帳に追加

各タイマーはその動作が抑止されていないときいずれかの割り込み入力信号の立ち上がりまたは立ち下がりエッジにより起動され前記論理和手段に割り込み信号を出力するとともに、当該タイマーに設定された満了時間が経過するまで他のタイマーの動作を抑止する。 - 特許庁

A method for designing a semiconductor integrated circuit comprises a step (A) of reading RTL data 21 showing an RTL description of the circuit; and a step (B) of performing logical combination of the RTL description while disposing a gating cell GC to perform clock gating.例文帳に追加

本発明に係る半導体集積回路の設計方法は、（Ａ）半導体集積回路のＲＴＬ記述を示すＲＴＬデータ２１を読み込むステップと、（Ｂ）クロックゲーティングを行うゲーティングセルＧＣを設けながら、上記ＲＴＬ記述の論理合成を行うステップと、を有する。 - 特許庁

Moreover, the device is provided with a shift register DFF-S/R which successively supplies primary pulses Bn according to the switching transistors Sn and logical gate means NORn, which are interposed between the shift register DFF-S/R and the transistors Sn and which shape waveforms of the primary pulses Bn to secondary pulse Φn.例文帳に追加

スイッチングトランジスタＳｎに対応して順次一次パルスＢｎを供給するシフトレジスタＤＦＦ−Ｓ／Ｒと、スイッチングトランジスタＳｎとシフトレジスタＤＦＦ−Ｓ／Ｒの間に介在して一次パルスＢｎを二次パルスΦｎに整形する論理ゲート手段ＮＯＲｎとを備えている。 - 特許庁

The binary coded image data are superposed (refer to Step S2), the area rate and direction of the superposed part of the superposed image D3 are appropriately set, and logical operation processes such as AND, EX-OR and OR are executed to make one set of superposed image data (refer to Step S3).例文帳に追加

２値化処理した画像データを重ね合わせ（ステップＳ２参照）、重ね合わせた画像Ｄ３の重ね合わせの面積比率や重ね合わせ方向を適宜設定して、ＡＮＤ、ＥＸ−ＯＲ、ＯＲ等の適宜な論理演算処理を行なって１枚の重ね合わせ画像データにする（ステップＳ３参照）。 - 特許庁

To avoid a situation in which it is impossible to detect a device, and to attain high speed device search in a server system equipped with a plurality of servers 110 and 120 and a shared disk 100, where each server is provided with boot information and the shared disk is capable of defining a plurality of device numbers and logical unit numbers.例文帳に追加

複数のサーバ１１０，１２０と共有ディスク１００とを具え、各サーバはブート情報を持ち、共有ディスクは複数のデバイス番号，ロジカルユニットナンバを定義できるサーバシステムにおいて、デバイス検出不能という事態を避け得、また、高速なデバイスサーチを可能とする。 - 特許庁

A CPU 1 aligns a plurality of unit structures vertically and horizontally and laminates them such that adjacent peripheral faces are in contact to generate a laminated structure, and then a Boolean operation part 41 computes the logical sum of a shell 90 and the laminated structure.例文帳に追加

ＣＰＵ１は、複数の単位構造体を縦横方向へ一線分上に整列させ、相隣る周面が互いに当接するように積層させて積層構造体を生成させた後、ブーリアン演算部４１を作動させて、外皮９０と積層構造体との論理和を演算させる。 - 特許庁

This device is provided with a shift register 160 for an arithmetic operation, which makes a shift register 180 for storing operation data an input, and an EXCLUSIVE-OR circuit 170 consisting of a logical product making an input register 140 for bit selection an input and an exclusive-OR making the output of the register 140 an input.例文帳に追加

演算データを格納するシフトレジスタ１８０を入力とする演算用のシフトレジスタ１６０と、ビット選択用の入力レジスタ１４０とを入力とする論理積とその出力を入力とする排他的論理和からなる排他的論理和回路１７０を備える。 - 特許庁

To simplify the constitution of a circuit by executing automatic synthesis by using the multiplication or division of a succeeding step as a shifter when a change in a signal outputted from a preceding step is a power of 2 on the description of circuit operation in respect of a synthesizer for executing logical synthesis on the basis of the description of circuit operation and a recording medium.例文帳に追加

回路の動作記述をもとに論理合成する合成装置および記録媒体に関し、回路の動作記述上で前段から出力される信号の変化が２のべき乗のときに後段の乗算あるいは除算をシフタとして自動合成し、回路構成を簡易にする。 - 特許庁

The communication system for logical multiplex data comprises; a DTE (Digital Terminal Equipment) group comprising first DTE 5 and second DTE 4, a port conversion unit 1; a DTE side interface 3 interposed between the DTE group and the port conversion unit 1; and a line side interface 2 connected to the port conversion unit 1 at a line side.例文帳に追加

第１ＤＴＥ５と第２ＤＴＥ４を要素とするＤＴＥ群と、ポート変換ユニット１と、そのＤＴＥ群とポート変換ユニット１との間に介設されるＤＴＥ側インタフェース３と、ポート変換ユニット３に回線側で接続する回線側インタフェース２とから構成されている。 - 特許庁

When the correction work is performed, the logical product of the guide area 11 and the area specified as the corrected area (the third area) 13 is added to the working area 12, and as a result, the working area 12 indicated in Fig.(a) is changed to a corrected working area 14 indicated in Fig.(d).例文帳に追加

修正作業が行われると、ガイド領域１１と修正箇所として指定した領域（第３の領域）１３の論理積が作業領域１２に加算され、その結果として、（ａ）に示す作業領域１２は、（ｄ）に示す修正された作業領域１４に変更される。 - 特許庁

A transmission section 25 encrypts a base band signal S24, generates an HD-SDI (High Definition bit Serial Digital Interface) signal S3 resulting from inverting the logical value of the MSB of a module causing the inhibit code when the inhibit code is generated after the encryption, and transmits the signal S3 to a projector 4 in a serial form.例文帳に追加

送信部２５において、ベースバンド信号Ｓ２４を暗号化し、当該暗号化後に禁止コードが生じた場合にそのモジュールのＭＳＢの論理値を反転させたＨＤ−ＳＤＩ信号Ｓ３を生成し、これをプロジェクタ装置４にシリアル形式で送信する。 - 特許庁

When changing an original color image into a monochromatic half-tone image, a CPU 302 creates a character color mask from the character color and creates a character background color mask from the background color and takes a logical processing between the masks and the original image to separate the character parts from the background and to sharply apply binary recording to the image.例文帳に追加

ＣＰＵ３０２は元カラーイメージをモノクロの中間調に直す際に文字の色の部分から文字色マスクを作成し、背景色から文字背景色マスクを作成して、これらと論理をとることで文字の部分を背景と分離して、鮮明に２値記録を行う。 - 特許庁

To search for information satisfying a condition of a logic relationship between data items (search items) while using a description language, which can express a master-slave relationship between the data items but has no definition for a description manner of the logical relationship, for the formation of search key information.例文帳に追加

データ項目間の主従関係を表現可能ではあるが、論理関係の記述の仕方は規定されていないような記述言語を検索キー情報の作成に用いながらも、データ項目（検索項目）間の論理関係の条件を満たす情報を検索可能とする。 - 特許庁

Thereby, presence/absence and the amplitude of an optical signal outputted from the third core differ depending on the combination of the presence/absence of the optical signal inputted in the first core and the presence/absence of the optical signal inputted in the second core, and logical operation is performed by the output of the third core.例文帳に追加

これにより、第１のコアに入力する光信号の有無と第２のコアに入力する光信号の有無の組み合わせで、第３のコアから出力される光信号の有無および大きさが異なり、この第３のコアの出力から論理演算を行う。 - 特許庁

Concretely speaking, which region has a possibility of a logical error is determined by setting in a specified nonvolatile storage, a flag representing a region of an HDD in which writing is to be performed when the writing in the HDD is started, resetting the flag when the writing finishes, and checking the flag when starting is performed.例文帳に追加

具体的には、ＨＤＤへの書込み開始のときにはどの領域に書き込むかを表すフラグを所定の不揮発性メモリにセットし、書込み終了時にはそのフラグをリセットするとともに、起動時にそのフラグをチェックすることでどの領域に論理エラーの可能性があるかを判断する。 - 特許庁

A bridge logical device is provided for a heterogeneous computer system including at least one high-performance processor, a processor supporting logic circuit that supports execution of tasks of software by the at least one high-performance processor, and a hypervisor processor that consumes less power than the at least one high-performance processor.例文帳に追加

１つ以上の高性能プロセッサと、該１つ以上の高性能プロセッサがソフトウェアのタスクを実行するのを支援するプロセッサ支援論理回路と、該１つ以上の高性能プロセッサより少ない電力を消費するハイパーバイザプロセッサとを有する異種計算機システムのためのブリッジ論理デバイス。 - 特許庁

Logic circuits 14-1 to 14-7 perform a prescribed logical operation on the basis of the signals 102 to 106, and defines an output 108-n of a logic circuit 14-n as 1 and outputs of the other logic circuits as 0 if an error is included in the n-th bit (1 ≤ n ≤ 7) of the received code 100.例文帳に追加

論理回路１４−１〜１４−７は、信号１０２ 〜１０６ に基づいて所定の論理演算を行い、受信符号１００ のｎビット目（１≦ｎ≦７）に誤りが含まれる場合には論理回路１４−ｎの出力１０８−ｎ を１とし、その他の論理回路は出力を０とする。 - 特許庁

A server computer 11 is connected to a first power-down signal from the power supply device 115 or a second power-down signal from the power supply device 215 of an expansion HDD device 21, and a logical sum signal of the power-down signal is input in a RAID (Redundant Array of Independent Disks) controller 113.例文帳に追加

サーバコンピュータ１１においては、電源装置１１５からの第１のパワーダウン信号と拡張ＨＤＤ装置２１の電源装置２１５からの第２のパワーダウン信号とがＯＲ接続されており、それらパワーダウン信号の論理和信号がＲＡＩＤコントローラ１１３に入力される。 - 特許庁

The pull-down detection circuit detects a total time DT when 24-frame discrimination signals C outputted from a 24-frame discrimination circuit 10 are logical "1" for thirty seconds in the past (discrimination of 24-frame source), and a sensitivity reference value setting circuit 20 determines a sensitivity reference value REF of a comparator 13 in response to the time DT.例文帳に追加

２４コマ判定回路１０から出力する２４コマ判定信号Ｃが過去３０秒間に「１」（２４コマソース判定）であった合計時間ＤＴを検出し、その時間ＤＴに応じて感度基準値設定回路２０により比較器１３の感度基準値ＲＥＦを決める。 - 特許庁

Multipoint logical paths for not only transmitting a frame transmitted from a transmission terminal node to a multicast frame receiving terminal node, but also for transferring the frame up to a transmitting terminal node by circulating a ring so as to terminate the frame also in the transmission terminal node are prepared in advance for two routers of an active system and a stand-by system.例文帳に追加

送信端ノードから送信したフレームを、マルチキャストフレーム受信端ノードに送信するだけでなく、リングを一周させて送信端ノードまで転送し、送信端ノードでもフレームを終端するマルチポイント論理パスを予め現用系/予備系の２経路設定する。 - 特許庁

It is equipped with a fault detecting circuit 12 which detects the fault by the logical composition of the existence of the control signal S4 of the switching element of the braking circuit 4, the existence of the control signal S5 of the switching element of an inverting circuit 6, and the existence of the detection signal S2 of a DC current detecting circuit 7.例文帳に追加

制動回路４のスイッチング素子の制御信号Ｓ４の有無、逆変換回路６のスイッチング素子の制御信号Ｓ５の有無、直流電流検出回路７の検出信号Ｓ２の有無の論理構成で故障を検出する故障検出回路１２を備えた。 - 特許庁

This power control circuit includes the combination of a logical controller circuit corrected to make a shot key diode 208 substitutable, which is normally used, in series with an AC adapter by a MOS transistor switch 212, and a new circuit topology by using a microcontroller 202.例文帳に追加

本発明の電力管理回路は、ＭＯＳトランジスタ・スイッチ（２１２）により、普通、ＡＣアダプタと直列に使用される、シヨットキー・ダイオード（２０８）の置換を可能にした修正された論理コントローラ回路及びマイクロコントローラ（２０２）を使用した新規な回路トポロジイの組合わせを含む。 - 特許庁

A transport layer facility to connect each client to a host logical network layer 106 under a transport layer 104 includes a message system 100 and a communication interconnection architecture CIA 1000 including a set of meaning rules 1200 to regulate CIA primitives and transport layer function services.例文帳に追加

それぞれのクライアントをトランスポート層１０４下のホストの論理ネットワーク層１０６へ結合するためのトランスポート層ファシリティは、メッセージシステム１００およびＣＩＡプリミティブとトランスポート層機能サービスを規定する意味規則の組１２００を含む通信内部接続アーキテクチャ（ＣＩＡ）１０００を含む。 - 特許庁

A description level optimizing section 6 retrieves whether or not the hierarchical logic circuit information contains the syntax of condition branching processing and inserts dummy circuit description into the hierarchical logical information of the adjacent hierarchy so that a logic analyzing section 7 may perform logic analysis on the combination of input signals.例文帳に追加

記述レベル最適化処理部6は階層論理回路情報が条件分岐処理の構文を含むか否かの検索を行い、論理解析部7が入力信号「c1」,「c2」,「c3」の互いの組み合わせの論理解析を行えるようにダミーの回路記述を、隣接階層の階層論理情報へ挿入する。 - 特許庁

When the logical value is negative fed back through a frequency comparison loop F2, frequency of the clock signal can be brought close to the bit rate of the data signal D without requiring a reference clock signal and both wide capture range and extraction of a high quality clock signal can be realized.例文帳に追加

当該論理値を周波数比較ループＦ２により負帰還させることにより、参照クロック信号を必要とすることなくクロック信号の周波数をデータ信号Ｄのビット・レートに近づけることができ、広キャプチャ・レンジ化と高品質クロック信号の抽出とを実現することができる。 - 特許庁

The digital control system comprises a digital signal processor(DSP), namely a microprocessor, a direct digital synthetic (DSP) circuit, a phase detecting logical technology, a control algorism for finding and keeping a resonance frequency, and a technology for regulating supplied voltage, current, and power.例文帳に追加

デジタル制御システムは、デジタル信号プロセッサ（ＤＳＰ）つまりマイクロプロセッサと、直接デジタル合成（ＤＳＰ）回路と、位相検知論理技術と、共振周波数を見つけてこれを持続する制御アルゴリズムと、供給される電圧、電流および電力を規制する技術を有する。 - 特許庁