「LOGICAL」に関連した英語例文の一覧と使い方(109ページ目) - Weblio英語例文検索

To reduce the man-hour in designing and then to shorten a circuit design time by solving timing error without performing logical design again by the minimum change of packaging data, even when a degree of freedom on the change of layout and wiring is very small.例文帳に追加

配置や配線の変更の自由度が極めて小さくなった場合でも、最小限の実装データの変更により、再論理設計を行なうことなくタイミングエラーを解消できるようにして、設計工数の削減ひいては回路設計時間の短縮を実現する。 - 特許庁

This disk array device 15 is a logical drive including plural disk devices 152 arranged in parallel to each other and can improve its fault resistance by using the redundant data for reproducing the data on a certain device 152 by means of the data on another devices 152.例文帳に追加

ディスクアレイ装置１５は、複数のディスク装置１５２を並列配置した論理的なドライブであり、いずれかのディスク装置１５２上のデータを他のディスク装置１５２上のデータを用いて再生するための冗長データをもつことにより耐障害性を向上させている。 - 特許庁

A logical operation unit 301 executes an action designated by the instruction code in the ROM 311, by following the first or second emulation program while the program stored in the ROM 311 is used as the program of the microprocessor designated to a designating terminal.例文帳に追加

論理演算ユニット３０１は、ＲＯＭ３１１に格納されたプログラムを指定用端子に指定された方のマイクロプロセッサのプログラムとして、第１のエミュレーションプログラムまたは第２のエミュレーションプログラムに従って、ＲＯＭ３１１内の命令コードが指定する動作を実行する。 - 特許庁

In that case, the input signals INDATA are coded so that the logical level of the transmission signals to be transmitted by at least any one of the two signal lines 48, 49 may vary in continuous two unit periods.例文帳に追加

その際、連続する２単位期間において上記２本の伝送用信号線４８、４９のうち少なくとも１本の伝送用信号線によって伝送される伝送用信号の論理レベルが変化するように、入力信号ＩＮＤＡＴＡが符号化される。 - 特許庁

When a reversal flag 131 shows the effect of reversal when accordance between an input address and an area address set in the area address 132 is detected by a comparator 140, a prescribed bit of the input address is reversed by an exclusive logical sum circuit 160.例文帳に追加

領域アドレス１３２に設定された領域アドレスと入力アドレスとの一致が比較器１４０によって検出された際、反転フラグ１３１が反転する旨を示していれば、入力アドレスの所定のビットが排他的論理和回路１６０によって反転される。 - 特許庁

The first encoder 13 outputs a neutral point position signal Zw once in one rotation of the first encoder 13 and forms a reset signal by using logical multiply of the neutral point position signal Zw and either of signals I1, G1.例文帳に追加

第１のエンコーダ１３は、第１のエンコーダ１３が１回転するごとに１回だけ中立点位置信号Ｚｗが出力されるようになっており、中点位置信号Ｚｗと信号Ｉ１，Ｇ１のいずれかとの論理積を用いてリセット信号を生成する。 - 特許庁

To estimate a failure portion by making reference to circuit constitution of a gate expressed by a basic gate without preparing a data base exclusive for the failure estimation for the gate, in failure portion estimation for a logical circuit including the gate defined hierarchically.例文帳に追加

階層的に定義されているゲートを含む論理回路の故障箇所推定において、ゲートに対する故障推定専用のデータベースを作成することなく、基本ゲートで記述されたゲートの回路構成を参照して故障箇所推定可能とするシステムの提供。 - 特許庁

A shift register 9 latches a logical value denoted by the detection signal in prescribed timing, a 4-value converter 11 converts the logic value latched by the shift register 9 into 2-bit data according to a prescribed rule and restores the data to the original data subjected to QPSK modulation.例文帳に追加

検波信号が示す論理値は、シフトレジスタ９により所定のタイミングでラッチされ、４値変換器１１は、シフトレジスタ９がラッチした結果を所定の規則に従って２ビットのデータに変換することにより、ＱＰＳＫ変調を施された元のデータを復元する。 - 特許庁

A discrimination information producing circuit (17) includes plural discrimination circuit elements which are composed of the same circuit elements to each other and have logical threshold voltages, and produces information of plural bits according to a variation of threshold voltages between a plurality of discrimination circuit elements.例文帳に追加

識別情報生成回路（１７）は、相互に同じ回路素子によって構成され論理閾値電圧を有する識別回路要素を複数個有し、複数個の識別回路要素相互間の閾値電圧のばらつきに応じた複数ビットの情報を生成する。 - 特許庁

In the input and output circuit, the high level of the logical signal to be outputted by the voltage limiting n channel type transistor 19 is reduced to the voltage of a second power source VDD2 so that a small amplitude operation can be attained while the power consumption of the second power source VDD2 can be reduced.例文帳に追加

入出力回路は、電圧制限ｎチャネル型トランジスタ１９が出力する論理信号のハイレベルを第２の電源ＶＤＤ２の電圧に抑えるので、第２の電源ＶＤＤ２の消費電力が少ない小振幅動作が行える。 - 特許庁

A dot clock correction circuit 52 obtains a difference between a logical pulse number of a dot clock obtained from the encoder pulse and the pulse number of an actual dot clock and compares it with a prescribed threshold value and changes the frequency division ratio of the dot clock generation circuit 51 in accordance with the result in the comparison.例文帳に追加

ドットクロック補正回路５２は、エンコーダパルスから求められたドットクロックの理論上のパルス数と実際のドットクロックのパルス数との差を求めて所定のしきい値と比較し、比較結果に応じてドットクロック発生回路５１の分周比を変更する。 - 特許庁

When it is monitored that the logical level after the detection of the changing point is continued in a prescribed time by a same level continuation monitoring part 10, latch/hold parts 13 and 15 latch the sampled data after the lapse of the prescribed time, and hold the sampled data in the other timing.例文帳に追加

ラッチ・ホールド部１３，１５は、同一レベル持続監視部１０によって前記変化点の検出後の論理レベルが所定時間持続したことが監視された場合、前記所定時間経過後、前記サンプリングされたデータをラッチし、それ以外のタイミングでは、ホールドする。 - 特許庁

By using the latch 1 in a cell or the like, wherein logical circuits are constituted every functional block, the edge trigger operation and the level sense operation are switched flexibly, and hereby a test time for the scan path test is shortened, and simultaneously the fault detection rate can be improved.例文帳に追加

機能ブロック毎に論理回路が構成されているセルなどにラッチ１を用いることにより、エッジトリガ動作とレベルセンス動作とをフレキシブルに切り換えることによって、スキャンパステストのテスト時間を短縮しながら故障検出率を向上させることができる。 - 特許庁

A contents list file 101 for managing a logical structure 107 of a contents file group is prepared based on copied contents file groups 102 to 105, and the movement of the respective contents files 102 to 105 is detected based on registration information on the contents list file 101.例文帳に追加

コピーされたコンテンツファイル群１０２〜１０５に基づいて、コンテンツファイル群の論理構造１０７を管理するためのコンテンツリストファイル１０１を作成し、コンテンツリストファイル１０１上の登録情報に基づいて、各コンテンツファイル１０２〜１０５の移動を検出する。 - 特許庁

When a logical sum of evaluation results based on these pieces of element information is to be obtained, the product of (1-the probability of a person having been detected) and the amount of information is calculated for each piece of element information, and pieces of element information to be selected are determined in ascending order of the products.例文帳に追加

そして、これらの要素情報に基づく評価結果の論理和を求める場合に、各要素情報それぞれについて、（１−人物が検知された確率）と情報量との積を算出し、この積が小さい順に被選択要素情報を決定する。 - 特許庁

A first computer 1, upon receiving a remote copy request (S1), writes a remote copy target file to a logical volume 3A inside a shared storage device 3 (S2), and stores location management information D2 indicating the write destination or the like of the file in a memory device 1B1 (S3).例文帳に追加

第１コンピュータ１は、リモートコピー要求を受領すると（Ｓ１）、リモートコピ対象のファイルを共有記憶装置３内の論理ボリューム３Ａに書込み（Ｓ２）、そのファイルの書込先等を示す所在管理情報Ｄ２をメモリ装置１Ｂ１に記憶する（Ｓ３）。 - 特許庁

To realize temperature rise for SOX poisoning recovery of an NOX occlusion and reduction catalyst device arranged in an engine exhaust system, to absorb NOX when atmosphere in the neighbourhood is of a lean air-fuel ratio and to discharge NOX when it is of a logical air-fuel ratio or a rich air- fuel ratio in a short period of time.例文帳に追加

機関排気系に配置されて近傍雰囲気がリーン空燃比の時にＮＯ_Xを吸収し、理論空燃比又はリッチ空燃比の時にＮＯ_Xを放出するＮＯ_X吸蔵還元触媒装置のＳＯ_X被毒回復のための昇温を短時間で実現する。 - 特許庁

At the m-th access (m is an arbitrary integer of 2 or more) to the first logical block address, the data processing device copies the contents of the block to a free block of the second storage device 22 and accesses a second physical block address of the second storage device 22 corresponding to the copy destination.例文帳に追加

また、第１論理ブロックアドレスへの第ｍ回目（ｍは２以上の任意の整数）のアクセス時、データ処理装置は、そのブロックの内容を第２記憶装置２２の空きブロックへコピーし、第２記憶装置２２のうちコピー先に対応する第２物理ブロックアドレスにアクセスする。 - 特許庁

The present invention is provided with a harmonic detecting part of an original oscillation 31 and has a harmonic component detecting circuit 40, realizing a composition by which to make an nth degree harmonic component and a distortion amount in a high frequency noise into a logical value so as to be dealt with as a data of a microcomputer part 9.例文帳に追加

原発振３１の高調波検知部を備えて、高周波ノイズにおけるｎ次の高調波成分とひずみ量とを論理値化しマイコン部９のデータとして扱える構成を実現した高調波成分検出回路４０を有する。 - 特許庁

Further, both a logical inversion function required for operations as a lookup table and a NAND arithmetic function are provided to the NAND circuit U1 thereby the circuit elements can be more efficiently utilized in comparison with a method of merely attaching the NAND circuit to each circuit cell.例文帳に追加

また、ルックアップテーブルとしての動作に必要な論理反転の機能とＮＡＮＤ演算の機能とをＮＡＮＤ回路Ｕ１に併せ持たせることにより、ＮＡＮＤ回路を単純に回路セルに付け足す方式と比べて、回路素子を効率的に使用できる。 - 特許庁

In advancing dialogues and discussions on findings and assessments, the inspector must show specific and logical grounds, and in order to build a more advanced internal control system, clarify the points which should be considered for improvement, and show them specifically. 例文帳に追加

検査官は、指摘事項や評定に関する対話・議論を進めるにあたっては、具体的かつ論理的に根拠を示すとともに、より高い水準の内部管理態勢の構築に向け、改善を検討すべき点が明確になるよう、具体的に示す必要がある。 - 金融庁

To construct an integrated circuit capable of reconstructing logical function with a small number of elements and to provide a function reconstructable integrated circuit by which a high-speed operation is expectable and a method for constructing function.例文帳に追加

論理関数機能を再構成することが可能な集積回路を、少ない素子数によって構成し、しかも、高速動作を期待することができる関数機能再構成可能集積回路および関数機能構成方法を提供することを目的とするものである。 - 特許庁

The heating element 32 is supplied with a high frequency AC current by a pulse generator 45 generating a high frequency pulse signal, and an AND gate circuit 44 determining the logical product of a strobe signal designating heat generation of the heating element 32 and the high frequency pulse signal.例文帳に追加

発熱素子３２には、高周波パルス信号を発生するパルス発生器４５と、発熱素子３２の発熱を指示するストローブ信号と高周波パルス信号との論理積を求めるＡＮＤゲート回路４４とにより、高周波の交流電流が流される。 - 特許庁

A control part 11 allocates a part of the nonvolatile semiconductor memory 14 to a logical address space so that it is used as a storage area of actual data, and uses other part of the nonvolatile semiconductor memory 14 as a nonvolatile cache area of the storage part 16.例文帳に追加

そして、制御部１１は、不揮発性半導体メモリ１４の一部を、実データの記憶領域として使用すべく論理アドレス空間に割り当て、当該不揮発性半導体メモリ１４のその他の一部を記憶部１６の不揮発性キャッシュ領域として使用する。 - 特許庁

The comparator 45 compares a signal intensity of a value provided by dividing an output of the peak hold circuit 40 with that of the voltage signals VSp and VSn, so that the logical level can be accurately detected even if the voltage signals VSp and VSn are low speed and low duty ratio.例文帳に追加

比較器４５は、ピークホールド回路４０の出力を分圧した値と、電圧信号ＶＳｐ，ＶＳｎの信号強度とを比較することによって、電圧信号ＶＳｐ，ＶＳｎが低速かつ低デューティ比の場合であってもその論理レベルを正確に検知できる。 - 特許庁

The ringing is generated in opposite phase on the reception side, then they are mutually compensated to suppress the ringing of the normal signal by selectively coupling either one of the dummy signal lines 4, 5 according to the logical level of the normal signal NDT in a reception side device 2.例文帳に追加

受信側デバイス（２）において正規信号（ＮＤＴ）の論理レベルに応じてダミー信号線（４，５）の一方を選択的に結合することにより、受信側においてリンギングが逆相で発生して互いに打消しあい、応じて正規信号のリンギングを抑制できる。 - 特許庁

A host server 106 transmits path information as a path for performing access through a host bus adaptor and the port of a storage to a logical volume (LU) and the number of simultaneous command issue to be simultaneously issued to each path to a storage management server 121.例文帳に追加

ホストサーバ１０６は、アプリケーションを実行する際に少なくともホストバスアダプタとストレージのポートとを経由して論理ボリューム（ＬＵ）にアクセスするパスであるパス情報と、各パスに同時に発行される同時コマンド発行数とをストレージ管理サーバ１２１に送信する。 - 特許庁

To enhance use efficiency of storage devices by storing an amount of data equal to or greater than storage capacity of individual storage devices by storing input/output data by making the storage devices provided to individual image forming devices as a single logical storage device.例文帳に追加

個々の画像形成装置が備える記憶デバイスを一つの論理記憶デバイスとして入出力データを記憶することで個々の記憶デバイスの記憶容量以上のより大きなデータを記憶することができ、記憶デバイスの利用効率を向上すること。 - 特許庁

This memory record is arranged for the entire system of the PBX, for each of accommodated physical lines or for each of logical lines composed of physical lines and further provided as a dynamically expandable memory record to be generated by times or by call types.例文帳に追加

この記憶レコードは、構内交換機のシステム全体、収容する物理回線毎もしくは物理的な回線から構成される論理回線毎に構成され、更に時刻別や呼種別に作成される、動的に伸張可能の記憶レコードとして実現する。 - 特許庁

A computer-implemented method is provided for filtering, responsive to a a logical specification of a network farm and a communication model of the farm, tree topology network specification to obtain a filtered tree topology network specification.例文帳に追加

本発明は、ネットワークファームの論理仕様およびそのファームの通信モデルに応じて、ツリートポロジーネットワーク仕様をフィルタリングするコンピュータ実施される方法であって、それによって、フィルタリングされたツリートポロジーネットワーク仕様を取得する、コンピュータ実施される方法に関する。 - 特許庁

Display in which electronic addressing can be performed contains, for example, the substrate having a surface, a display medium 120 which is printed on the substrate surface and in which electronic addressing can be performed and a plurality of analog or digital logical elements printed on the substrate surface.例文帳に追加

電子的にアドレス指定可能なディスプレイは、例えば、表面を有する基板と、その基板の表面上にプリントされた電子的にアドレス指定可能なディスプレイ媒体１２０と、その基板の表面上にプリントされた複数のアナログまたはデジタル論理素子とを含む。 - 特許庁

Whenever the user clicks the mouth selecting the retrieval style, the logic operator setting part 708 switches the logical operators of at least AND and OR periodically, and decides the logic operator depending on the number of timed of clicking the mouth to the retrieval style.例文帳に追加

論理演算子設定部７０８は、ユーザが検索式を選択しながらマウスをクリックするごとに、少なくともＡＮＤとＯＲの論理演算子を周期的に切り替え、その検索式に対してマウスをクリックした回数によって論理演算子を決定する。 - 特許庁

The wireless LAN access point AP 10 includes (a) a common housing, and (b) a plurality of logical or physical sub APs which are accommodated into the housing, have a peculiar identifier to identify each other and can independently be operated.例文帳に追加

ＡＰ１０は、（ａ）共通のハウジングと、（ｂ）そのハウジング内に収容された複数の論理的または物理的なサブＡＰであって、それぞれが固有の識別子を有して互いに識別可能であるとともに、それぞれが互いに独立して動作可能であるものとを含む。 - 特許庁

This power consumption optimization method is provided to describe specifications of a semiconductor integrated circuit in HDL, and to perform a logical composition from sources described in the HDL, and to optimize the power consumption of a semiconductor integrated circuit used for circuit design for performing layout design.例文帳に追加

半導体集積回路の仕様をＨＤＬで記述し、ＨＤＬで記述されたソースから論理合成を行い、レイアウト設計を行う回路設計で用いられる、半導体集積回路の消費電力を最適化する消費電力最適化方法である。 - 特許庁

To ensure the number of plural logical chips for a semiconductor wafer, and to prevent the generation of any damage at the inputting and outputting part of a chip in a semiconductor wafer suitable for efficiently inspecting plural chips formed on a wafer.例文帳に追加

本発明はウェハ上に形成される複数のチップの検査を効率的に行う上で好適な半導体ウェハに関し、半導体ウェハに対して多数の理論チップ数を確保し、チップの入出力部に損傷が生ずるのを防止することを目的とする。 - 特許庁

This method comprises a step of defining a service deployment hierarchy having a lowermost layer including network nodes and one or a plurality of gradually elevating layers where a group of nodes in the preceding layer are expressed by their respective logical nodes in each layer.例文帳に追加

この方法は、この方法は、ネットワーク・ノードを含む最下層と、各層において前の層のノードのグループがそれぞれの論理ノードによって表された１つまたは複数の漸進的に高くなる層とを有するサービス配備階層を定義するステップを含む。 - 特許庁

An inverter circuit INV2 has a second circuit threshold higher than the circuit threshold of the preceding circuit, and receives the input clock output from the preceding circuit to output a second output signal depending on the logical state of the input clock and the second circuit threshold.例文帳に追加

インバータ回路INV2は、前段回路の回路閾値よりも高い第２の回路閾値を有し、前段回路から出力された入力クロックが入力され、入力クロックの論理状態および第２の回路閾値に応じた第２の出力信号を出力する。 - 特許庁

An inverter circuit INV1 has a first circuit threshold lower than a circuit threshold of the preceding circuit, and receives an input clock output from the preceding circuit to output a first output signal depending on a logical state of the input clock and the first circuit threshold.例文帳に追加

インバータ回路INV1は、前段回路の回路閾値よりも低い第１の回路閾値を有し、前段回路から出力された入力クロックが入力され、入力クロックの論理状態および第１の回路閾値に応じた第１の出力信号を出力する。 - 特許庁

It is necessary to further explain that its use or effect can be expected or is predictable, or that a person skilled in the art is able to produce or use that compound by logical analysis, inference or limited experiment on the basis of the prior art. 例文帳に追加

化合物の用途又は効果が予測又は推測可能であること、又は当業者が先行技術に基づいた論理分析、推論、若しくは限られた実験によってその化合物を生成又は使用できることを詳細に説明する必要がある。 - 特許庁

You say that you examined how Japan's key economic and financial indicators compare with those of other countries in your recent report However, the indicators elaborated in relation to ratings are only fiscal, and there is no logical explanation as to how other factors are taken into account.例文帳に追加

最近のレポートにおいて各国比較を行っているとするが、格付けと関連付けて説明がなされているのは、財政指標のみである。他の指標については、客観的に格付けにどの様に反映されているのか論理的説明がなされていない。 - 財務省

Thus, counting from a point of time (T2) when a logical value of a signal input into the clock control terminal 13 is switched to 1, just after a second fall of a pulse output from the PLL 204, a clock control part 5 outputs a clock signal of the PLL 204.例文帳に追加

このことによって、クロック制御部５は、クロック制御端子１３に入力される信号の論理値が１に切替わった時点（Ｔ２）から数えて、ＰＬＬ２０４から出力されたパルスの２番目の立下りの直後に、ＰＬＬ２０４のクロック信号を出力する。 - 特許庁

To provide a control technique for making information residence in or residence release from a cache memory that enables a user to set residence in the cache memory without considering a logical volume having a data set and to automatically delete an unused resident area in the cache memory.例文帳に追加

ユーザが、データセットが存在する論理ボリュームを意識することなく、キャッシュメモリへの常駐を実施でき、またキャッシュメモリの未使用の常駐領域を自動的に削除できるキャッシュメモリへの情報の常駐または常駐解除の制御技術を提供する。 - 特許庁

To provide a computer system capable of always correctly identifying the identity and nonidentity of each of recording media even if a file system type (logical format type), etc., are unknown in handling a plurality of the exchangeable recording media.例文帳に追加

本発明は、交換可能な複数の記録媒体を扱う際に、ファイルシステム形式（論理フォーマット形式）等が分からなくても、記録媒体個々の同一性、非同一性の識別を常に正しく行うことができるコンピュータシステムを提供することを課題とする。 - 特許庁

A logical structure analysis (item candidate extraction) unit 20 logically analyzes a table structure by the cell unit being an area including a character string to extract the other unrecognized character strings included in a cell and to estimate and recover unrecognized headline wording.例文帳に追加

論理構造解析（項目候補抽出）部２０は、文字列が含まれる領域であるセル単位で表構造を論理的に解析し、セル内に存在する他の認識していない文字列の抽出や、認識されていない見出し文言を推定して復元を行う。 - 特許庁

With each electrode serving as a detection electrode, difference between a summing signal detected by the detection electrode corresponding to a logical value "1" of a spread code and that detected by the detection electrode corresponding to "0" of the same is defined as a detection signal.例文帳に追加

各駆動電極を検出電極とし、拡散符号の論理値“１”に対応した検出電極で検出された加算信号と拡散符号の論理値“０”に対応した検出電極で検出された加算信号との差分を検出信号とする。 - 特許庁