「Memory Device」に関連した英語例文の一覧と使い方(388ページ目) - Weblio英語例文検索

To provide a nonvolatile memory device and a method of programming the same, in which program time can be decreased by determining the propriety of program fail through a verification line, without adding a circuit to a page buffer of a nonvolatile memory element, and at the same time, by executing a cache program and intelligence-type verification.例文帳に追加

不揮発性メモリ素子のページバッファーに回路を追加せずに検証ラインを介してプログラムフェイルの可否を判断し、知能型検証を遂行させることによってキャッシュプログラムと知能型検証を同時に遂行するようにしてプログラム時間を減らすことができる不揮発性メモリ素子及びプログラム方法を提供する。 - 特許庁

A mobile terminal device 100 checks whether a user is an authorized user on the basis of the user's operation, uploads predetermined data among pieces of data stored in a memory to a predetermined server 300 when its authentication result is negative, and erases the data from the memory after completing the transmission.例文帳に追加

移動端末装置１００は、ユーザの操作に基づいてそのユーザが正当なユーザであるか否かをチェックし、その認証の結果が否定的であるとき、メモリに記憶されたデータのうち、予め定められたデータを、予め定められたサーバ３００に対してアップロードし、この送信完了後に当該データをメモリから消去する。 - 特許庁

The solid-state imaging device includes: a normal pixel 22 disposed in a pixel section capable of performing a global shutter, and including at least a photoelectric conversion part PD and a memory part 36 adjacent to the photoelectric conversion part PD; and a leak-light correcting pixel 24, disposed in the pixel section and correcting degradation of an image quality originated from leak light leaked into the memory part 36.例文帳に追加

グローバルシャッタが行える画素部内に配置され、少なくとも光電変換部ＰＤと、光電変換部ＰＤに隣接するメモリ部３６を含む通常画素２２と、画素部内に配置され、メモリ部３６への漏れ込み光による画質劣化を補正する漏れ込み光補正用画素２４とを有する。 - 特許庁

A software model of the SoC device is operated according to a test program having made the trouble occur in the hardware model simulation, and memory access, an update wait of a memory, register access, and an update wait of a register occurring in a process of the operation are recorded in a log in order of the occurrence while each of them is converted into an RTL (Register Transfer Logic).例文帳に追加

ハードウェアモデルシミュレーションにて不具合を発生させたテストプログラムにしたがって、そのＳｏＣデバイスのソフトウェアモデルを動作させ、その動作の過程で発生するメモリアクセス、メモリの更新待ち、レジスタアクセス、およびレジスタの更新待ちの各々をＲＴＬに変換しつつその発生順にログに記録する。 - 特許庁

The semiconductor storage device is equipped with: the plurality of nonvolatile memories 10_0-10_x; a plurality of memory controllers 32_0-32_x connected to the plurality of nonvolatile memories 10_0-10_x; and an arbitration circuit 30 for controlling the timing of permitting one of the program, erase, and read operations via the plurality of memory controllers 32_0-32_x.例文帳に追加

複数の不揮発性メモリ１０_０〜１０_ｘと、複数の不揮発性メモリ１０_０〜１０_ｘに接続された複数のメモリコントローラ３２_０〜３２_ｘと、複数のメモリコントローラ３２_０〜３２_ｘのプログラム、イレース、リードのいずれかの動作を許可するタイミングを制御する調停回路３０とを具備する半導体記憶装置。 - 特許庁

A nonvolatile semiconductor memory device is includes: a memory gate (21) on a charge accumulation layer (24); a first side gate (22); a second side gate (23); a first impurity implantation region (31) in the first side gate (22) side; a second impurity implantation region (32) in the second side gate(23) side; and channel regions (33, 34, 35).例文帳に追加

電荷蓄積層（２４）の上のメモリゲート（２１）と、第１サイドゲート（２２）と、第２サイドゲート（２３）と、第１サイドゲート（２２）側の第１不純物注入領域（３１）と、第２サイドゲート（２３）側の第２不純物注入領域（３２）と、チャネル領域（３３、３４、３５）とを具備する不揮発性半導体記憶装置を構成する。 - 特許庁

The waveform measurement device comprises: input sections of attachable/detachable plug-in module types; a memory for storing waveform data measured by the input modules; and a viewer mode controller for executing a viewer mode starting sequence for viewing the waveform data stored in the memory.例文帳に追加

着脱可能なプラグインモジュール形式の入力部と、これら入力モジュールで測定された波形データを格納するメモリを有する波形測定装置において、 前記メモリに格納されている波形データを閲覧するためのビューアモード起動シーケンスを実行するビューアモード制御部を設けたことを特徴とするもの。 - 特許庁

The semiconductor laser device comprises a laser unit including a semiconductor laser, a memory storing the amplitude information of a wavelength dither signal with a resolution less than one cycle of the wavelength dither signal input to the laser unit, and a dither producing portion producing the wavelength dither signal on the basis of the amplitude information stored in the memory.例文帳に追加

半導体レーザ装置は、半導体レーザを含むレーザユニットと、レーザユニットに入力する波長ディザ信号の１周期未満の分解能で波長ディザ信号の振幅情報を格納するメモリと、メモリに格納された振幅情報に基づいて波長ディザ信号を生成するディザ生成部と、を備える。 - 特許庁

The memory removing member 25 having plural brush bodies 27 and 28 is arranged in a device provided with the photoreceptor drum 21, a brush type electrifying roller 22 and the memory removing member as one unit, and the supporting body 26 of the member 25 is rotated when one brush body 27 can not normally act because it is soiled.例文帳に追加

感光体ドラム２１とブラシ状帯電ローラ２２およびメモリ除去部材を１つのユニットとして設けた装置に対して、複数のブラシ体２７、２８を有するメモリ除去部材２５を配置し、１つのブラシ体２７が汚れたりして、正常に作用できない時に、メモリ除去部材２５の支持体２６を回転させるようにする。 - 特許庁

This device 4 is provided with reading means 5 and 6 for performing communication with an IC card and reading contents, a memory means 8 for preserving data for setting for performing various kinds of setting concerning operation and a judging means 11 for judging whether or not the contents of the IC card read by the reading means are to be written in the memory means 8.例文帳に追加

ＩＣカードと通信を行い内容を読み取る読取手段５，６と、動作に関する各種設定をするための設定用データが保存されるメモリ手段８と、読取手段によって読み取ったＩＣカードの内容をメモリ手段８に書き込むか否かの判定を行う判定手段１１とを備えている。 - 特許庁

The nonvolatile ferroelectric memory device is constituted by including a first signal decoder block 20 and a second signal decoder block 30 which are connected to ferroelectric memory cells of a cell array block, and it is arranged at the outside of the cell array block and the area is reduced by dividing the signal decoder area into two and controlling the divided areas.例文帳に追加

不揮発性強誘電体メモリ装置は、セルアレイブロックの強誘電体メモリセルに連結された第１の信号ディコーダブロック２０及び第２の信号ディコーダブロック３０を含んで構成されており、セルアレイブロックの外郭に配置し、信号ディコーダ領域を２つに分けて制御することにより、面積を縮小した。 - 特許庁

The semiconductor storage device includes: a memory cell array MA in which the memory cells MC configured of a series connection of diodes Di and variable resistors VR are arranged at crossing parts of a plurality of bit lines BL and a plurality of word lines WL; and a control circuit for alternatively driving the bit line BL and the word line WL.例文帳に追加

半導体記憶装置は、ダイオードＤｉと可変抵抗素子ＶＲとを直列接続してなるメモリセルＭＣが複数のビット線ＢＬ及び複数のワード線ＷＬの交差部に配置されたメモリセルアレイＭＡと、ビット線ＢＬ及びワード線ＷＬを選択駆動する制御回路とを備える。 - 特許庁

To provide the system and method for collecting information by which the excessive state of a memory capacity is prevented by reducing the file size of a collected file, and the memory resources of an auxiliary storage device, etc., are effectively available, and to provide a recording medium in which an information collection processing program is recorded.例文帳に追加

採取したファイルのファイルサイズを縮小することにより、メモリ容量の超過状態を防止し、補助記憶装置等のメモリ資源を有効に活用することができるようにした情報採取方式、情報採取方法及び情報採取処理プログラムを記録した記録媒体を提供する。 - 特許庁

In this nonvolatile semiconductor memory device, voltage of an odd number (or even number) sense node out of sense nodes of a page buffer is varied according to a state of a corresponding memory cell during a first sense period, while voltage of an even number (or odd number) sense node is fixed at a predetermined voltage.例文帳に追加

本発明の不揮発性半導体メモリ装置によると、ページバッファの感知ノードのうちの奇数（又は偶数）感知ノードの電圧は、第１感知区間の間、対応するメモリセルの状態によって変わる一方、偶数（又は奇数）感知ノードの電圧は、第１感知区間の間、特定電圧に固定される。 - 特許庁

To provide a semiconductor memory test device and its test system in which conditions separation of a test program is controlled without measuring a semiconductor memory actually, skewness correction under an arbitrary condition is performed and correction data are stored, skewness compensation can be performed by only read-out of data when a measurement test is performed actually.例文帳に追加

実際に半導体メモリを測定せずともテストプログラムの条件分離を制御し、任意の条件下のスキュー補正を実施して補正データを保存し、実際に測定試験を実行する際にはデータを読み出すだけでスキュー補正が行える半導体メモリ試験装置、及びその試験方式を提供することである。 - 特許庁

The on-timer device is provided with a memory capable of accumulating a plurality of on-timer setting programs, a means for inputting the items of the on-timer setting programs, and an execution processing means for executing any one of the on-timer setting programs whose setting time arrives among the plurality of on-timer setting programs accumulated in the memory means when the setting time arrives.例文帳に追加

複数個のオンタイマー設定プログラムを蓄積できるメモリー、オンタイマー設定プログラムの項目を入力する手段、メモリー手段に蓄積した複数のオンタイマー設定プログラムのうち設定時間が到来したとき、到来したオンタイマー設定プログラムのひとつを実行する実行処理手段を有するオンタイマー装置。 - 特許庁

The on-vehicle navigation device has a memory means; an information input means for inputting information instructed or set by a user; a communication means connected with the outside so as to be capable of executing communication with the outside; and a control means connected to the memory means, the information input means, and the communication means so as to be operable.例文帳に追加

車載用ナビゲーション装置は、メモリ手段と、ユーザが指示又は設定する情報を入力する情報入力手段と、外部と通信可能に接続された通信手段と、前記メモリ手段、情報入力手段及び通信手段に動作可能に接続された制御手段とを有する。 - 特許庁

The system device having a reading section to carry out the reading of documents, a writing section to subject recording paper to printing and a memory section to store the threshold and others is constituted in such a manner that an alarm is displayed to an operation section when the use conditions of the reading section, the writing section and others exceed the threshold stored in the memory section.例文帳に追加

原稿の読み取りを行う読み取り部と、記録紙に印刷を行う書き込み部と、閾値その他を記憶する記憶部と、を備えたシステム装置において、読み取り部、書き込み部、その他の使用状況が、記憶部に記憶された閾値を超えたとき、操作部に警告を表示するよう構成する。 - 特許庁

The transmission and reception device is equipped with at least an image information memory 12 composed of a volatile memory which stores image information, etc., an operation display part 14, a printing part 18, a scanner 19, and a transmission and reception control part 16 where a communication control part 20 for transmission and reception is connected through a data bus line 21.例文帳に追加

送受信装置１０は、少なくとも画情報等を記憶する揮発性メモリからなる画情報メモリ１２、操作表示部１４、印刷部１８、スキャナ１９、電話回線２０１を介して送受信するための通信制御部２０をデータバスライン２１を介して接続してなる送受信制御部１６を備えて構成される。 - 特許庁

Upon receiving the command (Get Max Size) via a host interface part 21, a memory control part 23 searches for unused logical blocks in the logical space of a flash memory 22 to calculate a maximum divisible size of logical space, and sends the maximum divisible size of logical space to the host device 10.例文帳に追加

メモリ制御部２３は、ホストインターフェース部２１を介してコマンド（Get Max Size）を受信すると、フラッシュメモリ２２が有する論理空間において未使用の論理ブロックを探索することにより論理空間の分割可能な最大サイズを算出し、論理空間の分割可能な最大サイズをホスト機器１０に送信する。 - 特許庁

The image forming apparatus comprises a means 16 for communicating with an external unit through a high speed serial bus, and a memory module 1 provided with storage devices (11-14) and a means 15 for controlling the storage devices wherein the memory module 1 is connected with each constitutional device (2-8) including a CPU 2 through a high speed serial bus.例文帳に追加

外部ユニットと高速シリアルバスにて通信する通信手段１６と、記憶デバイス（１１〜１４）と、記憶デバイスを制御する制御手段１５とを設けたメモリモジュール１を備え、メモリモジュール１は、ＣＰＵ２を含む各装置構成デバイス（２〜８）と高速シリアルバスで接続されている画像形成装置。 - 特許庁

This DMA transfer device 13 for performing DMA transfer between a local memory 16 of each processor and a global memory 15 shared by each processor is configured to issue DMA transfer end notification to a notification destination specified by referring to a table 14 for managing the notification destination of DMA transfer end.例文帳に追加

各プロセッサが有するローカルメモリ１６と各プロセッサが共有するグロールメモリ１５との間のＤＭＡ転送を行うＤＭＡ転送装置１３であって、ＤＭＡ転送終了の通知先を管理するテーブル１４を参照して特定した通知先に対してＤＭＡ転送終了通知を発行する。 - 特許庁

To provide a semiconductor memory device in which the depth of an element isolation region is adjusted for each of different element formation regions such as a contact region, selective gate region, and memory cell region, for easy embedding of an insulating film for each element isolation region, resulting in improved reliability in electrical characteristics of element isolation regions.例文帳に追加

コンタクト領域、選択ゲート領域及びメモリセル領域等の異なる素子形成領域毎に素子分離領域の深さを調整して、素子分離領域毎に絶縁膜の埋め込みを容易にし、各素子分離領域の電気的特性の信頼性を向上する半導体記憶装置を提供する。 - 特許庁

On the basis of the compression rate, it is judged whether at least one empty memory block is generated in the volatile storage device 10 by data compression by the data compression and expansion means 510, and the means 510 is made to execute data compression only in a case that at least one empty memory block is generated.例文帳に追加

その圧縮率に基づいて、データ圧縮伸張手段５１０によるデータ圧縮によって揮発性メモリ１０に少なくとも１つの空きメモリブロックが生じるか否かを判断して、少なくとも１つの空きメモリブロックが生じる場合にのみデータ圧縮伸張手段５１０にデータ圧縮を実行させる。 - 特許庁

This distance measuring device is equipped with an image sensor camera 1, an image capture board 2, a memory 3 for preserving image data, an image processing part 4 for calculating distance information to an object from the image data preserved in the memory 3, and a display monitor 5 for displaying the distance information calculated by the image processing part 4.例文帳に追加

本願発明に係る距離測定装置は、画像センサカメラ１と、画像キャプチャボード２と、画像データを保存するメモリ３と、メモリ３に保存された画像データから対象物までの距離情報を算出する画像処理部４と、画像処理部４で算出された距離情報を表示する表示モニタ５とを備える。 - 特許庁

In thid card creating system 100, in order to prevent alteration of digital data recorded in a card built-in memory of the ID card, the ID card creating device 5a attaches an electronic signature to the digital data, and a public key for compounding the enciphered electronic signal is added to be recorded in the card built-in memory.例文帳に追加

ＩＤカード作成システム１００において、ＩＤカードのカード内蔵メモリに記録されるデジタルデータの改竄を防ぐために、ＩＤカード作成装置５ａは、電子署名をデジタルデータに添付するとともに、暗号化された電子署名を複合化するための公開鍵をあわせて、カード内蔵メモリに記録する。 - 特許庁

The network device 9 has a first communication data generating part for generating communication data to be transmitted and received on a first protocol layer, a memory 8 for storing the communication data generated by the first communication data generating part, and a first bypass part for guiding the communication data generated by the first communication data generating part to the memory.例文帳に追加

第一のプロトコル・レイヤーで送受信される通信データを生成する第一の通信データ生成部と、第一の通信データ生成部が生成した通信データを保存するメモリ８と、第一の通信データ生成部が生成した通信データをメモリへ導く第一のバイパス部とを有するネットワーク装置９によって解決する。 - 特許庁

A storage device includes first nonvolatile semiconductor memories M1-M8 directly mounted on a module substrate 11, and memory sockets 12A and 12B which are mounted on the module substrate 11 and capable of mounting/dismounting memory modules 13A and 13B in which second nonvolatile semiconductor memories M9-M12 are mounted.例文帳に追加

実施形態に係わる記憶装置は、モジュール基板１１上に直接実装される第１の不揮発性半導体メモリＭ１〜Ｍ８と、モジュール基板１１上に実装され、第２の不揮発性半導体メモリＭ９〜Ｍ１２が実装されたメモリモジュール１３Ａ，１３Ｂの取り付け／取り外しを可能にするメモリソケット１２Ａ，１２Ｂとを備える。 - 特許庁

The image input/output device and image input/output method attain the connection check of the DRAM-I/F without omission in the internal diagnosis (self-diagnosis) of the controller prior to the start of the OS upon power-on by assigning memory spaces of all CS regions into a functionally limited memory map region.例文帳に追加

機能限定されたメモリマップ領域内に、すべてのCS領域のメモリ空間をアサインすることにより、電源投入時でＯＳが起動する前のコントローラ内部診断（自己診断）時に、もれなくＤＲＡＭ−Ｉ／Ｆの結線チェックが出来る画像入出力装置及び画像入出力方法の提供を実現することができる。 - 特許庁

In the origin reset action of the stacker crane 3, the stacker crane 3 is moved to the neighborhood side of the present position memorized in the memory part of the two reset origins PHL, PHR and the transfer device 15 is moved to the neighborhood side of the present position memorized in the memory part of the two reset origins PVD, PVU.例文帳に追加

スタッカクレーン３の原点復帰動作においては、スタッカクレーン３は２つの復帰原点ＰＨＬ，ＰＨＲのうちで記憶部に記憶されている現在位置に近いほうに移動し、移載装置１５は２つの復帰原点ＰＶＤ，ＰＶＵのうちで記憶部に記憶されている現在位置に近いほうに移動する。 - 特許庁

A cache management section 110 of an electronic mail server 100 discriminates whether or not electronic mail is accessed by an electronic device such as a client PC 130 or the like with high possibility from access histories stored in an access history section 108 by taking into account a characteristic access operation by users and manages a cache memory in a cache memory section 106.例文帳に追加

電子メールサーバ１００のキャッシュ管理部１１０が、アクセス履歴部１０８の記憶するアクセス履歴から、ユーザの特徴的なアクセス操作を考慮して、クライアントＰＣ１３０等の電子機器がアクセスする可能性の高い電子メールであるかを判断し、キャッシュメモリ部１０６上のキャッシュメモリの管理を行う。 - 特許庁

With respect to a boiler 1 which is provided with the controller 3 applying a microcomputer, and of which the operation is controlled on the basis of the set value input to a data memory in the controller 3, an external device 2 for recording a value same as the set value input to the data memory in the controller 3 is mounted on a place separated from the boiler 1.例文帳に追加

マイコンを使用した制御装置３をボイラ１に設置しておき、前記制御装置３内のデータメモリに入力した設定値に基づいて運転を制御しているボイラ１において、ボイラ１とは別の場所に前記制御装置３内のデータメモリに入力した設定値と同じ値を記録する外部機器２を設ける。 - 特許庁

This device is equipped with a map data acquisition part 2, a display part 4 for displaying the map data as map image planes, an external memory 11 stored with data on underground buried matter such as conduits, and a control part 10 for reading out the data on the buried matter from the external memory 11 to superimposedly display them on the map image plane displayed on the display part 4.例文帳に追加

地図データ取得部２と、地図データを地図画面として表示する表示部４と、管路等の地下埋設物に関するデータを記憶した外部メモリ１１と、表示部４に表示された地図画面上に外部メモリ１１から読み出した地下埋設物に関するデータを重ねて表示する制御部１０とを備える。 - 特許庁

This device has dedicated magnetic disk devices 7f and 7g for temporarily holding data which are read into a cache memory 31 or data to be directly recorded in a logic unit 6 without being held in the cache memory 31 when recording data in the logic unit 6 and a controller 8 for controlling the dedicated magnetic disk devices 7f and 7g.例文帳に追加

論理ユニット６へデータ記録時に、キャッシュメモリ３１に読み込まれたデータ或いはキャッシュメモリ３１に保持されることなく直接論理ユニット６へ記録されるデータを一旦保持するための専用磁気ディスク装置７ｆ、７ｇと、専用磁気ディスク装置７ｆ、７ｇを制御するコントローラ８とを有することを特徴とする。 - 特許庁

In this information processor, when a USB flash memory 5 is connected to a USB port of a PC body 2, a CPU loads a device driver 24b for the USB flash memory and software of a recordable file system 23 common to the case of a DVD-R/RW medium 3 on basic software to form a recordable file management system.例文帳に追加

ＰＣ本体２のＵＳＢポートにＵＳＢフラッシュメモリ５が接続されると、ＣＰＵは、基本のソフトウェア上でＵＳＢフラッシュメモリ用デバイスドライバ２４ｂと、ＤＶＤ−Ｒ／ＲＷメディア３の場合と共通の追記型ファイルシステム２３のソフトウェアとをロードし、追記型ファイル管理システムを形成する。 - 特許庁

The identical substrate flash memory/DRAM hybrid semiconductor device obtain a DRAM by (1) floating a gate near a substrate and (2) connecting the flash memory to the drain of a write/read pass transistor in a two-layer stack gate structure MOS transistor, storing charges corresponding to data '0', '1', and then turning off the pass transistor.例文帳に追加

２層スタックゲート構造ＭＯＳトランジスタにおいて、基板に近いゲートを（１）フローテングにする事によりフラッシュメモリを、（２）書き込み・読み出し用パストランジスタのドレインに接続して０，１のデータに対応した電荷を蓄積した後、パストランジスタをオフにする事によりＤＲＡＭを実現した同一基板フラッシュ・ＤＲＡＭ混載半導体装置。 - 特許庁

This control device comprises a print image compression part 326 for compressing a print image, a print image extension part 328 for performing a corresponding extension processing, and a memory image storage control part 300 for analyzing whether the storage content stored in a main memory 130 is processable by the print image compression part 326 or not to form a compression method table.例文帳に追加

印刷イメージを圧縮する印刷イメージ圧縮部３２６ と対応した伸張処理をする印刷イメージ伸張部３２８ と、メインメモリ１３０ に記憶されている記憶内容が印刷イメージ圧縮部３２６ にて処理できるか否かを解析して圧縮方法テーブルを作成するメモリイメージ保存制御部３００ を設ける。 - 特許庁

The telephone terminal includes a means (11) for detecting incoming call, a means (12) for requesting incoming call data to the data terminal if incoming call is detected and storing the incoming call data acquired through the request into a buffer memory (13), and a means (14) for ringing incoming call through a sound device using the incoming call data stored in the buffer memory.例文帳に追加

電話端末は、通話の着信を検知する手段（11）と、着信が検知されたときに着信音データをデータ端末へ要求し且つ該要求により取得した着信音データをバッファメモリ（13）へ格納する手段（12）と、バッファメモリの着信音データを用いて音声デバイスにより着信音を鳴動させる手段（14）とを有する。 - 特許庁

The memory device memorizes a plurality of data 1-4 at one page of the secure area, and has a memory section at a specific location of one page, which respectively responds to the plurality of data 1-4 and memorizes a plurality of identification data MKB ID 1-4 in order to identify key data for coding respective data.例文帳に追加

記憶装置は、セキュア領域の１ページに、複数のデータ１−４を記憶するとともに、１ページの特定の位置に、複数のデータ１−４にそれぞれ対応し、各データを暗号化するためのキーデータを識別するための複数の識別データＭＫＢ ＩＤ１−４を記憶する記憶部を有している。 - 特許庁

When decrypting and developing an execution program on a memory of an electronic apparatus, a device is applied to a position on the memory such that the position is not easily recognized by a user and varies according to an electronic apparatus for developing the execution program or a situation, such as the time to develop the execution program.例文帳に追加

本発明では、この課題を解決するために、前記実行プログラムを、電子装置のメモリ上に復号して展開するにあたり、メモリ上の位置につき、ユーザーからは容易には分からず、かつ、展開する電子装置によって、又は展開する時刻等の状況によって異なる位置となるよう工夫をした。 - 特許庁

The flash memory device having multi-level cells comprises a memory cell array, a means for previously charging bit lines, a bit line voltage supply circuit for supplying voltage to bit lines, and a 1st to 3rd latch circuits whose functions are mutually different and executes reading operation and programming operation by dividing bits into the LSB and MSM.例文帳に追加

本発明によるマルチレベルセルを有するフラッシュメモリ装置は、メモリセルアレイと、ビットラインをプリチャージする手段と、前記ビットラインに電圧を供給するビットライン電圧供給回路と、互いに機能を異にする第１乃至第３ラッチ回路とを含み、ＬＳＢとＭＳＢに分けて読み出し動作及びプログラム動作を実行する。 - 特許庁

To provide a semiconductor memory device in which high integration and a very high speed are obtained and further, power consumption when holding information is remarkably reduced by suppressing an increase in the area of memory cell, obtaining a very high speed read time and further, securing a long refresh time in the case of self-refresh.例文帳に追加

メモリセルの面積の増加を抑え、また超高速の読み出し時間を得て、さらにセルフリフレッシュ時にはリフレッシュ間隔を長くとれるようにすることによって、高集積かつ超高速、さらに情報保持時の消費電力を大幅に削減することができる半導体記憶装置を提供する。 - 特許庁

At least one of the automatic guided vehicle and the optical data transmission device 11 mounted on the manufacturing apparatus includes a nonvolatile memory 14 for recording and holding a communication log, and a communication log recording means 13 for writing the communication log in the nonvolatile memory 14 and outputting its recorded contents to the outside when inquired from the outside.例文帳に追加

無人搬送車と製造装置に取付けられる光データ伝送装置１１の少なく共一方に、通信ログを記録保持する不揮発性メモリ１４と、通信ログを不揮発性メモリ１４に書込み、外部から問い合わせがあったとき、その記録内容を外部に出力する通信ログ記録手段１３を備える。 - 特許庁

A toy body 1 is provided with a memory part 3 storing voice data, a monitoring means 2 monitoring the opening and closing of the door of the storage device, and a controller 5 reading a prescribed voice data from the memory part 3 based on the monitored result of the monitoring means 2 and outputting the voice information to a voice output part 4.例文帳に追加

玩具本体１に音声データを記憶した記憶部３と、収納装置の扉の開閉を監視する監視手段２と、該監視手段２の監視結果に基づいて上記記憶部３から所定の音声データを読み出して音声出力部４に音声情報を出力させる制御部５とを備えた。 - 特許庁

This device comprises a bad block determining part 15 for determining an unusable block (bad block) of a tested memory 20 on the basis of a result of comparison of contents of an output signal SG6 from the tested memory 20 and an expected value included in an expectation signal SG5, and storing a block address for specifying the block.例文帳に追加

被試験メモリ２０からの出力信号ＳＧ６の内容と期待信号ＳＧ５に含まれる期待値とを比較する比較部１３の比較結果に基づいて、被試験メモリ２０の使用不可能なブロック（バッドブロック）の判定を行い、そのブロックを特定するブロックアドレスを記憶するバッドブロック判定部１５を備える。 - 特許庁