「Test Data」に関連した英語例文の一覧と使い方(25ページ目) - Weblio英語例文検索

At the time, the position of the test data on the data column of data to be inputted to a serializing driver 103 is made different between the n-th cycle and n+1th cycle of a reference clock.例文帳に追加

この際、シリアライズドライバー１０３に入力するデータのデータ列上におけるテストデータの位置を基準クロックのＮサイクル目とＮ＋１サイクル目とで異なる位置とする。 - 特許庁

On the basis of relation between a result of "0" margin test and writing data DI, the writing data DI are inverted by write data inversion sections 36 and written into the memory cells 1.例文帳に追加

“０”マージンテストの結果と、書き込みデータＤＩとの関係に基づいて、書き込みデータＤＩを書き込みデータ反転部３６で反転させてメモリセル１に書き込む。 - 特許庁

When forming the correction table used in the image signal conversion part 60, the first test image including a primary color test pattern and the second test image including a multicolor test pattern which are output from a test image data generation circuit 64 are printed on paper P, and read by an image reading part 12.例文帳に追加

画像信号変換部６０で使用する補正テーブルを作成する際は、テスト画像データ発生回路６４から出力された一次色のテストパターンを含む第１のテスト画像及び多次色のテストパターンを含む第２のテスト画像を用紙Ｐに印刷し、これを画像読取部１２に読み取らせる。 - 特許庁

The test system 1 includes: a test device 2; a tested device 3 connected to the test device 2 by a data communication line 5 and a power supply line 6, where a test program runs with power supplied from the test device 2; and a detection means 4 detecting operation current of the tested device 3.例文帳に追加

本発明の試験システム１は、試験装置２と、試験装置２とデータ通信線５及び電源供給線６によって接続されており、試験装置２からの電源の供給によって試験プログラムが稼働する被試験装置３と、被試験装置３の稼働電流を検出する検出手段４と、を備える。 - 特許庁

A test observing system 1 comprises a first system 2 on a person responsible to test side who performs a test in the test field, a second system on the attester side who present in the position distant from the test field, and Internet 4 for data-communicably connecting the first system 2 to the second system 3, and this method is applied thereto.例文帳に追加

試験立会いシステム１を、試験現場において試験を行う試験担当者側の第１のシステム２と、試験現場から離れた位置に居る立会者側の第２のシステム３と、第１のシステム２と第２のシステム３とをデータ通信可能に接続するインターネット４とから構成し、前記方法を適用した。 - 特許庁

The device for testing the semiconductor integrated circuit includes a pattern data generating means which generates test pattern data for testing a write operation in a memory of the semiconductor integrated circuit; and a write means which writes the test pattern data into a storage area of the semiconductor integrated circuit for storing the test pattern data.例文帳に追加

上記課題は、半導体集積回路のメモリへの書き込みを試験するための試験パタンデータを生成するパタンデータ生成手段と、前記試験パタンデータを前記半導体集積回路の該試験パタンデータを格納する記憶領域へ書き込む書き込み手段と、を有することを特徴とする半導体集積回路の試験装置により達成される。 - 特許庁

This parallel bit test method of the semiconductor memory device comprises a step of writing data in each of many memory cells in the semiconductor memory device, a step of reading the data from each of many memory cells, a step of testing the data from each of many memory cells for a first test mode, and a step of testing the data from each of many memory cells for a second test mode.例文帳に追加

半導体メモリ装置の並列ビットテスト方法は、半導体メモリ装置の多数のメモリセルのそれぞれにデータを書き込む段階と、多数のメモリセルのそれぞれからデータを読み出す段階と、第１のテストモードに多数のメモリセルのそれぞれからのデータをテストする段階と、第２のテストモードに多数のメモリセルのそれぞれからのデータをテストする段階と、を含む。 - 特許庁

In a test mode, a data transmission period can be set shorter than that at the time of normal data read-out operation and a test time of read-out data in a test mode can be shortened by controlling each of latch circuits of N pieces of an output circuit by a latency setting circuit to be operable, and outputting read-out data from a memory array.例文帳に追加

テストモードにおいて、出力回路のＮ個のラッチ回路の各々をレイテンシ設定回路で制御して動作状態とし、メモリアレイから読出データを出力することによりデータ伝達期間を通常のデータ読出動作時よりも短く設定することができ、テストモードにおける読出データのテスト時間を短縮することができる。 - 特許庁

The test engine is resident in a memory on the wireless device and is operable to collect multimedia test data and, in some aspects, wireless device performance data on the basis of the test configuration and forward the collected data to another device operable to analyze the collected data and generate a multimedia API test report viewable by an authorized user.例文帳に追加

このテスト・エンジンは、無線デバイス上のメモリ中に常駐し、そしてテスト設定に基づいてマルチメディア・テスト・データを収集し、そしてある複数の態様では、無線デバイス性能データを収集するように動作し、そして収集されたデータを解析し認定されたユーザによって見ることができるマルチメディアＡＰＩテスト報告を生成するように動作する別のデバイスに収集されたデータを転送する。 - 特許庁

In the semiconductor memory device and its repair analyzing method, address data generated by the present test is stored in other one temporary buffer by storing selectively address data by a test using two temporary buffer 4 while one temporary buffer transmits address data generated by the previous test to a data buffer 5 and performs repair analysis, and a test and repair analysis can be performed simultaneously.例文帳に追加

半導体メモリ装置及びそのリペア解析方法では、テストにより発生したアドレスデータを二つの臨時バッファ４を用いて選択的に貯蔵することにより、一つの臨時バッファが以前のテストにより発生したアドレスデータをデータバッファ５に伝送しリペア解析（repair analysis）を行う間、他の一つの臨時バッファには現在のテストにより発生したアドレスデータを貯蔵し、テストとリペア解析を同時に行うことができる。 - 特許庁

At the test mode, a selector circuit 75 receives output of the selector circuits 72 and 74, and when an object of an operation test is a spare memory cell, the circuit 75 outputs an output of the selector circuit 74 to a test device as test output data TDout.例文帳に追加

セレクタ回路７５は、テストモード時において、セレクタ回路７２および７４の出力を受けて、動作テストの対象がスペアメモリセルである場合には、セレクタ回路７４の出力をテスト出力データＴＤｏｕｔとして、試験装置に対して出力する。 - 特許庁

To provide a test device capable of very efficiently recording log data which show the state of device and state of test, etc., before/after the time when abnormality occurs, by effectively utilizing a limited memory capacity, and to provide a recording method of the log data of the test device.例文帳に追加

限られたメモリ容量を有効に活用し、異常発生時前後の装置状態と試験状態等を示すログデータを極めて効率的に記録することが可能な試験装置と試験装置のログデータ記録方法とを提供することを目的とする。 - 特許庁

Next, a sector erase test is performed, by which the data stored in a selected sector among the plurality of sectors are erased within the sector erase guarantee time, and a data holding test is performed for the second memory cell array (20;20-1) in performing the sector erase test.例文帳に追加

次に、セクタ消去保証時間内に複数のセクタのうちの選択セクタに格納されたデータを消去するセクタ消去テストを実行し、セクタ消去テストが実行されているときに、第２メモリセルアレイ（２０；２０−１）に対するデータ保持テストを実行する。 - 特許庁

While a word line, to which a memory cell of a test target is connected, is driven in a defect detection test, driving of a word line to which a memory cell for applying active noise is connected is made possible, wherein data inverse to data written in the memory cell of the test target is written into the memory cell for applying active noise.例文帳に追加

不良検出試験の際に検査対象メモリセルが接続されたワード線を駆動している間に、検査対象メモリセルに書き込まれたデータの逆のデータが書き込まれたアクティブノイズ印加用メモリセルが接続されたワード線を駆動できるようにした。 - 特許庁

A semiconductor memory related to this semiconductor integrated circuit has a degeneration test mode and it is provided with a degeneration test circuit performing the degeneration test via a data terminal set in accordance with a designation signal and by a combination of data lines set in accordance with the designation signal.例文帳に追加

この発明に係る半導体記憶装置は、縮退テストモードを有し、指定信号に応じて設定されたデータ端子を介して、さらに、指定信号に応じて設定されたデータ線の組み合わせで、縮退テストを行う縮退テスト回路を設けている。 - 特許庁

A tester processor 10, when conducting a test consisting of a plurality of test items on a semiconductor device 100, reads failure distribution data including the frequency of failure of each test item from a failure distribution data storage part 12 at first, sets the order of execution of each test item in a decreasing order of failure frequency, and executes each test item in the set order thereafter.例文帳に追加

テスタプロセッサ１０は、半導体装置１００に対して複数のテスト項目からなる試験を行う際に、まずフェイル分布データ格納部１２から各テスト項目のフェイル頻度が含まれるフェイル分布データを読み出して、フェイル頻度が高い順番に各テスト項目の実行順番を設定しており、その後、この設定した順番で各テスト項目を実行する。 - 特許庁

The nonvolatile storage circuit is connected to the respective data holding circuits so that test result data held in the respective data holding circuits are made to correspond to the respective data holding circuits to be stored.例文帳に追加

前記不揮発性の記憶回路は、前記各データ保持回路に保持された前記テスト結果データを、前記各データ保持回路と対応付けて記憶するように、前記各データ保持回路と接続されている。 - 特許庁

for example, in the defect detecting test of this form, data are written in only the inner peripheral side adjacent data track in the inner peripheral side region and data are written in only the outer peripheral side adjacent data track in the outer peripheral side region.例文帳に追加

例えば、本形態の欠陥検出テストは、内周側領域において内周側隣接データ・トラックのみに書き込み、外周側領域において外周側隣接データ・トラックのみに書き込む。 - 特許庁

In a data generation device, a database information acquisition unit or a screen information acquisition unit acquires a data type indicating an attribute of data for each data item used in a business application of a test target.例文帳に追加

開示の装置は、データベース情報取得部又は画面情報取得部が、テスト対象の業務アプリケーションによって用いられるデータの項目ごとに、当該データの属性を示すデータ種別を取得する。 - 特許庁

The diagnostic test that is scheduled can include writing known data in the register (702), reading data from the register (704), and comparing the known data with the read data (706).例文帳に追加

スケジューリングされる診断テストは、レジスタに既知データを書き込むこと（７０２）と、レジスタからデータを読み取ること（７０４）と、既知のデータを読み取られたデータと比較すること（７０６）とを含むことができる。 - 特許庁

Test data terminals R-DATA, G-DATA, B-DATA are supplied through the switches SW-R, SW-G, SW-B for the video signal lines VL-R, BL-G, VL-B.例文帳に追加

ビデオ信号ラインＶＬ−Ｒ、ＢＬ−Ｇ、ＶＬ−Ｂに対し、スイッチＳＷ−Ｒ、ＳＷ−Ｇ、ＳＷ−Ｂを介し、テスト用データ端子Ｒ−ＤＡＴＡ、Ｇ−ＤＡＴＡ、Ｂ−ＤＡＴＡを供給する。 - 特許庁

To shorten the time required for outputting the leading data of serial data in a semiconductor device in which other data (e.g. test data) is outputted to the outside through a data output circuit in which parallel data outputted from an internal circuit (e.g. memory cell region) is converted to serial data.例文帳に追加

内部回路（例えば、メモリセル領域）から出力されるパラレル・データをシリアル・データに変換して外部に出力するデータ出力回路を介して他のデータ（例えば、テスト・データ）を外部に出力する半導体装置に関し、シリアル・データの先頭のデータが出力されるまでの時間を短くする。 - 特許庁

A test data generation part 13 generates test data simulating the link states between the respective nodes constituting the node group by integrating all the graph data generated by the graph data generation part 12 based upon the identification information by performing control such that the cluster generation processing and graph data generation processing are repeated as many times as multiplex association is possible.例文帳に追加

テストデータ生成部１３は、クラスタ生成処理及びグラフデータ生成処理を多重帰属可能数繰り返すように制御することでグラフデータ生成部１２により生成された全てのグラフデータを識別情報に基づいて統合することで、ノード群を構成する各ノード間のリンク状態を模擬したテストデータを生成する。 - 特許庁

A write-in start signal S101 for starting a test of a memory and a data holding period signal S102 indicating a data holding period to a memory are inputted to this circuit, and a control section 105 controls timing when data are read out from a test data storing section 106 and timing when data are written and read in/from a memory.例文帳に追加

メモリ１０７の検査を開始するための書き込み開始信号Ｓ１０１と、メモリ１０７にどの位データを保持するかを示すデータ保持期間信号Ｓ１０２とを入力し、制御部１０５で検査データ格納部１０６からデータを読み出すタイミングと、メモリ１０７にデータを書き込み読み出すタイミングとを制御する。 - 特許庁

The biological specimen observing and listing device is provided with a protocol file for storing administrative data corresponding to each test, transcribes the administrative data to the table when creating the table of test results from the data on the results of observation tabulated by the coordinating and tabulating means, and arranges the data on the results of observation according to the administrative data.例文帳に追加

各試験に対応する管理データを格納するプロトコールファイルを備えており、整理・集計手段において集計された観察の結果に関するデータから試験結果表を作成するときに管理データを前記表へと転記し、管理データに対応して観察の結果に関するデータを配列する。 - 特許庁

Considering response for a failure test that data 0, 1 during a test response are replaced by using logical variables indicating the presence of failures, the final state of the means for processing a test response TRA1 is indicated by using the logical variables.例文帳に追加

故障の有無を表す論理変数を用いてテスト応答中のデータ０、１を置換した故障テスト応答を考え、テスト応答処理手段ＴＲＡ１の最終状態をその論理変数を用いて表す。 - 特許庁

The method and apparatus of the present invention provides for a test stand, a plurality of X-ray test phantoms(10, 20, 30, 40, 50, 60, 70) and a computer program for data entry, analysis and storage of the test results.例文帳に追加

一般的に、本発明の方法及び装置は、テスト台と、複数のＸ線テスト模型（１０、２０、３０、４０、５０、６０、７０）と、データ入力、分析、及びテスト結果の保存のためのコンピュータプログラムとを提供する。 - 特許庁

To prevent punch-through, etc., of data due to skews between phases and to perform a test in a small hardware overhead without using a clock dedicated for the test in the production test for a logical circuit controlled by a clock of a plurality of phases.例文帳に追加

複数の相のクロックで制御される論理回路の製造テストにおいて、テスト専用のクロックを用いずに、相間のスキューによるデータの突き抜け等を防止でき、ハードウェアオーバヘッドの小さいテストを可能にする。 - 特許庁

A test name inputted from a test name input part 1 is transmitted to a data collection/measurement item storage memory 2, and a corresponding item information is read from the memory 2 based on the test name.例文帳に追加

検査名入力部１から入力された検査名がデータ収集・計測項目記憶メモリ２に送られ、この検査名に基づき該当する項目情報がデータ収集・計測項目記憶メモリ２から読み出される。 - 特許庁

To provide a random number test circuit having no limit on a total number of a random number necessary for test, and preventing increase of a circuit scale even if handling a large number of data necessary for the test to allow miniaturization.例文帳に追加

検定に必要な乱数の総数に制限がなく、多量の検定に必要なデータ数を扱ったとしても回路規模が増大せず、小型化が可能な乱数検定回路を提供することを可能にする。 - 特許庁

When a sub-test in the test flow is executed, a map 800 of linked data nodes 802-814 is indexed by using a key 500a formed from (1) a numerical value identifier of the sub-test and (2) the array of the context values.例文帳に追加

テストフロー内のサブテストを実行すると、リンクされたデータノード８０２〜８１４のマップ８００は、（１）サブテストの数値識別子と（２）コンテキスト値のアレイとから形成されたキー５００ａを使用して索引を付けられる（１０４）。 - 特許庁

A dummy pattern adding means 12 adds dummy pattern data having a dummy pattern in regard to an unused tester pin to the individual test pattern 7 added a variety test pattern 3 for preparing a dummy pattern added test pattern 8.例文帳に追加

ダミーパターン追加手段１２は、未使用テスタピンに対するダミーパターンを有するダミーパターンデータを、品種テストパターン３が付加された個別テストパターン７に対して追加し、ダミーパターン追加テストパターン８を作成する。 - 特許庁

To provide a test piece for obtaining reliable creep test data (a master curve), and reliably estimating a creep lifetime, and an estimation method of the creep lifetime using the test piece.例文帳に追加

信頼性の高いクリープ試験データ（マスターカーブ）を得ることが可能な、ひいては信頼性の高いクリープ寿命の推定を可能にする試験片、およびその試験片を用いたクリープ寿命の推定方法を提供する。 - 特許庁

A test clock signal TCK, a test reset signal TRST, a test mode select signal TMS, and a serial data input signal TDI are outputted from a protocol converter 102 having received a signal from a host computer 101.例文帳に追加

ホストコンピュータ１０１からの信号を受信したプロトコル変換器１０２から、テストクロック信号ＴＣＫ、テストリセット信号ＴＲＳＴ、テストモードセレクト信号ＴＭＳ、シリアルデータ入力信号ＴＤＩが出力される。 - 特許庁

To provide a test facilitation circuit capable of carrying out a desired test for a semiconductor device outputting an analog signal in response to parallel data, and specifically capable of carrying out the test using a digitizer of low precision.例文帳に追加

パラレルデータに応じたアナログ信号を出力する半導体装置の所望の試験を容易に行う、具体的には、精度が低いデジタイザを使用して行うことを可能とする試験容易化回路を実現する。 - 特許庁

The circuit is provided with a plurality of memories 10a to 10n which can store data, a built-in self-test circuit 20 performing tests of a plurality of memories, and an analyzing circuit 30 analyzing a test result of the built-in self-test circuit.例文帳に追加

データを記憶可能な複数のメモリ１０ａ〜１０ｎと、複数のメモリのテストを行う組込自己テスト回路２０と、組込自己テスト回路のテスト結果を解析する解析回路３０と、を備えている。 - 特許庁

To provide a biaxial tension test device which gives tensile force to a thin tabular test piece to obtain experimental data on even stress-strain at the center part in the surface direction of a part to be measured of the test piece.例文帳に追加

薄肉板状の試験片に引張り力を付与し、試験片の被測定部の面方向中央部に均一な応力−ひずみの実験データを得ることができる二軸引張り試験装置を提供する - 特許庁

A function definition 4 is a file which defines a test function of software 300 and includes test items to be executed predetermined for each item type and typical data effective for confirming execution results of the test items concerned.例文帳に追加

機能定義４は、ソフトウェア３００のテストの機能を定義するファイルであって、項目タイプ毎に予め定められた実施すべきテスト項目及び当該テスト項目の実施結果の確認に有効な典型データを含む。 - 特許庁

To provide an inexpensive and simple test magnetic recording signal generation device capable of writing magnetic data in which optional jitters are generated, a test bankbook preparation device, a test magnetic recording signal generation method, and a program.例文帳に追加

任意のジッタを生じさせた磁気データを書き込むことが可能な安価で簡易なテスト用磁気記録信号発生装置、テスト用通帳作成装置、テスト用磁気記録信号発生方法及びプログラムを提供する。 - 特許庁

The main control unit changes test value to be changed shown by information to be changed, associated with the first test value or the second test value in advance, on the basis of the generated expected value changing data.例文帳に追加

主制御部は、前記第１検査値又は第２検査値に予め対応付けられた変更対象情報が示す変更対象の検査値を、前記生成した期待値変更用データに基づいて変更する。 - 特許庁

A test frame output from a test frame supply part 110 is sent to an up communication processing part 130 through a test frame insertion part 120, processed in a data non-rewriting mode to be output.例文帳に追加

試験フレーム供給部１１０から出力された試験フレームは、試験フレーム挿入部１２０を介して上り通信処理部１３０に送られ、データ非書き換えモードでの処理を施された後で出力される。 - 特許庁

The data recording and reproducing method includes a step of recording in the recording medium a recording and reproducing unit block containing meaningless data for a disk test to test a disk with respect to part or the whole of the medium and a padding identifier which gives information that the data is meaningless data.例文帳に追加

媒体の一部または全部についてのディスク検定のためにディスク検定のための無意味なデータと、前記データが無意味なデータであることを知らせるパディング識別子とを含む記録／再生単位ブロックを記録媒体に記録する段階を含むデータ記録／再生方法。 - 特許庁

Test image data produced from a 1st test image generating circuit are given to the image processing system in place of input image data from a scanner section, the data pass through each image processing block in a through mode and data of a check object are selected among respective outputs.例文帳に追加

この発明は、第１のテスト画像発生回路で発生したテスト画像データをスキャナ部からの入力画像データの代りに画像処理系に入力し、そのとき画像処理の各ブロックをスルーモードで通過させ、それぞれの出力の中から検査対象のデータを選択する。 - 特許庁

In an expected value comparison mode, comparator and multiplexers 2-1 to 2-4 output test data read from a block, in the expected value comparison mode, the test data are compared with input expected values respectively, and comparison information indicating that all data are coincident with one another or at least one data is not coincident.例文帳に追加

コンパレータ兼マルチプレクサ２−１〜２−４は、期待値比較モードでないときは、ブロックから読み出されたテストデータを出力し、期待値比較モードでは、テストデータと入力された期待値とを各々比較し、全て一致したかあるいは少なくとも１つが不一致かを示す比較情報を出力する。 - 特許庁

To provide a JTAG test system which enables even a test data collection section such as a logic analyzer whose trace quantity is not so much to collect sufficient data, by converting serial data into parallel data, and is capable of shortening a final analysis time sharply, by performing a part of analysis of trace data in real time during the data collection.例文帳に追加

シリアルデータをパラレルデータに変換することによりトレース量がそれほど多くないロジックアナライザなどのテストデータ収集部でも十分なデータを収集できるようにするとともに、トレースデータの解析の一部をデータ収集中にリアルタイムで行うことにより、最終的な解析時間を大幅に短縮できるＪＴＡＧテストシステムを提供すること。 - 特許庁