「a N p」に関連した英語例文の一覧と使い方(112ページ目) - Weblio英語例文検索

Thus, a potential difference can be generated on the inner and outer faces of the N-type semiconductor and the P-type semiconductor by the Seebeck effect based on this temperature difference, and a closed circuit is formed by connecting a load resistance 4 with the outside part so that currents can be transmitted through the resistance, and power generation can be realized.例文帳に追加

この温度差に基づくゼーベック効果により、Ｎ型半導体及びＰ型半導体の内外面に電位差が生じ、外部に負荷抵抗４を接続して閉回路を形成すれば該抵抗に電流が流れ、発電が可能となる。 - 特許庁

In the Y direction which is in parallel with the main surface 1a, a trench 5 is formed so as to penetrate the P-type base region 2 from the N+ type source region 3, and a gate electrode 7 is formed on the surface of the trench 5 via a gate oxide film 6.例文帳に追加

そして、主表面１ａと平行を成すＹ方向において、ｎ^+型ソース領域３からｐ型ベース領域２を貫通するようにトレンチ５を形成し、トレンチ５の表面にゲート酸化膜６を介してゲート電極７を形成する。 - 特許庁

A collection range control means 51 of a timing generator 50 controls a collection range of the electric charges generated by the photoelectric conversion in the p-type Si substrate by controlling control voltage Vsb to be provided in the second n-type impurity layer.例文帳に追加

タイミングジェネレータ５０の収集範囲制御手段５１は、第２のｎ型不純物層に与える制御電圧Ｖｓｂを制御することにより、ｐ型Ｓｉ基板内において光電変換により生じた電荷の収集範囲を制御する。 - 特許庁

The surface-emission semiconductor laser element 40 has the laminating structure of a lower reflector 44, a lower clad layer 46, an active layer 48, an upper clad layer 50, an upper reflector 52, and a p-type contact layer 54 on an n-type GaAs stepped substrate 42.例文帳に追加

本面発光型半導体レーザ素子４０は、ｎ型ＧａＡｓ段差基板４２上に、下部反射鏡４４、下部クラッド層４６、活性層４８、上部クラッド層５０、上部反射鏡５２、及びｐ型コンタクト層５４の積層構造を備える。 - 特許庁

To avoid an evil caused by temperature rise at a paper non-passing part in an image forming device equipped with a fixing device 21 where paper P is introduced to a fixing nip part N and held and carried so as to heat and fix an unfixed image (t) on the paper.例文帳に追加

定着ニップ部Ｎに用紙Ｐを導入して挟持搬送させて用紙上の未定着像ｔを加熱定着させる定着器２１を具備させている画像形成装置において、非通紙部昇温による弊害を回避する。 - 特許庁

One end of a first capacitor 13 is connected with the high potential point P of a DC power supply 11, and one end of a second capacitor 14 is connected between the low potential point N of the DC power supply 11 and the other end of the first capacitor 13.例文帳に追加

第１のコンデンサ１３の一端を、直流電源１１の高電位点であるＰ点に接続し、第２のコンデンサ１４の一端を、直流電源１１の低電位点であるＮ点と第１のコンデンサ１３の他端との間に接続する。 - 特許庁

Concentrations of P and N injected into the channel layer are controlled to optimize a band structure so that a two-dimensional electron gas improved in its mobility and concentrated in its carrier density is generated and ionization due to a ionization collision is suppressed when it is driven.例文帳に追加

チャネル層に導入するＰとＮの濃度を調節してバンド構造を最適化することにより、駆動時には従来よりも高い移動度が高く、キャリア濃度が高い二次元電子ガスを生じるとともに、電離衝突によるイオン化が抑制される。 - 特許庁

A semiconductor thin film consisting of a ZnO series compound which doped nitrogen as a p-form layer 11 is formed on an n-type ZnO bulk single crystal substrate 10 whose resistance is lowered by the doping of donor impurities, and is connected thereto through pn connection.例文帳に追加

ドナー不純物のドーピングによって低抵抗化したｎ形ＺｎＯバルク単結晶基板１０上に、ｐ形層１１として窒素をドープしたＺｎＯ系化合物からなる半導体薄膜を形成してｐｎ接合させている。 - 特許庁

LOCOS oxide polisilicon films 9, 11 and 21 are formed on silicon wafer 1 using a side rinsed photoresist, N type impurities are diffused using a side rinsed photoresist 33 and then P type impurities are diffused using a side rinsed photoresist 34.例文帳に追加

シリコンウェハ１に対しサイドリンスしたフォトレジストを用いたＬＯＣＯＳ酸化、ポリシリコン膜９，１１，２１の形成、サイドリンスしたフォトレジスト３３を用いたＮ型の不純物拡散、サイドリンスしたフォトレジスト３４を用いたＰ型の不純物拡散を行う。 - 特許庁

By injecting P ions into a region, where the Co silicide film is hard to be formed since various ions, such as at least an N+ diffusion layer formed on a silicon substrate in a transistor, are injected, the Co silicide is formed easily.例文帳に追加

トランジスタにおけるシリコン基板上形成されたすくなくともＮ^^＋拡散層のような種々のイオン種が注入によって、Ｃｏシリサイド膜の形成が困難担っている領域に、Ｐイオンを注入してＣｏシリサイドの形成を容易にする。 - 特許庁

To provide a method of producing a freeze-dried preparation by freeze-drying N-[o-(p-pivaloyloxy benzenesulfonylamino)benzoyl]glycine monosodium salt tetrahydrate dissolved in the mixed solvent of water and ethanol, and to provide a freeze-dried preparation obtained by the method.例文帳に追加

水およびエタノールの混合溶媒に溶解させたＮ−［ｏ−（ｐ−ピバロイルオキシベンゼンスルホニルアミノ）ベンゾイル］グリシン・モノナトリウム塩・４水和物を凍結乾燥する凍結乾燥製剤の製造方法、およびその方法により得られる凍結乾燥製剤。 - 特許庁

An unauthorized access countermeasure function part 1 detects unauthorized access from the outside to a personal computer P based on a preset prescribed pattern, records its access history and transmits the history to a prescribed management server system 10 via the Internet N.例文帳に追加

不正アクセス対策機能部１は、外部からパソコンＰへの不正アクセスを予め設定された所定のパターンに基いて検出してそのアクセス履歴を記録するとともにその履歴をインターネットＮ経由で所定の管理サーバシステム１０へ送信する。 - 特許庁

In a filling step, a honeycomb structure 10 formed of an insulator is prepared, and composition-adjusted thermoelectric material melt is filled in a cell 11 and solidified so that n-type thermoelectric material 21 and p-type thermoelectric material 22 are alternately arranged.例文帳に追加

充填工程では、絶縁体からなるハニカム構造体１０を用意し、ｎ型熱電材料２１とｐ型熱電材料２２とが交互に配置されるように、セル１１中に組成が調整された熱電材料融液を充填し、凝固させる。 - 特許庁

The p^--type semiconductor layer 33 composes a pn junction on an interface to the n-type semiconductor layer 32, and includes a plurality of multiplication regions AM for performing avalanche multiplication of a carrier generated by incidence of light to be detected corresponding to the light detection channels.例文帳に追加

ｐ^−型半導体層３３は、ｎ型半導体層３２との界面でｐｎ接合を構成し、被検出光の入射によって生じたキャリアをアバランシェ増倍させる増倍領域ＡＭを光検出チャンネルに対応して複数有する。 - 特許庁

For corrected data A, the management numbers 2, 3, 4, 7, 8, 9... of element figures deleted from the original data are deleted from a management number table, an element figure added to the original element data is added behind N+1, and a maximum management number P is held.例文帳に追加

修正データＡにおいては、原本データから削除された要素図形の管理番号２，３，４，７，８，９…を管理番号テーブルから削除し、原本データに追加された要素図形はＮ＋１以降に追加され、最大管理番号Ｐが保持される。 - 特許庁

The wiring electrodes and the substrate electrodes are bonded through a bonding material such as solder, etc. Preferably the bonding material has a lower tensile strength than those of the substrate electrode and the wiring electrode and is a solder material or it has an insulation layer in the gap between the n-type and p-type rod-like elements.例文帳に追加

望ましくは接合部材は基板電極と配線電極に比べ、引っ張り強度が低い、さらに接合部材はハンダ材料である、あるいはｎ型棒状素子とｐ型棒状素子との間隙には絶縁層を有する。 - 特許庁

The wiring material extends along the second direction which is roughly perpendicular to the first direction, and is connected to an n-side electrode of the first solar cell at a first connection point, and is connected to a p-side electrode of the second solar cell at a second connection point.例文帳に追加

配線材は、第１方向と略直交する第２方向に沿って延び、第１接続点において第１太陽電池のｎ側電極と接続されると共に、第２接続点において第２太陽電池のｐ側電極と接続されている。 - 特許庁

The n-type GaN semiconductor region 17, the active layer 19, and the p-type GaN semiconductor region 21 are mounted to a principal surface 13a, and disposed in a direction of a predetermined axis Ax orthogonal to the principal surface 13a.例文帳に追加

ｎ型ＧａＮ系半導体領域１７、活性層１９及びｐ型ＧａＮ系半導体領域２１は、主面１３ａ上に搭載されており、また主面１３ａに直交する所定の軸Ａｘの方向に配置されている。 - 特許庁

For each light-emitting element 4, a p-electrode side wiring pattern 2 and an n-electrode side wiring pattern 3 are arranged such that one becomes a wide wiring pattern and the other becomes a narrow wiring pattern, and the light-emitting element 4 is arranged in the center of the wide wiring pattern.例文帳に追加

各発光素子４に対し、一方が幅広、他方が幅狭の配線パターン部になるようにｐ電極側配線パターン部２とｎ電極側配線パターン部３とを配設し、発光素子４を幅広の配線パターン部の中央部に配置する。 - 特許庁

Low voltage drive is realized by bringing the gate electrode G to a positive potential or a negative potential (or ground condition) through switching at the outside of the semiconductor device, thereby bringing about a pseudo-p-type or n-type region at the channel region 8.例文帳に追加

そして、半導体装置外部でスイッチングによりゲート電極Ｇの電位を正電位、負電位（又は接地状態）とすることでチャネル領域８を擬似的なＰ型領域またはＮ型領域とすることで低電圧駆動を実現する。 - 特許庁

Next, after a gate insulating film 17A and a gate electrode 18B are formed, an n type impurity is ion-injected in the p type well area 11, and the low concentration impurity areas 30a, 30b being the source or the drain of a MOS transistor are formed.例文帳に追加

次に、ゲート絶縁膜１７Ａ及びゲート電極１８Ｂを形成した後、ｐ型ウェル領域１１にｎ型不純物をイオン注入して、ＭＯＳトランジスタのソース又はドレインとなる低濃度不純物領域３０ａ、３０ｂを形成する。 - 特許庁

To provide a method for manufacturing a silicon carbide single crystal that prevents certainly a silicon carbide single crystal from taking in remaining n-type impurities and p-type impurities having adverse effects on half-insulation properties of the silicon carbide single crystal.例文帳に追加

炭化ケイ素単結晶の半絶縁性に悪影響を及ぼす、余剰となるｎ型不純物・ｐ型不純物などが炭化ケイ素単結晶に取り込まれることを確実に防止することができる炭化ケイ素単結晶の製造方法を提供する。 - 特許庁

Paper P fixed at a nip part N between the fixing roller 16 and the pressure roller 18, when the separability from the fixing roller 16 is low, is separated by a separating roller 20, in which heat-resistant resin sheets 20b are radially arranged on a shaft core member 20a.例文帳に追加

定着ローラ１６と加圧ローラ１８のニップ部Ｎで定着された用紙Ｐは、定着ローラ１６に対する分離性が低い場合、軸芯部材２０ａに耐熱樹脂シート２０ｂが放射状に設けられた分離ローラ２０により分離される。 - 特許庁

N-[o-(p-pivaloyloxy benzenesulfonylamino)benzoyl]glycine monosodium salt tetrahydrate can be dissolved in a small amount of a mixed solvent of water and ethanol, and accordingly, a preparation of high dosage can be produced by freeze-drying.例文帳に追加

本発明の方法によれば、少ない量の水およびエタノールの混合溶媒でＮ−［ｏ−（ｐ−ピバロイルオキシベンゼンスルホニルアミノ）ベンゾイル］グリシン・モノナトリウム塩・４水和物を溶解できるため、凍結乾燥により高用量の製剤を製造することができる。 - 特許庁

The electronic device is provided with a p-type or n-type SiC semiconductor part and a carbon electrode which is installed on the SiC semiconductor part and which contains a carbon nanotube extended from the surface of the SiC semiconductor part.例文帳に追加

本発明の電子装置は、ｐ型或いはｎ型のＳｉＣ半導体部と、前記ＳｉＣ半導体部上に設けられ且つ前記ＳｉＣ半導体部の表面から延在したカーボンナノチューブを含む炭素電極とを具備したことを特徴とする。 - 特許庁

To provide a crystal growth method of a compound semiconductor that grow highly-doped n- and p-type Zn_1-xMg_xSe_yTe_1-y four-element mixed crystals and can easily form the element of a ZnTe-based substance, and to provide an optical semiconductor device.例文帳に追加

高濃度のｎ型やｐ型のＺｎ_1-x Ｍｇ_x Ｓｅ_y Ｔｅ_1-y ４元混晶を成長させ、ＺｎＴｅ系物質の素子を容易に形成することができる化合物半導体の結晶成長方法及び光半導体装置を提供する。 - 特許庁

One end of a first output signal line 15 is connected to the drain of the p-channel MOS transistor TR1 via a third contact 16, while the other end connected to the drain of the n-channel MOS transistor TR2 via a fourth contact 17.例文帳に追加

第１の出力信号線１５の一端はｐチャネルＭＯＳトランジスタＴｒ１のドレインに第３のコンタクト１６を介して接続され、他端はｎチャネルＭＯＳトランジスタＴｒ２のドレインに第４のコンタクト１７を介して接続されている。 - 特許庁

The semiconductor device comprises a p-type semiconductor layer 17 which is formed adjacent to an n-type drain layer 15 so as to be electrically short-circuited with the drain layer 15 by a drain electrode 20, and which functions as a part of an ESD protection element upon electrostatic discharge.例文帳に追加

ｎ型ドレイン層１５に隣接し且つドレイン電極２０によりドレイン層１５と電気的に短絡されるように形成され静電放電時にＥＳＤ保護素子の一部として機能するｐ型の半導体層１７が形成される。 - 特許庁

A power semiconductor device is a bipolar-type power semiconductor device constituted by plural layers lamination wherein at least three layers of p-type layer 34, n-type layers 33 and 35 composed of a wide-gap semiconductor material having substantially the same band gap are alternately laminated.例文帳に追加

本発明のパワー半導体素子は、実質的に同じバンドギャップを有するワイドギャップ半導体材料からなるｐ型層３４とｎ型層３３，３５とが少なくとも三層交互に、複数層積層されたバイポーラ型のパワー半導体素子である。 - 特許庁

In a varistor 1, varistor electrodes 3, 4 composed of metal material such as Ag, Pd, Pt, A, Ni and Cu are formed on the surface and the back of a voltage nonlinear resistor 2 whose main component is SiC(silicon carbide) doped with impurities such as N(nitrogen) and P(phosphorus).例文帳に追加

バリスタ１は、Ｎ（窒素）やＰ（リン）等の不純物をドープしたＳｉＣ（炭化ケイ素）を主成分とした電圧非直線抵抗体２の表裏面に、例えばＡｇ，Ｐｄ，Ｐｔ，Ａｌ，Ｎｉ，Ｃｕ等の金属材料からなるバリスタ電極３，４が形成されている。 - 特許庁

An integrated circuit which includes an n-channel and p-channel electric field effect transistors 20 is formed in a semiconductor chip 10, then, a pad 12 is formed so as to be connected electrically to the integrated circuit while a first bump 41 is formed on the pad 12.例文帳に追加

半導体チップ１０に、Ｎチャネル形及びＰチャネル形の電界効果トランジスタ２０を含む集積回路を形成し、集積回路に電気的に接続されるようにパッド１２を形成し、パッド１２上に第１のバンプ４１を形成する。 - 特許庁

(R^4)_4-p-N^+-(R^5-OCO-R^6)_p X^-(2) (In the general formula (2), R^4 is a C1-C3 hydrocarbon group which can have a hydroxy group as a substituent and includes at least one C1-C3 hydrocarbon group having a hydroxy group when p is 2.例文帳に追加

（ｂ）成分：下記一般式（２）で表される陽イオン界面活性剤 （Ｒ^4）_4-p−Ｎ^+−（Ｒ^5−ＯＣＯ−Ｒ^6）_p Ｘ^- （２）〔式中、Ｒ^4は置換基としてヒドロキシ基を有していても良い炭素数１〜３の炭化水素基であるが、ｐが２の時はヒドロキシ基を有する炭素数１〜３の炭化水素基を少なくとも一つ含み、Ｒ^5は炭素数１〜３の２価の炭化水素基、Ｒ^6は炭素数１５〜２１の飽和炭化水素基、ｐは２又は３の数、Ｘ^-は陰イオン基を示す。 - 特許庁

For example, accumulation electrodes 17a, 17b, 17c, etc. and barrier electrodes 21a, 21b, etc. are formed in the same layer on an n-type region 13 formed on the surface of a p-type Si substrate 11 with a gate oxide film 15 in between.例文帳に追加

たとえば、ｐ型Ｓｉ基板１１の表面部に形成されたｎ型領域１３上に、ゲート酸化膜１５を介して、蓄積電極１７ａ，１７ｂ，１７ｃ，〜とバリア電極２１ａ，２１ｂ，〜とを、同一層により形成する。 - 特許庁

An LD and an EA comprising an n-type lower side clad layer 12, a core layer 13, and a p-type upper side clad layer 14 are formed to an LD region and an EA region on an insulation board 11 with an isolation region inbetween.例文帳に追加

絶縁性の基板１１上に分離領域を挟んでＬＤ領域とＥＡ領域に、それぞれｎ型の下側クラッド層１２、コア層１３及びｐ型の上側クラッド層１４によるＬＤとＥＡを形成する。 - 特許庁

For the thermoelectric conversion member 1, a p-type thermoelectric element layer 5 and an n-type thermoelectric element layer 7 are formed on the surface of a flexible substrate 3 by sputtering, and the thermoelectric conversion member 1 itself is provided with flexibility.例文帳に追加

熱電変換部材１は、柔軟性を有する基板３の表面上に、スパッタリングにより、ｐ型熱電素子層５とｎ型熱電素子層７とを形成したものであり、熱電変換部材１自体、柔軟性を有している。 - 特許庁

When voltages of input signals IN1, IN2 are elevated a little in such a state, voltages of the nodes NA, NB are also elevated in accordance with the voltage elevation, the p-type MOS transistor Qp1 is turned off, and the n-type MOS transistor Qn1 is turned on.例文帳に追加

この状態で入力信号ＩＮ１，Ｉ２の電圧が僅かに上昇すると、これに応じてノードＮＡ，ＮＢの電圧も上昇し、ｐ型ＭＯＳトランジスタＱｐ１がオフ、ｎ型ＭＯＳトランジスタＱｎ１がオンする。 - 特許庁

To provide a semiconductor device capable of improving the withstand voltage of the semiconductor device using an oxidizing method properly according to whether a withstand voltage layer of the semiconductor device is p^-type or n^-type and its manufacturing method.例文帳に追加

半導体装置の耐圧層がｐ^-型かｎ^-型であるかによって酸化方法を使い分けることにより、半導体装置の耐圧を向上させることができる半導体装置および該装置に用いる製法を提供する。 - 特許庁

To overcome a problem that an epoxy resin having big thermal conductivity of 0.3 W/m°C, which is filled into an thermoelectric device comprising a p-type thermoelectric semiconductor and an n-type thermoelectric semiconductor so as to enhance mechanical strength thereof, reduces thermoelectric performance of the thermoelectric device.例文帳に追加

ｐ型熱半導体とｎ型熱半導体からなる熱電素子に、機械的強度を向上させるために充填したエポキシ樹脂は熱伝導率が０．３Ｗ／ｍ℃と大きいために、熱電素子の熱電性能が低くなる。 - 特許庁

A hot rolled and cold rolled steel sheet, and, further, a hot dip galvanized cold rolled steel sheet combining high curing performance for baked paint and cold delayed aging properties can be obtained by leaving solid solution N in extra-low carbon steel and adding Cr, P, B and O thereto.例文帳に追加

極低炭素鋼に固溶Ｎを残存せしめ、Ｃｒ，Ｐ，Ｂ，Ｏを添加することで、高い塗装焼付硬化性能と常温遅時効性とを兼備した熱延および冷延鋼板、さらには溶融亜鉛めっき冷延鋼板を得る。 - 特許庁

The group III nitride semiconductor laminate structure 2 has an m-axis as the major surface of epitaxial growth, and it is constituted by laminating an n-type semiconductor layer 11, a light-emitting layer 10 containing In, and a p-type semiconductor layer 12 in the direction of m-axis.例文帳に追加

III族窒化物半導体積層構造２は、ｍ軸を結晶成長の主面としており、ｍ軸方向に、ｎ型半導体層１１、Ｉｎを含む発光層１０、およびｐ型半導体層１２を積層して構成されている。 - 特許庁

Ring-like p-type layers 1b and n-type layers 1a composed of a polysilicon film are alternately provided on an insulation film 6 on an outer peripheral side (chip end part side) of the plurality of transistor cells T, whereby a protection diode 1 is formed.例文帳に追加

その複数個のトランジスタセルＴより外周側（チップ端部側）の絶縁膜６上にポリシリコン膜によるリング状のｐ形層１ｂとｎ形層１ａとが交互に設けられることにより、保護ダイオード１が形成されている。 - 特許庁

Wiring 28 for etching is arranged between one end section 28a that is electrically connected to the n-type epitaxial layer on a chip inner circumference and the other 28b extended to a tip end section without straddling the p^+ impurity diffusion layer 27.例文帳に追加

エッチング用配線２８は、チップ内周にてｎ型エピタキシャル層に電気的に接続された一端部２８ａとチップ端部にまで延長された他端部２８ｂとの間で、ｐ^+不純物拡散層２７を跨がないように配置されている。 - 特許庁

An n-type semiconductor layer 5, an active layer 6, and a p-type semiconductor layer 7 are stacked downward in this order on a back surface of the transparent insulating substrate 1 and form an LED.例文帳に追加

透明絶縁性基板１の裏面には、ｎ型半導体層５、活性層６、ｐ型半導体層７が下方向に向かって順に積層され、ｎ型半導体層５〜ｐ型半導体層７までで、ＬＥＤを構成している。 - 特許庁

To eliminate the variation of the state of a PN junction caused by the positioning deviation of an implantation mask when forming an N-type region and a P-type region adjacent to each other in the semiconductor layer of an SOI substrate by an ion implantation method.例文帳に追加

ＳＯＩ基板の半導体層に互いに隣接するＮ型領域及びＰ型領域をイオン注入法によって形成する際に、注入マスクの位置合わせずれに起因するＰＮ接合の状態の変動をなくす。 - 特許庁

The electrostatic atomizer has a first assembly body comprising the atomizing electrode 14 and the P-type thermoelectric element 16 and a second assembly body comprising the atomizing electrode 13 different from the atomizing electrode 14 of the first assembly body and the N-type thermoelectric element 15.例文帳に追加

霧化電極１４及びＰ型熱電素子１６でなる第一組付体と、この第一組付体の霧化電極１４とは異なる霧化電極１３及びＮ型熱電素子１５でなる第二組付体とを有する。 - 特許庁