「a N p」に関連した英語例文の一覧と使い方(133ページ目) - Weblio英語例文検索

The hot dip galvanized high strength steel sheet is characterized by applying hot dip galvanizing to a steel sheet having a steel composition containing, by mass, 0.01 to 0.20% C, ≤2.0%例文帳に追加

溶融亜鉛めっき高強度鋼板は、質量％にて、C:0.01%以上、0.20%以下、Si:2.0%以下、Al:0.010%以上、2.0%以下、Mn:0.5%以上、3.0%以下、P: 0.08%以下、S: 0.010%以下、N:0.010%以下を含有する鋼組成を有し、 組織がフェライトを主体とするフェライト・ベイナイト組織であって、板厚ｔの1/8t〜3/8ｔの範囲でのＭｎミクロ偏析が、式（１）を満たす範囲にある鋼板に、 溶融亜鉛めっきが施されたことを特徴とする。 - 特許庁

Further, the probiotic strain GM-080 inhibits specifically a phosphorylated c-Jun N-terminal kinase (p-JNK) and inhibits specifically expression of a Bcl-2-associated death promoter (Bad) and a Bcl-2-associated X protein (Bax).例文帳に追加

さらに、前記プロバイオティクス菌株ＧＭ−０８０は、リン酸化ｃ−Ｊｕｎ Ｎ末端キナーゼ（ｐｈｏｓｐｈｏｒｙｌａｔｅｄ ｃ−Ｊｕｎ Ｎ−ｔｅｒｍｉｎａｌ ｋｉｎａｓｅ；ｐ−ＪＮＫ）を特異的に抑制し、Ｂｃｌ−２関連死プロモーター（Ｂｃｌ−２−ａｓｓｏｃｉａｔｅｄ ｄｅａｔｈ ｐｒｏｍｏｔｅｒ；Ｂａｄ）及びＢｃｌ−２関連Ｘタンパク（Ｂｃｌ−２−ａｓｓｏｃｉａｔｅｄ Ｘ ｐｒｏｔｅｉｎ；Ｂａｘ）の発現を特異的に抑制する。 - 特許庁

The method of manufacturing the semiconductor storage device includes steps of: forming a silicon diode by sequentially depositing p-type silicon and n-type silicon in order; forming pillars by selectively removing the silicon diode; arranging a solution including perhydrosilazane polymer at peripheries of the pillars; and forming a silicon oxide film by heating the solution.例文帳に追加

半導体記憶装置の製造方法において、ｐ形シリコン及びｎ形シリコンを順次堆積させることにより、シリコンダイオードを形成する工程と、前記シリコンダイオードを選択的に除去してピラーを形成する工程と、前記ピラーの周囲に過水素化シラザン重合体を含む溶液を配置する工程と、前記溶液を加熱することにより、シリコン酸化膜を形成する工程と、を実施する。 - 特許庁

This production method for an optically active 3-cyclopentadienyl-1-propene derivative or an optically active 3-indenyl-1-propene derivative comprises reacting an allyl compound with a cyclopentadienyl metal salt or an indenyl metal salt using a catalyst system comprising a Pd complex and an optically active P-N type bidentate ligand.例文帳に追加

本発明は、アリル化合物とシクロペンタジエニル金属塩またはインデニル金属塩とをＰｄ錯体および光学活性Ｐ−Ｎ型２座配位子からなる触媒系を用いて反応させることを特徴とする光学活性３−シクロペンタジエニル−１−プロペン誘導体または光学活性３−インデニル−１−プロペン誘導体の製造方法を提供することにより上記目的を達成するものである。 - 特許庁

A deep ultraviolet light-emitting element structure of a group III nitride semiconductor comprises: an AlGaN/GaN short-period superlattice layer composed of AlGaN barrier layers and GaN well layers; and an n-type AlGaN layer and a p-type AlGaN layer that are disposed so as to vertically sandwich the AlGaN/GaN short-period superlattice layer.例文帳に追加

上記課題を解決するために、本発明のIII族窒化物半導体の深紫外発光素子構造は、ＡｌＧａＮ障壁層とＧａＮ井戸層とからなるＡｌＧａＮ／ＧａＮ短周期超格子層と、上記ＡｌＧａＮ／ＧａＮ短周期超格子層を上下に挟むように配置されるｎ型ＡｌＧａＮ層およびｐ型ＡｌＧａＮ層とを備えることを特徴とする。 - 特許庁

A MOS field-effect transistor is provided with a SOI substrate 30, where contact holes 13-1 and 13-2 are each bored in source/drain diffused layers 10 and 11 from above extending over an adjacent element isolation oxide film 7 so as to reach to a silicon substrate 1, and impurity ions are implanted into the exposed surface region of the silicon substrate 1 for the formation of P-N junctions.例文帳に追加

ＳＯＩ基板３０を用いたＭＯＳ型電界効果トランジスタにおいて、コンタクト孔１３−１，１３−２をソース・ドレイン拡散層１０，１１上から隣接する素子分離用の酸化膜７上に亘って、シリコン基板１に到達する深さに形成し、露出されたシリコン基板の表面領域に不純物をイオン注入してＰＮ接合を形成することを特徴としている。 - 特許庁

In the decoding circuit 70 of the display device which performs gradation display by selecting gradation voltages of a plurality of stages according to display signal bits D0 to D5, transmission paths for the respective gradation voltages are constituted by connecting a serial path of five N-type transistors T0a to T5a and a serial path of five P-type transistors T0b to T5b in parallel.例文帳に追加

表示信号ビットＤ０〜Ｄ５に応じて複数段階の階調電圧を選択することによって、階調表示を実行する表示装置のデコード回路７０において、各階調電圧の伝達経路を、５個のＮ型トランジスタＴ０ａ〜Ｔ５ａによる直列経路と、５個のＰ型トランジスタＴ０ｂ〜Ｔ５ｂによる直列経路とを並列接続して構成する。 - 特許庁

A solar cell manufacturing method includes the steps of coating a front surface of a semiconductor substrate with a dispersing agent containing either a p-type dopant or an n-type dopant, performing heat treatment on the dispersing agent to solidify the dispersing agent, partially removing and patterning the solidified dispersing agent, and dispersing the dopant from the patterned dispersing agent to form a dispersion layer on the front surface of the semiconductor substrate.例文帳に追加

半導体基板の表面上にｐ型ドーパントまたはｎ型ドーパントのいずれか一方を含む拡散剤を塗布する工程と、拡散剤を熱処理することによって固化させる工程と、固化した拡散剤の一部を除去して拡散剤をパターンニングする工程と、パターンニングされた拡散剤からドーパントを拡散させることにより半導体基板の表面に拡散層を形成する工程と、を含む、太陽電池の製造方法である。 - 特許庁

Using a side wall of the element, a mirror plane 7 with a flat bottom surface 1, or a funny mirror plane 8, the same post-incidence light which was incoming once is reflected regularly and irregularly many times to pass the light from P-type layer to I-type layer and from N-type layer to I-type layer.例文帳に追加

一度入射した入射後の光を高効率良く起電力への変換を行うために、光発電素子のＰＮ型層２，４、若しくは、ＰＩＮ型層半導体２，３，４に透明半導体を使用し、一度入射した光を素子の壁面、底面１の平らな鏡面７、若しくは、凹凸鏡面８で同じ光を何度も反射、乱反射させＰ型層からＩ型層、Ｎ型層からＩ型層へ光を横切らせる。 - 特許庁

The premix for the rigid polyurethane foam and/or the polyisocyanurate foam containing HFC-245fa is characterized by using at least one kind of compound selected from a linear saturated hydrocarbon or a cyclic saturated hydrocarbon having O, S, N and/or P in the molecule, which is in liquid state at room temperature, in mixing HFC-245fa with a polyol, as a vapor pressure depressant.例文帳に追加

ＨＦＣ−２４５ｆａとポリオールを混合する際、常温において液体で分子中に酸素、イオウ、窒素および／またはリン原子を有する鎖状飽和炭化水素類または環状飽和炭化水素類の少なくとも１種類から選ばれた化合物を蒸気圧低減剤として用いることを特徴とするＨＦＣ−２４５ｆａを含有する硬質ポリウレタンフォームまたはポリイソシアヌレートフォーム調製用のプレミックス。 - 特許庁

A field effect transistor uses carbon nanotubes as channels, wherein the drain electrode and the source electrode are connected in series with a plurality of carbon nanotubes, and carbon nanotubes 1, in contact with the gate via a gate insulating layer, are doped to have an n-type or a p-type, and carbon nanotubes 2, in contact with the source and drain electrodes, are doped in a complementary fashion with the carbon nanotubes 1.例文帳に追加

本発明に係る電界効果型トランジスタは、カーボンナノチューブをチャネルに用いる電界効果型トランジスタにおいて、ドレイン電極とソース電極が複数のカーボンナノチューブで直列に接続されていて、ゲートとゲート絶縁層を介して接しているカーボンナノチューブ１がｎ型またはｐ型にドーピングされて、ソースおよびドレイン電極と接触しているカーボンナノチューブ２がカーボンナノチューブ１とは相補的にドーピングされていることを特徴とする。 - 特許庁

In the MOS transistor circuit provided with a logic circuit connected between a high-voltage source VDD and a low-voltage source GND and a CMOS output circuit 14 that is connected between the two voltage sources and receives the output of the logic circuit, the CMOS output circuit 14 employs an enhancement P-channel MOS transistor EPMOS and a depletion N-channel MOS transistor DNMOS.例文帳に追加

高電位源ＶＤＤと低電位源ＧＮＤとの間に接続された論理回路と、前記２つの電位源との間に接続され前記論理回路の出力を入力とするＣＭＯＳ出力回路１４とを備えたＭＯＳトランジスタ回路において、前記ＣＭＯＳ出力回路１４はＰチャネルＭＯＳトランジスタＥＰＭＯＳはエンハンスメント型で、ＮチャネルＭＯＳトランジスタＤＮＭＯＳはデプレッション型で構成されていることを特徴とする。 - 特許庁

In the method for preparing a transistor having a semiconductor containing source and drain regions and a channel formation regions, a gate insulated film in contact with the semiconductor, and a gate electrode in contact with the gate insulated film; the source and drain regions are formed by adding N or P type impurities in the semiconductor and then radiating an Nd: YAG laser beam onto the semiconductor having the impurities added therein.例文帳に追加

ソース領域、ドレイン領域及びチャネル形成領域を含む半導体、該半導体に接したゲート絶縁膜並びに該ゲート絶縁膜に接したゲート電極を有するトランジスタの作製方法において、前記ソース領域及び前記ドレイン領域は、半導体にＮ型もしくはＰ型の不純物を添加した後、前記不純物が添加された半導体にＮｄ：ＹＡＧレーザー光を照射して形成されることを特徴とするトランジスタの作製方法。 - 特許庁

In the gallium nitride compound semiconductor laminate, a n-type layer, a luminous layer, and a p-type layer are formed on a substrate; the laminate is of a multi-quantum structure where the luminous layers are alternately laminated with well layers and barrier layers; and the well layer configuring the multi-quantum structure comprises well layers of uneven thicknesses and well layers of even thicknesses.例文帳に追加

基板上にｎ型層、発光層およびｐ型層を有し、該発光層が交互に井戸層と障壁層で積層された多重量子構造であり、かつ、該発光層がｎ型層とｐ型層で挟まれて配置された窒化ガリウム系化合物半導体積層物において、該多重量子構造を構成する井戸層は厚さが不均一な井戸層と厚さが均一な井戸層とからなることを特徴とする窒化ガリウム系化合物半導体積層物。 - 特許庁

The hot dip galvanized high strength steel sheet is obtained by applying hot dip galvanizing to a steel sheet having a steel composition comprising, by mass, 0.05 to 0.25% C, ≤2.0%例文帳に追加

溶融亜鉛めっき高強度鋼板は、質量％にて、C:0.05〜0.25%、Si:2.0%以下、Mn:0.8〜35、P:0.0010〜0.1%、S:0.0010〜0.０５%、N:0.0010〜0.010%、Al:0.01〜2.0％を含有し、残部鉄及び不可避的不純物からなる鋼組成を有し、 組織中に平均炭素量０．９％以上の残留オーステナイトを３％以上含有し、 板厚ｔの1/8t〜3/8ｔの範囲でのＭｎミクロ偏析が、式（１）を満たす範囲にある鋼板に、溶融亜鉛めっきが施されたことを特徴とする。 - 特許庁

The composite electrode has the oxidation reduction potential of p-doping almost the same as or higher than that of a conventional electrode using a conductive polymer, the oxidation reduction potential of n-doping lower than that of the conventional electrode using the conductive polymer, has substantially increased capacity compared with the conventional electrode, and low impedance characteristics.例文帳に追加

本発明の複合体電極は、ｐ−ドーピングの酸化還元電位が従来の導電性高分子を使用した電極のものとほぼ同等であるかあるいはより高く、ｎ−ドーピングの酸化還元電位が従来の導電性高分子を使用した電極のものよりも低く、従来の電極と比較して大幅に増加した容量を有する上に、低インピーダンス特性を有する。 - 特許庁

In a trench forming process, a trench 15 is formed that makes round parting both the n-type semiconductor region 13 and p-type semiconductor region 14 appearing adjacent on the top surface of the semiconductor substrate 9 and extends sufficiently deep, to penetrate the injection ranges 12 and 14 of the impurities from the top surface of the semiconductor substrate 9 to the reverse surface of the semiconductor substrate 9.例文帳に追加

トレンチ形成工程では、半導体基板９の表面に隣接して出現しているｎ型半導体領域１３とｐ型半導体領域１４の双方を分断して一巡するととともに半導体基板９の表面から半導体基板９の裏面に向けて不純物の注入範囲１２、１４を貫通する深さにまで伸びているトレンチ１５を形成する。 - 特許庁

Further, the semiconductor integrated circuit shown in Fig. has logic gates (G1, G2) using transistors such that either of a p-type MOS transistor and an n-type transistor has high threshold characteristics, so the transistor having the high threshold characteristics is selectively inserted into a signal path of either of signals (rising and falling) of two phases propagated in the circuit.例文帳に追加

また、図１に示す半導体集積回路は、ｐ型ＭＯＳトランジスタまたはｎ型トランジスタの一方に高しきい値特性のトランジスタを用いた論理ゲート（Ｇ１，Ｇ２）を有するため、回路を伝播する２相の信号（立ち上がりおよび立ち下り）のうちの何れか一方の信号経路に高しきい値特性のトランジスタを選択的に挿入することが可能になる。 - 特許庁

The hot dip galvanized high strength steel sheet is characterized by applying hot dip galvanizing to a steel steel having a steel composition containing, by mass, 0.01 to 0.20% C, ≤2.0%例文帳に追加

溶融亜鉛めっき高強度鋼板は、質量％にて、C:0.01%以上、0.20%以下、Si:2.0%以下、Al:0.010%以上、2.0%以下、Mn:0.5%以上、3.0%以下、P:0.08%以下、S:0.010%以下、N:0.010%以下を含有し、残部鉄および不可避的不純物よりなる鋼組成を有し、 組織がフェライトを主体とするフェライト・マルテンサイト組織であって、板厚ｔの1/8t〜3/8ｔの範囲でのＭｎミクロ偏析が、式（１）を満たす範囲にある鋼板に、 溶融亜鉛めっきが施されたことを特徴とする。 - 特許庁

This thermoelectric element includes two Cu-made electrodes 1 and 2, an n-shape SiC semiconductor bulk 4 provided on the electrode 1 via an Ni sheet 6, a p-type semiconductor bulk 5 provided on the electrode 2 via an Al sheet 8, and a single Cu-made metal electrode 3 provided on the semiconductor bulks 4 and 5 via Ni and Al sheets 7 and 9.例文帳に追加

熱電素子は、二つのＣｕ製の電極１，２と、電極１上にＮｉシート６を介して設けられるｎ型ＳｉＣ半導体バルク４と、電極２上にＡｌシート８を介して設けられるｐ型ＳｉＣ半導体バルク５と、半導体バルク４及び５上に、それぞれＮｉシート７及びＡｌシート９を介して、設けられる一つのＣｕ製金属電極３とを備えて構成される。 - 特許庁

To reduce the number of PEPs, improve throughput, and reduce the cost by simultaneously implanting impurities into a capacity region and each region of the source and drain of each N-type and P-type TFT, by utilizing features that an original impurity conductivity-type stays even if an opposing impurity is implanted into an already implanted impurity region in the manufacturing process of a TFT array.例文帳に追加

ＴＦＴアレイの製造過程にあって、既に注入済の不純物領域に、後から相対する不純物を注入しても、元の不純物導電型のままであるという特徴を生かして、容量領域とＮ型、Ｐ型の各ＴＦＴのソース、ドレインの各領域の不純物注入を同時に行うようにしてＰＥＰ数を低減し、スループットを向上し併せてコストを低減する。 - 特許庁

When the steel sheet having a prescribed width W is rolled, a limitation is placed on the number of sheets continuously rolling the steel sheet having width W, the Q sheets of the steel sheet having the width (W+ΔW) which is wider than the steel sheet having the width W are rolled after rolling P sheets of the steel sheet having the width W within the limited number and such rolling is repeated N times.例文帳に追加

所定の板幅Ｗを有する鋼板を圧延するに際して、板幅Ｗの鋼板を連続して圧延する本数に制限を設け、板幅Ｗの鋼板をその制限本数内でＰ本圧延した後、板幅Ｗの鋼板より広い板幅Ｗ＋ΔＷを有する鋼板をＱ本圧延するようにし、そのような圧延をＮ回繰り返す。 - 特許庁

A light-emitting diode contains n-type or p-type laminated gallium nitride compound semiconductor light-emitting elements; and fluorescent paints or fluorescent pigments that emit the visible light of wavelength longer than excitation wavelength through excitation, by the visible light emitted from the above gallium nitride compound semiconductor light-emitting elements to compensate the colors of the above gallium nitride compound semiconductor light-emitting elements.例文帳に追加

発光ダイオードは、ｎ型及びｐ型に積層されてなる窒化ガリウム系化合物半導体発光素子と、前記窒化ガリウム系化合物半導体発光素子からの可視光により励起されて、励起波長よりも長波長の可視光を出して前記窒化ガリウム系化合物半導体発光素子の色補正をする蛍光染料又は蛍光顔料とを有する。 - 特許庁

Thus, by separating the transfer fixing roller 27 and the intermediate transfer belt 25, melted toner is not attached to the intermediate transfer belt 25 even when recording paper P stopped while passing through a pressurizing nip N is pulled out in the paper transport direction or in the direction opposite to the paper transport direction and the toner sticking to the intermediate transfer belt 25 is prevented.例文帳に追加

このように転写定着ローラ２７と中間転写ベルト２５を離間さることにより、加圧ニップＮを通過中に止まった記録紙Ｐを用紙搬送方向、あるいは用紙搬送と逆方向に引き抜いても、中間転写ベルト２５に溶融トナーが付着することがなく、中間転写ベルト２５でのトナー固着を防ぐことができる。 - 特許庁

The composition contains an ingredient that prevents photoaging from MED (Minimum Erythema Dose) or <MED radiation, such as a retinoid, certains other compounds (such as N-acetylcysteine, 2-furyldioxime, and vitamin C) and optionally other MMP (matrix metalloproteinase) inhibitors such as tetracyclines, and/or compounds that inhibit the P-450-mediated metabolism of retinoids such as ketoconazole, and other azole compounds.例文帳に追加

この組成物は、ＭＥＤおよびＭＥＤ未満での放射からの光老化を防止するレチノイドなどの成分と、他の特定の化合物（Ｎ−アセチルシステイン、２−フリルジオキシム、ビタミンＣなど）と、任意に、テトラサイクリンなどの他のＭＭＰ阻害剤および／または、レチノイドのＰ４５０媒介代謝を阻害するケトコナゾールなどの化合物および他のアゾール化合物と、を含んでいる。 - 特許庁

Further, even when introduction conditions of the n type or p type impurities and heating conditions of a semiconductor substrate 1 in well formation are predetermined, the reverse withstand voltage of the diode can optionally be set by adjusting the interval of the border area Ad, so the diode can be formed by using the well forming stage in an ordinary CMOS process.例文帳に追加

またｎ型およびｐ型の不純物の導入条件や、ウェル形成時における半導体基板１の加熱条件が予め決まっている場合でも、境界領域Ａｄの間隔を調節することでダイオードの逆方向耐電圧を任意に設定できるので、通常のＣＭＯＳプロセスでのウェル形成工程を用いてダイオードを形成できる。 - 特許庁

The metal having the work function lower than that of Ni is contained in the gate electrode 31a and the metal having the work function higher than that of Ni is contained in the gate electrode 31b whereby a threshold voltage can be lowered in both of the n-channel type MISFET 30a and the p-channel type MISFET 30b.例文帳に追加

ゲート電極３１ａにＮｉの仕事関数よりも低い仕事関数を有する金属を含有させ、ゲート電極３１ｂにＮｉの仕事関数よりも高い仕事関数を有する金属を含有させることで、ｎチャネル型ＭＩＳＦＥＴ３０ａとｐチャネル型ＭＩＳＦＥＴ３０ｂの両方で低しきい値電圧化が可能になる。 - 特許庁

In the case of N<M, the flag F=1 is set and the electrostatic charging state of toners for colors is beforehand restored only when the number L of image formation times in the monochromatic mode after the previous image formation (including the formation of reference patterns for image stabilization regulation) in the color mode is greater than a prescribed value P (Yes in S402 and No in S403).例文帳に追加

Ｎ＜Ｍである場合には、Ｍ≦２Ｎで、かつ、前回にカラーモードでの画像形成（画像安定化調整用の基準パターンの形成含む）後のモノクロモードでの画像形成回数Ｌが所定値Ｐよりも大きい場合にのみ（Ｓ４０２でＹｅｓ、Ｓ４０３でＮｏ）フラグＦ＝１にし、カラー用トナーの帯電状態を事前に回復させておく。 - 特許庁

The sensor part of the infrared detection device of thermal-type forms the micro air bridge structure 11 on the SOI substrate 27 by the ICP dry etching process, the semiconductor diode part 18 comprising a plurality of p-n junction diodes in its active region 12 is formed, and the metal reflecting film 15 and the infrared-absorbing layer 14 are provided there, in this order.例文帳に追加

熱型赤外線検出装置のセンサ部は、ＳＯＩ基板２７上にＩＣＰドライエッチングプロセスによってマイクロエアブリッジ構造体１１を形成し、その活性領域１２に複数のｐｎ接合ダイオードからなる半導体ダイオード部１８を形成し、その上面に金属反射膜１５および赤外線吸収層１４を順に設ける。 - 特許庁

In the quantum well active layer 107, two compressive strain quantum well layers of InGaAsP and two barrier layers are arranged alternately such that an n-side barrier layer is present on the lower guide layer 105 side and a p-side barrier layer is present on the upper guide layer 109 side.例文帳に追加

上記量子井戸活性層１０７は、ＩｎＧａＡｓＰからなる２層の圧縮歪量子井戸層および２層の障壁層が交互に配置され、下ガイド層１０５側にｎ側障壁層を有するようにかつ上ガイド層１０９側にｐ側障壁層を有するように積層されており、ｎ側障壁層の厚さをホールがトンネルしにくい１３０Åとする。 - 特許庁

The thermoelectric conversion device comprises a plurality of cascade semiconductor elements each consisting of at least two p-type semiconductor elements Ph, Pc and n-type semiconductor elements Nh, Nc connected alternately in cascade, and opposing heat exchange substrates 1, 2 juxtaposed on the opposing surfaces such that the opposite ends of adjoining cascade semiconductor elements become different types of semiconductor element.例文帳に追加

熱電変換装置は、少なくとも２個のＰ型半導体素子Ｐｈ，Ｐｃ及びＮ型半導体素子Ｎｈ，Ｎｃを交互にカスケード接続してなる複数のカスケード半導体素子と、隣接するカスケード半導体素子同士の両端が異なる型の半導体素子となるように対向面に並設した対向する熱交換基板１，２を備える。 - 特許庁

A p type and n type electrical conductivity type and the carrier concentration thereof are controlled by using both or either of the aluminum carbide and the silicon nitride as the additive materials whose content is 0.001 to 50 wt.% and adjusting the compounding ratios of the aluminum carbide and the silicon nitride and the amount of the additive materials to be added.例文帳に追加

上記添加材の添加量は重量比０．００１〜５０重量％とし、さらに添加材として炭化アルミニウムと窒化珪素の両方又はいずれか一方とし、炭化アルミニウム及び窒化珪素の配合比や、添加材の添加量を調節することにより、ｐ型・ｎ型電気伝導型とそのキャリア濃度を制御するものである。 - 特許庁

Further, a p-type fourth semiconductor region 12 formed on an entire major surface 11A of the substrate 11 as the other side is joined to the second semiconductor region 13, an n-type third semiconductor region 15 formed on an entire major surface 11B of the substrate 11 as its one side is joined to the first semiconductor region 14.例文帳に追加

更に、第２半導体領域１３にはシリコン基板１１の他方の主面１１Ａ側に全体に形成されたｐ型の第４半導体領域１２が接合され、第１半導体領域１４にはシリコン基板１１の一方の主面１１Ｂ側の全面に亙って形成されたｎ型の第３半導体領域１５が接合されている。 - 特許庁

The logic device 20 controls the voltage level of the second n-type doped region 28 by using the second gate 30, generates channel hot hole or channel hot electron in the p-type substrate 22 by controlling the voltage level of the first gate 24, changes a threshold voltage of the first gate 26 by using the channel hot hole or channel hot electron, and changes data stored in the logic device 20.例文帳に追加

ロジックデバイス２０は第二ゲート３０を利用して第二Ｎ型ドープ領域２８の電圧レベルを制御し、第一ゲート２４の電圧レベルを制御してＰ型基板２２にチャンネルホットホールまたはチャンネルホットエレクトロンを発生し、該チャンネルホットホールまたはチャンネルホットエレクトロンを利用して第一ゲート２６の閾値電圧を変え、ロジックデバイス２０に貯蔵されるデータを変える。 - 特許庁

At the time of forming a striped P+ boron-implanted area 3a having a uniform width from the front surface to the rear surface of an N+ silicon wafer 1, it is necessary to form a uniform vertical boron distribution by continuously changing the acceleration energy of implanted boron ions and the range of boron in the wafer 1.例文帳に追加

本発明の半導体装置の製造方法は、半導体にイオンを選択的に照射することにより半導体中に第１、第２導電型の領域を形成する際、加速エネルギーと照射領域幅とを制御することにより半導体中の第１、第２導電型の領域がイオンの照射方向に沿って一様な幅と濃度とを有するようにして良好なスーパージャンクションを形成する。 - 特許庁

In the thermosensitive recording medium comprising a support overlaid with a thermosensitive recording layer including colorless or light-colored basic leuco dye and electron acceptive developer and a protective layer, 3-(N-ethyl-p ethylphenol amino)-6-methyl-7-anilinofluoran is included as the electron donative lueco dye in the thermosensitive recording layer and, at the same time the protective layer includes powdered cellulose in order to manifest excellent effects.例文帳に追加

支持体上に、無色又は淡色の塩基性ロイコ染料及び電子受容性顕色剤を含有する感熱記録層と保護層とを設けた感熱記録体であって、該感熱記録層が、電子供与性ロイコ染料として、３−（Ｎ−エチル−ｐメチルフェニルアミノ）−６−メチル−７−アニリノフルオランを含有し、且つ該保護層中が粉末セルロースを含有させることにより優れた効果が発現する。 - 特許庁

In the image display system containing a light-emitting element having a plurality of photosensors, each photosensor comprises the PIN diode, including an N-type dope semiconductor region, a P-type dope semiconductor region and an intrinsic semiconductor region formed therebetween, and an isolated control gate covering the intrinsic semiconductor region, wherein the isolated control gate provides the PIN diode, having controllable electrical characteristics with respect to saturation photocurrent under a saturation voltage.例文帳に追加

複数の光センサを有する発光素子を含む画像表示システムであって、各光センサは、Ｎ型ドープ半導体領域、Ｐ型ドープ半導体領域と、その間に形成された真性半導体領域を含むＰＩＮダイオード、及び前記真性半導体領域を覆う絶縁された制御ゲートを含み、前記絶縁された制御ゲートは、飽和電圧下の飽和光電流に対して制御可能な電気特性を有するＰＩＮダイオードを提供するシステム。 - 特許庁

The high strength thick steel plate having excellent arrest properties in the Z direction has a chemical composition comprising 0.01 to 0.12% C, ≤0.50% Si, 0.4 to 2% Mn, ≤0.05% P, ≤0.008% S, 0.002 to 0.05% Al, ≤0.01%例文帳に追加

C：0.01〜0.12％、Si≦0.50％、Mn：0.4〜2％、P≦0.05％、S≦0.008％、Al：0.002〜0.05％、N≦0.01％、Nb：0.003〜0.1％を含み、〔C＋（Mn／6）＋（Cu／15）＋（Ni／15）＋（Cr／5）＋（Mo／5）＋（V／5）〕：0.32〜0.40を満たし、残部はFeと不純物の化学組成を有し、板厚中心部における有効結晶粒径≦25μmで、C断面における板厚1／4位置を中心として、Z方向で特定長さを有する任意の直線と交差する有効結晶粒の粒界数NzとC方向で前記と同じ特定長さを有する任意の直線と交差する有効結晶粒の粒界数Ncとの比Nz／Ncが1.05以上のＺ方向のアレスト特性に優れた高強度厚肉鋼板。 - 特許庁

The method of manufacturing the conductive silicon nitride film includes: a first step of forming a microcrystalline silicon film doped into an n-type or a p-type; and a second step of forming the conductive silicon nitride film by irradiating the microcrystalline silicon film with plasma including nitrogen to nitride the microcrystalline silicon film; wherein a dilution rate of material gas, introduced when forming the microcrystalline silicon film in the first step, is 150 to 600.例文帳に追加

本発明の導電性窒化シリコン膜の製造方法は、ｎ型またはｐ型にドーピングされた微結晶シリコン膜を形成する第１ステップと、該微結晶シリコン膜に対し、窒素を含むプラズマを照射して微結晶シリコン膜を窒化することにより、導電性窒化シリコン膜を形成する第２ステップとを含み、第１ステップにおいて、微結晶シリコン膜を形成するときに導入される材料ガスの希釈率は、１５０以上６００以下であることを特徴とする。 - 特許庁

The light emitting device comprises a light emitting element 2 composed of an n-type clad layer 3 of a GaAs compound single crystal film, an active layer 4 and a p-type clad layer 5 laminated one above another on the upside of a substrate 1 and the element 2 is energized to recombine electrons with holes in the active layer 4, thereby causing the emitting element 2 to emit a light.例文帳に追加

基板１の上面に、ＧａＡｓ系化合物半導体の単結晶薄膜から成るｎ型クラッド層３、活性層４及びｐ型クラッド層５を積層してなる発光素子２を備え、該発光素子２に通電しながら活性層４内で電子と正孔とを再結合させることによって発光素子２を発光させる半導体発光装置において、前記発光素子２の活性層４に、Ｚｎを不純物として１×１０^19個／ｃｍ^3〜２×１０^20個／ｃｍ^3の密度でドーピングする。 - 特許庁

The thickness of the oxide layer in the first zone is larger than that of the oxide layer in the second zone, the thickness of the oxide layer in a transition region 108 between the first and second zones gradually decreases from the first zone toward the second zone, and a p-n junction part 114 between the first and second regions terminates at the trench adjacent to the transition region of the oxide layer.例文帳に追加

第１の区域における酸化物層の厚さは第２の区域における酸化物層の厚さよりも厚く、第１及び第２区域の間の遷移領域１０８における酸化物層の厚さは、第１の区域から第２の区域へと徐々に薄くなり、第１の領域と第２の領域との間のＰＮ接合部１１４は、酸化物層の遷移領域に隣接したトレンチで終端をなす。 - 特許庁

The thermoelement module is provided where conductive metal electrodes are jointed to the facing surfaces of a plurality of facing substrates, respectively, and a plurality of n-type thermoelectric semiconductor elements and p-type thermoelectric semiconductor elements are adjoined with the metal electrode in between.例文帳に追加

対向する複数枚の各基板の対向面にそれぞれ導電性の金属電極を接合し、該金属電極を介して複数のｎ型及びｐ型の熱電半導体素子を互に隣り合せて配設してなる熱電素子モジュールにおいて、各熱電半導体素子の電極との接続面以外の面に、下記（ａ）〜（ｄ）の被膜形成性成分から選ばれる被膜を施すと共に、隣り合う熱電素子同士を離間させて配設する。 - 特許庁

The metal ions controlling the valence electron or forming the solid solution possess valence larger than or equal to that of the metal ions composing the metal oxide when an inorganic oxide for a carrier is an n-type semiconductor, and the metal ions controlling the valence electron or forming the solid solution possess valence smaller than or equal to that of the metal ions composing the metal oxide when the metal oxide is a p-type semiconductor.例文帳に追加

価電子制御あるいは固溶体形成を行う金属イオンは、担体無機酸化物がｎ型半導体である場合、金属酸化物を構成する金属イオンよりも大きな価数もしくは同等の価数を有し、前記金属酸化物がｐ型半導体である場合、金属酸化物を構成する金属イオンよりも小さな価数もしくは同等の価数を有するものが選択される。 - 特許庁

In the oscillation start detection circuit for detecting oscillation start when transmitting output from an oscillation inverter 1 to an internal circuit, a transmission gate 11 where output from the oscillation inverter 11 is inputted is provided, thus utilizing a dead zone voltage that is generated by applying middle potential to the gate of the P-channel type MOS transistor and the N-channel type MOS transistor of the transmission gate 11.例文帳に追加

本発明は、発振インバータ１からの出力を内部回路に伝達する際の発振開始を検知する発振開始検知回路において、前記発振インバータ１からの出力が入力されるトランスミッションゲート１１を設け、当該トランスミッションゲート１１のＰチャネル型ＭＯＳトランジスタとＮチャネル型ＭＯＳトランジスタのゲートに中間電位を印加することにより発生する不感帯電圧を利用するものである。 - 特許庁

When the divided clock signals are inputted into DFFs 1, 2, and 3 constituting in a dividing circuit, the gm of the N-type or P-type MOS transistor can be set higher than in the conventional cases, so that a single-phase clock drive dividing circuit can be improved much further in frequency characteristics than the conventional.例文帳に追加

単相クロックＣＬＫ０をそれぞれｎＭＯＳトランジスタ駆動用クロック信号ＣＬＫ１及びｐＭＯＳトランジスタ駆動用クロック信号ＣＬＫ２に分割し、分割されたクロック信号を分周回路を構成するＤＦＦ１、２、３回路に入力すると、ｎ型、ｐ型のＭＯＳトランジスタのそれぞれのｇｍを従来よりも大きく設定するので、分周の周波数特性を従来よりも大幅に伸ばすことが可能となる。 - 特許庁