「a N p」に関連した英語例文の一覧と使い方(109ページ目) - Weblio英語例文検索

An interpolation parameter formation section 210 refers to the color signal P, reads lattice point data from an n-dimensional LUT, computes interpolation parameters from a plurality of lattice point data, and sends them to an interpolation operation section 220.例文帳に追加

補間パラメータ生成部２１０は、色信号Ｐを参照してｎ次元ＬＵＴから格子点データを読み出し、複数の格子点データから補間パラメータを計算して補間演算部２２０へ送る。 - 特許庁

Then the surface-emitting laser device includes a p-side electrode 113 provided surrounding an emitting area on an emitting surface to emit laser light, and an n-side electrode 114 on the substrate 101 side.例文帳に追加

そして、レーザ光が射出される射出面上に、射出領域を取り囲んで設けられたｐ側の電極１１３と、基板１０１側に設けられたｎ側の電極１１４とを有している。 - 特許庁

Moreover, the photodiode part 2 comprises a plurality of photodiodes which are constituted by alternately and successively laminating p-type semiconductor regions 2a, 2c and 2e, and n-type semiconductor regions 2b, 2d.例文帳に追加

また、フォトダイオード部２は、ｐ型の半導体領域２ａ，２ｃ，２ｅとｎ型の半導体領域２ｂ，２ｄとが、交互に順次積層することにより構成されている、複数のフォトダイオードから成る。 - 特許庁

The mach-zehnder optical modulators 2 and 3 each includes an undoped layer 20 which includes an active layer 12, an n-type InP clad layer 11 and a p-type InP clad layer 14 which include the undoped layer 20 therebetween.例文帳に追加

マッハツェンダ型光変調器２，３の各々は、活性層１２を含むアンドープ層２０と、アンドープ層２０を挟むｎ型ＩｎＰクラッド層１１及びｐ型ＩｎＰクラッド層１４とを有する。 - 特許庁

Faults or impurities existing at the region near the surface of a semiconductor can be evaluated with high sensitivity, by conducting current detection electron spin resonance measurement using this p-n junction diode for evaluation.例文帳に追加

この評価用ｐｎ接合ダイオ−ドを用いて電流検知電子スピン共鳴測定を行うことによって、半導体表面付近に存在する欠陥や不純物の高感度な評価が可能になる。 - 特許庁

In an n-type semiconductor substrate 105, a through-hole 105c penetrating from one principal surface side to the other principal surface side is formed between adjacent p-type impurity diffusion regions 109.例文帳に追加

ｎ型半導体基板１０５には、隣接するｐ型不純物拡散領域１０９間に、一方の主面側から他方の主面側に貫通する貫通孔１０５ｃが形成されている。 - 特許庁

Thereafter, the silicide process (including at least a kind of Ni, Ti, Co, Pd, Pt, and Er) is conducted to each gate electrode, source region and drain region of the n-channel MISFET and p-channel MISFET.例文帳に追加

その後、Ｎチャネル型ＭＩＳＦＥＴおよびＰチャネル型ＭＩＳＦＥＴの各ゲート電極、ソース領域およびドレイン領域にシリサイド化（Ni,Ti,Co,Pd,Pt,Erのうち少なくとも一種類を含む）を行う。 - 特許庁

On the surface 1A, an N-type semiconductor layer 2 and P-type semiconductor layer 3 are sequentially epitaxial-grown, with a PN junction surface 5 which contributes light emission formed at the interface.例文帳に追加

この表面１Ａ上に、Ｎ型半導体層２およびＰ型半導体層３が順にエピタキシャル成長させられていて、これらの界面に、発光に寄与するＰＮ接合面５が形成されている。 - 特許庁

Selection transistors are characterized in that an N-channel MOS transistor 2 and a P-channel MOS transistor 3 are connected in parallel, and the word line and an inversion word line are connected to gates.例文帳に追加

選択トランジスタがＮチャンネルＭＯＳトランジスタ２とＰチャンネルＭＯＳトランジスタ３とを並列接続され、ゲートにそれぞれワード線と反転ワード線とが接続された構成であることを特徴とする。 - 特許庁

In this configuration, the both driving currents in the n-channel transistor Qn and the p-channel transistor Qp can be increased without changing the sizes of the active regions A and the device isolation region IS.例文帳に追加

この構成により、活性領域Ａ、素子分離領域ＩＳの寸法を変更することなく、ｎチャネルトランジスタＱｎとｐチャネルトランジスタＱｐの駆動電流をともに増加させることができる。 - 特許庁

A plurality of p guard ring layers 34 are formed by dispersion on the other surface of the n-layer 31 with intervals between each other selectively and in flat stripes, and conduits are formed and filled with insulators 37.例文帳に追加

ｎ- 層31の他方の表面には複数のｐガードリング層34が互いに間隔をおいて選択的、且つ、平面ストライプ状に拡散形成され、溝が形成されて絶縁物37で埋め込まれている。 - 特許庁

Since the P contact 11 and N contact 12 are exposed through the washing process, exhaust heat property is good, a service life still becomes longer, the gold line is not disconnected, and the occurrence of halation is also prevented.例文帳に追加

水洗過程によってＰコンタクト１１とＮコンタクト１２とは露出するので、排熱性がよく、使用寿命も更に長くなり、金線は破断することなく、光暈け現象の発生も避けられる。 - 特許庁

The difference signal local bit extract means 200 extracts M bits from the LSB of the vicinity difference signal D of the N-bit image input signal X to generate a difference local bit signal P.例文帳に追加

差分信号局所ビット抽出手段２００は、Ｎビット画像入力信号Ｘの近傍差分信号ＤのＬＳＢからＭビットを抽出し、差分局所ビット信号Ｐを生成する。 - 特許庁

In addition, one impurity 106 is introduced into a region within 30 nm from the surface of the semiconductor layer 101 between the p-type region 102 and the n-type region 103.例文帳に追加

加えて、ｐ型領域１０２とｎ型領域１０３とに挟まれた半導体層１０１の表面より３０ｎｍ以内の領域に導入された１個の不純物１０６を備えている。 - 特許庁

To provide an element isolation structure for semiconductor device which can suppress the occurrence of parasitic transistors, while the breakdown voltage is secured in a junction and trench isolation structure combining the P-N junction isolation and trench insulating isolation.例文帳に追加

ＰＮ接合分離とトレンチ絶縁分離を組み合わせた接合・トレンチ分離構造において、耐圧を確保しつつ寄生トランジスタ動作を抑制できる半導体装置の素子分離構造を提供する。 - 特許庁

In such a case, AD conversion processing of (n) bits is performed iteratively W times upon each of the P phase and the D phase of the pixel signal voltage Vx, and they are added to carry out digital integration processing.例文帳に追加

この際、画素信号電圧ＶｘのＰ相・Ｄ相のそれぞれについてｎビットのＡＤ変換処理をＷ回繰り返して行ない、それらを加算してデジタル積分処理を実行する。 - 特許庁

Also, a phosphorus ion 21 is implanted on condition that it stays on the insulating film 13 for the implantation mask at the P-type region forming position 9 and it stays in the SOI layer 5 at the N-type region forming position 11.例文帳に追加

また、リンイオン２１を、Ｐ型領域形成位置９では注入マスク用絶縁膜１３に留まり、Ｎ型領域形成位置１１ではＳＯＩ層５に留まる条件で注入する。 - 特許庁

The gate electrode layer 640 has at least one through-hole 642, and a third N type impurity layer 624 is provided in the P type well region 614 being opposite to the through-hole 642.例文帳に追加

ゲート電極層６４０は、少なくとも一つの貫通孔６４２を有し、貫通孔６４２に対向するＰ型ウエル領域６１４に、第３のＮ型不純物層６２４が設けられている。 - 特許庁

A semiconductor substrate 1 for constituting the reverse-blocking three-terminal thyristor has first, second, and third N-type semiconductor regions N1, N2, and N3 and first and second P-type semiconductor regions P1 and P2.例文帳に追加

逆阻止３端子サイリスタを構成するための半導体基体１は第1、第２及び第３のＮ型半導体領域Ｎ1、Ｎ2、Ｎ3と第１及び第２のＰ形半導体領域Ｐ1、Ｐ2とを有する。 - 特許庁

Erasing action is carried out by sequentially impressing a forward bias to the p-type well region 2 and the n-type impurity region 3 to generate hot carriers, and by injecting them into the insulating layer 7 for charge storage.例文帳に追加

ｐ型ウエル領域２とｎ型不純物領域３とに順バイアスを印加することによりホットキャリアを生成して電荷蓄積用絶縁層７に注入することで消去動作が行なわれる。 - 特許庁

The semiconductor laser 1 has optical reflection surfaces 1c, 1d on the end faces of a light waveguide having an optical layer held between an n- and p-clad layers in its light wave guiding direction.例文帳に追加

半導体レーザ１は、活性層がｎ型クラッド層とｐ型クラッド層とにより挟まれてなる光導波路の当該光導波方向の両端面に光反射面１ｃ，１ｄが形成されている。 - 特許庁

An N-type semiconductor region 14 composed of gallium nitride, an active layer 15 composed of gallium indium nitride and a P-type semiconductor region 16 composed of gallium nitride are formed in order on the titanium nitride layer 12.例文帳に追加

窒化チタン膜１２の上に窒化ガリウムから成るｎ形半導体領域１４、窒化ガリウムインジウムからなる活性層１５、窒化ガリウムから成るｐ形半導体領域１６を順次に形成する。 - 特許庁

Thereby, when the semiconductor device is formed, the contact resistances in the interfaces between wiring metal layers and a silicon layer can be simultaneously reduced on the N-type semiconductor layer and on the P-type semiconductor layer.例文帳に追加

これにより半導体装置を形成すると、配線の金属とシリコンとの界面の接触抵抗をＮ型半導体層上とＰ型半導体層上とで同時に低減する事ができる。 - 特許庁

Holes generated by light absorption of input light in a semiconductor optical waveguide layer are pulled out from an electrode shared with the second n-type semiconductor layer via the p-type semiconductor areas.例文帳に追加

入力光が半導体光導波層において光吸収されて発生したホールは、このｐ型半導体領域を介して、第２のｎ型半導体クラッド層と共通の電極から引き抜かれる。 - 特許庁

An error correction data adding section arranges recorded data including user data in a data byte matrix of M rows and N columns, and adds error correction data of P-byte to at least each column to generate data blocks.例文帳に追加

誤り訂正データ付加部は、ユーザデータを含む記録データをＭ行Ｎ列のデータバイト行列に配列し、少なくとも各々の列に対してＰバイトの誤り訂正データを付加してデータブロックを生成する。 - 特許庁

The performance of the pair of the P-MOS transistor and the N-MOS transistor can be controlled by making on-off selectively controllable according to the data in a register which includes the switching means.例文帳に追加

前記スイッチ手段を内蔵するレジスタのデータにしたがって選択的にオン‐オフ制御可能とすることにより、前記１対のＰ-ＭＯＳトランジスタ及びＮ-ＭＯＳトランジスタの能力を制御可能とした。 - 特許庁

The gate electrode 6 of the n-channel type MIS transistor (Qn) is formed of an Ni (nickel) silicide film, and the gate electrode 7 of the p-channel type MIS transistor (Qp) is formed of a Pt (platinum) film.例文帳に追加

また、ｎチャネル型ＭＩＳトランジスタ（Ｑｎ）のゲート電極６は、Ｎｉ（ニッケル）シリサイド膜で構成され、ｐチャネル型ＭＩＳトランジスタ（Ｑｐ）のゲート電極７は、Ｐｔ（プラチナ）膜で構成されている。 - 特許庁

In order to form the organic semiconductor layer 16, fine particles of two kinds of organic semiconductors of n-type and p-type are dispersed mixedly, at first, into an aqueous medium using a ferrocene derivative to produce the dispersion liquid of micelle.例文帳に追加

有機半導体層１６を積層するために、まず、ｎ型及びｐ型の２種類の有機半導体微粒子を、フェロセン誘導体を用いて水性媒体中に混合分散し、ミセル分散液を得る。 - 特許庁

The nitride semiconductor device 100 includes p-type first nitride semiconductor layers 6a, 6b in which magnesium is contained on a part of the surface of an n-type third nitride semiconductor layer 4.例文帳に追加

窒化物半導体装置１００は、ｎ型の第３窒化物半導体層４の表面の一部にマグネシウムが含有されているｐ型の第１窒化物半導体層６ａ、６ｂを備えている。 - 特許庁

The substrate 10 is cut by cleaving to form an LD bar, the LD bar is laminated so that the n-side electrode 40 and the p-side electrode 30 are opposed to each other to thereby form a cover film on the cut surface.例文帳に追加

基板１０を劈開により切断してＬＤバーとし、ＬＤバーをｎ側電極４０とｐ側電極３０とを互いに対向させて積み重ね、切断面に被覆膜を形成する。 - 特許庁

An electric field generated between the light receiving section 13 and a p+ layer 11 or an n+ layer 12 is released compared with the case where such the opposite region is not provided, and breakdown phenomenon hardly occurs.例文帳に追加

このような対向領域が設けられていない場合と比べ、受光部１３とｐ＋層１１またはｎ＋層１２との間に生ずる電界が緩和され、ブレークダウン現象が発生しにくくなる。 - 特許庁

An N channel charge transfer transistor MN2 and a P channel charge transfer transistor MP2 are connected in series, and their gates are connected with the other terminals of the first flying capacitor C1.例文帳に追加

また、Ｎチャネル型の電荷転送トランジスタＭＮ２とＰチャネル型の電荷転送トランジスタＭＰ２が直列に接続され、それらのゲートには第１のフライングコンデンサＣ１の他方の端子が接続されている。 - 特許庁

The nonoriented silicon steel sheet has a composition consisting of, by weight, ≤0.005% C, ≤4% Si, 0.05-1.5% Mn, ≤0.2% P, ≤0.02% S, ≤0.005% N, 0.01-1% Al, ≤0.003% O and the balance essentially Fe.例文帳に追加

重量％でＣ：0.005％以下、Si：４％以下、Mn：0.05〜1.5％、Ｐ：0.2％以下、Ｓ：0.02％以下、Ｎ：0.005％以下、Al：0.01％〜１％、Ｏ：0.003％以下を含有し、残部が実質的にFeからなる無方向性電磁鋼板。 - 特許庁

By applying negative voltage to the light-shielding film 315 and the transparent conductive film 321, a p^++-type inversion region 329 is formed at the surface layer part of the n-type photoelectric conversion region 303.例文帳に追加

この遮光膜３１５および透明導電膜３２１にマイナス電圧を印加することにより、Ｎ型光電変換領域３０３の表層部にＰ^++型反転領域３２９を形成する。 - 特許庁

After a node N53 outputting an output signal OUT is charged to an external power source potential exvdd by a N channel MOS transistor 96, a ternary circuit 44 outputting a shared gate signal charges the node N53 to a boosting power source potential VPP by making the N channel MOS transistor 96 a non-conduction state and making a P channel MOS transistor 92 conduct.例文帳に追加

シェアードゲート信号を出力する３値回路４４は、出力信号ＯＵＴを出力するノードＮ５３をまずＮチャネルＭＯＳトランジスタ９６によって外部電源電位ｅｘｖｄｄに充電した後に、ＮチャネルＭＯＳトランジスタ９６を非導通状態にし、ＰチャネルＭＯＳトランジスタ９２を導通させることにより、ノードＮ５３を昇圧電源電位ＶＰＰに充電する。 - 特許庁

Gettering sites 31 absorbing crystal defects 30 generated in a drift region 20 are arranged at part positions except the drift region 20 as an operation region on the main surface side of the N-type semiconductor layer 1 between the P-type well region 4 and an N+ type drain region 2.例文帳に追加

ｐ形ウェル領域４とｎ^^^+形ドレイン領域２との間におけるｎ形半導体層１の主表面側の動作領域たるドリフト領域２０以外の部位に、ドリフト領域２０に発生した結晶欠陥３０を吸収するゲッタリングサイト３１が設けられている。 - 特許庁

An electrode 17 to be connected with the P-type layer 12 as well as an electrode 18 to be connected with the channel stopper layer 14 are formed on the insulating film 16, and a high-concentration N+-type layer 19 as well as an electrode 20 to be connected with the layer 19 are formed on the rear surface of the N-type substrate 11.例文帳に追加

絶縁膜１６上にＰ型層１２と接続される電極１７、チャネルストッパ層１４と接続される電極１８が形成されＮ型基板１１の裏面には高濃度のＮ^+ 型層１９及びこのＮ^+ 型層１９に接続される電極２０が形成されている。 - 特許庁

A first upper electrode 16 is formed on the n-type thermoelectric materials 15B on the first lower electrode 13 and the p-type thermoelectric materials 15A on the second lower electrode 13, and the second upper electrode 16 is formed on the n-type thermoelectric materials 15B on the second lower electrode 13.例文帳に追加

第１下部電極１３上のＮ型熱電材料１５Ｂ上、及び第２下部電極１３上のＰ型熱電材料１５Ａ上には第１上部電極１６が形成され、第２下部電極１３上のＮ型熱電材料１５Ｂ上には第２上部電極１６が形成されている。 - 特許庁

In the single carrier mode, the S/P converter 1 outputs data only to a signal line corresponding to one subchannel, one of the selectors 2-1 to 2-n selects only this signal line and the others of the selectors 2-1 to 2-n select data of all null values to perform single carrier modulation.例文帳に追加

シングルキャリアモードでは、Ｓ／Ｐ変換器１が１つのサブチャネルに相当する信号線にのみデータを出力し、この信号線のみをセレクタ２−１〜２−ｎの１つが選択し、残りのセレクタ２−１〜２−ｎがａｌｌヌル値のデータを選択することで、シングルキャリア変調を行う。 - 特許庁

Thereafter, the amplification factor α_1 of the base grounding current of a transistor using the first N-type conductive region 2 as its collector, the second P-type conductive region 25 and the conductive region 1 of the substrate 100 as its base, and the second N-type conductive regions 11, 12, 13, 14, 15, and 16 as its emitter is increased.例文帳に追加

そして、第１Ｎ型導電領域２をコレクタとし、第２Ｐ型導電領域２５及び基板導電領域１をベースとし、第２Ｎ型導電領域１１，１２，１３，１４，１５，１６をエミッタとするトランジスタのベース接地電流増幅率α_1を増大させる構成とした。 - 特許庁

A non-overlapping area N which does not overlap any polygonal areas Zi is obtained in the plan of the area, and the farthest point P of escape in the area is detected in accordance with coordinates for maximum reduction of the non-overlapping area N at the time of extending each polygonal area Zi by increase of the prescribed movement distance D.例文帳に追加

区域の平面図のうち何れの多角形領域Ziとも重ならない非重畳域Ｎを求め、所定移動距離Ｄの増加により各多角形領域Ziを拡大したときの非重畳域Ｎの最縮小時の座標から区域の避難最遠点Ｐを検出する。 - 特許庁

The second conductive (p-type) diffusion region (body region) 2 is formed on the surface side of the first conductive type (n-type, for example), which is used as a drain region 1, and the first conductive type (n-type) source region 3 is formed on the surface side of the diffusion region 2.例文帳に追加

ドレイン領域１とする第１導電形（たとえばｎ形）の半導体層の表面側に第２導電形（ｐ形）の拡散領域（ボディ領域）２が形成され、その拡散領域２の表面側に第１導電形（ｎ形）のソース領域３が形成されている。 - 特許庁

An n-type DBR layer 12 (distribution Bragg reflection layer of first conductivity type), an i-InGaAs optical absorption layer 14 (optical absorption layer) with low carrier concentration, and a p-type InP window layer 16 (semiconductor layer of second conductivity type) are formed in order on an n-type InP substrate 10 (semiconductor substrate).例文帳に追加

ｎ型ＩｎＰ基板１０（半導体基板）上に、ｎ型ＤＢＲ層１２（第１導電型の分布ブラッグ反射層）、低キャリア濃度のｉ−ＩｎＧａＡｓ光吸収層１４（光吸収層）、及びｐ型ＩｎＰ窓層１６（第２導電型の半導体層）が順番に形成されている。 - 特許庁

A filter operation circuit 13 in the microprocessor 1 executes IIR filter operations by using data supplied from registers R0 to R2, and outputs filter-operated data Y[n] for one sample and handover data P[n] to be used for the next IIR filter operation.例文帳に追加

マイクロプロセッサ１が有するフィルタ演算回路１３は、レジスタＲ０〜Ｒ２から供給されるデータを用いてＩＩＲフィルタ演算を実行し、１サンプル分のフィルタ演算済みデータＹ［ｎ］及び次のＩＩＲフィルタ演算に使用するための引継ぎデータＰ［ｎ］を出力する。 - 特許庁

A selection insulating film 14, formed of silicon oxide is formed on the front side of the semiconductor region 3a, while being embedded in the depth direction of the n-type semiconductor region 3a, and the n-type semiconductor region 3a becomes smaller in thickness as compared to that of the p-type semiconductor region 3b.例文帳に追加

ｎ形半導体領域３ａの表面側にｎ形半導体領域３ａの深さ方向に埋め込まれた形でシリコン酸化膜からなる選択絶縁膜１４が形成され、ｎ形半導体領域３ａの厚みがｐ形半導体領域３ｂの厚みに比べて薄くなる。 - 特許庁