「a N p」に関連した英語例文の一覧と使い方(111ページ目) - Weblio英語例文検索

To improve avalanche resistance in a super junction semiconductor device having such a parallel pn structure that a drift layer is formed by bonding alternately and repeatedly a drift area formed of an n-type semiconductor area with higher impurity concentration and a partitioning area formed of a p-type semiconductor area.例文帳に追加

ドリフト層を、不純物濃度を高めたｎ型半導体領域よりなるドリフト領域とｐ型半導体領域よりなる仕切領域とを交互に繰り返し接合した構成の並列ｐｎ構造とした超接合半導体素子において、アバランシェ耐量を向上させること。 - 特許庁

A P-N junction of a transistor element is formed on a surface layer at one surface of a semiconductor substrate, and one portion of the electrode of the transistor element positioned on one surface of the semiconductor substrate is electrically connected to a corresponding pad for wire bonding, disposed on the back of the semiconductor substrate via a through electrode.例文帳に追加

半導体基板の一面側表層に、トランジスタ素子のＰＮ接合部が形成され、半導体基板の一面上に位置するトランジスタ素子の電極の一部が、貫通電極を介して、半導体基板の裏面に配置された対応するワイヤボンディング用パッドと電気的に接続されている。 - 特許庁

Connecting part members 1b, 2b are respectively arranged in a projecting manner on a main metal member 1 fixed to the side of a column p, and an auxiliary metal member 2 which is fastened by a nut n externally and threadingly fitted to the anchor bolt b arranged projectingly in foundation concrete in a manner of penetrating through and projecting from a base m placed on the foundation concrete.例文帳に追加

柱ｐ側に止着する主体金具１と、基礎コンクリートに突設して該基礎コンクリート上に載置した土台ｍを通じて突出させたアンカーボルトｂに外嵌して前記アンカーボルトｂに螺合したナットｎで、締付ける補助金具２のそれぞれに、接続部片１ｂ，２ｂを突設する。 - 特許庁

A semiconductor light-emitting device comprising a light-emitting layer, configured to emit a light of first wavelength, disposed in between an n-type region and a p-type region is combined with a cerium-doped garnet phosphor, having a wider excitation spectrum than conventional cerium-doped garnet phosphors.例文帳に追加

ｎ型領域とｐ型領域の間に配置されて第１の波長の光を放射するように構成された発光層を含む半導体発光装置は、従来のセリウムドープガーネット燐光体よりも広い励起スペクトルを有するセリウムドープガーネット燐光体と組み合される。 - 特許庁

The organic photoelectric conversion element includes: a negative electrode; a positive electrode; a bulk heterojunction layer where a p-type semiconductor material and an n-type semiconductor material are mixed; and includes, between the bulk heterojunction layer and the negative electrode, at least a layer of a compound represented by the following general formula (1).例文帳に追加

陰極、陽極、およびｐ型半導体材料とｎ型半導体材料が混合されたバルクヘテロジャンクション層を有する有機光電変換素子であって、前記バルクヘテロジャンクション層と前記陰極の間に、少なくとも下記一般式（１）で表される化合物層を有する。 - 特許庁

In an IGBT with a built-in FWD, a trench 21 which is a dummy trench reaching an N-type drift layer 11 through a P-type diffusion layer 20 is formed at the same pitch and depth as an IGBT part 1 in a region except the IGBT part 1 and an FWD part 3, that is, a runner 2.例文帳に追加

ＦＷＤ内蔵ＩＧＢＴにおいて、ＩＧＢＴ部１およびＦＷＤ部３以外の領域、すなわちランナー部２にＰ型拡散層２０を貫通してＮ−型ドリフト層１１に達するダミートレンチであるトレンチ２１を、ＩＧＢＴ部１と同じピッチ、深さで形成する。 - 特許庁

The semiconductor light emitting element comprises a translucent substrate 2; a laminate 6 that is formed on the substrate 2 to include a light emitting layer 4, a p-type semiconductor layer 5, and an n-type semiconductor layer 3; and a plurality of particles 9 that are scattered on the surface of the substrate 2 to have a particle diameter of 1 μm or less.例文帳に追加

半導体発光素子において、透光性を有する基板２と、基板２上に形成され、発光層４とＰ型半導体層５とＮ型半導体層３とを含む積層部６と、基板２の表面に散布され、粒径が１μｍ以下である複数の微粒子９と、を備える。 - 特許庁

The imaging element includes, between a pair of electrodes, a photoelectric conversion film (a photosensitive layer) having a bulk hetero-junction structure layer as an intermediate layer, or a photoelectric conversion film having a structure comprising two or more repeated structures of pn junction layers respectively formed of p-type and n-type semiconductor layers.例文帳に追加

１対の電極間に、バルクヘテロ接合構造層を中間層とする光電変換膜（感光層）、又はｐ型半導体の層とｎ型半導体の層で形成されるｐｎ接合層の繰り返し構造の数を２以上有する構造を持つ光電変換膜を含有する撮像素子。 - 特許庁

The gate electrode 19 comprises a polysilcon layer 13 having an N channel region 13A and a P channel region 13B, a WSi_2 layer 14, a WSiN layer 15, a WN layer 16, and a W layer 17 formed contiguously to each other from the silicon substrate 10 side.例文帳に追加

ゲート電極１９は、シリコン基板１０側から、相互に隣接して形成されたＮチャネル領域１３ＡとＰチャネル領域１３Ｂとを有する多結晶シリコン層１３、ＷＳｉ_2層１４、ＷＳｉＮ層１５、ＷＮ層１６、及びＷ層１７を順次に備える。 - 特許庁

This lithium ion secondary battery 20 has a winding group 6 formed by winding a positive electrode P prepared by forming a positive mix layer containing lithium manganate on an aluminum foil 17; a negative electrode N prepared by forming a negative mix layer containing amorphous carbon on an electrolytic copper foil, and a separator S.例文帳に追加

円筒型リチウムイオン二次電池２０は、マンガン酸リチウムを含有する正極合剤層をアルミニウム箔１７上に形成した正極Ｐと、非晶質炭素を含有する負極合剤層を電解銅箔上に形成した負極Ｎと、セパレータＳとを捲回した捲回群６を備えている。 - 特許庁

In an amplifier 1 constituting an amplifier circuit 16, a feedback resistor Rf has a polysilicon resistor 6 formed via a silicon oxide film 5 on an n-type epitaxial layer 3 and a p-type impurity diffusion region 7 formed on a position corresponding to a portion under the polysilicon resistor 6.例文帳に追加

増幅回路１６を構成する増幅器１において、帰還抵抗Ｒｆは、ｎ型のエピタキシャル層３上にシリコン酸化膜５を介して形成されたポリシリコン抵抗６と、ポリシリコン抵抗６の下部に対応する位置に形成されたｐ型の不純物拡散領域７とを有する。 - 特許庁

The gas sensors are each formed by forming FET using a semiconductor substrate, a gate-control-type p-n junction diode, or the gate area of a Schottky diode or a conductive oxyacid salt and collector or a solid electrolyte, conductive oxyacid salt, and collector on a rectification barrier electrode.例文帳に追加

本発明のガスセンサは、半導体基板を用いたFET、ゲート制御型ｐｎ接合ダイオード、あるいはショットキーダイオードのゲート領域あるいは整流障壁電極上に導電性酸素酸塩と集電体、あるいは固体電解質と導電性酸素酸塩と集電体を形成することからなる。 - 特許庁

The photodiode includes a first conductive layer 8 disposed above a surface of a semiconductor substrate and having a second type impurity and a second conductive layer 9 formed on the first conductive layer 8 and forming a p-n junction between it and the first conductive layer 8 by having the first type impurity.例文帳に追加

フォトダイオードは、半導体基板の表面上方の、第２型不純物を有する第１導電層８と、第１導電層８上に形成され、第１型不純物を有することによって第１導電層８との間にｐｎ接合を形成する第２導電層９と、を備える。 - 特許庁

A method for manufacturing the semiconductor device comprises the steps of forming a gate electrode 3 on a semiconductor substrate 1 via an insulating film 2, and forming a p-type base region 6 and an n+ type emitter region 7 on a thin film semiconductor layer 11 formed on the electrode 3 via an insulating film 5 through a coupled semiconductor 12 from the surface of the substrate 1.例文帳に追加

半導体基板1 上に絶縁膜2 を介してゲート電極3 を形成し、半導体基板1 表面から連結半導体部12を経てゲート電極3 上に絶縁膜5 を介して形成された薄膜半導体層11にｐベース領域6 、ｎ^+ エミッタ領域7 を形成する。 - 特許庁

The silicon carbide semiconductor device includes a drift layer 2 having an n-type and formed on a silicon carbide substrate 1, a base region 3 having a p-type formed adjacent to the drift layer 2, and a re-combination region 7 in which the drift layer 2 is formed and into which a re-combination center has been introduced.例文帳に追加

本発明に係る炭化珪素半導体装置は、炭化珪素基板１上に形成されたｎ型を有するドリフト層２と、ドリフト層２に接して形成されたｐ型を有するベース領域３と、ドリフト層２に形成され、再結合中心が導入された再結合領域７とを備える。 - 特許庁

The molding apparatus A is sequentially made up of a molding section 1 having a pair of compression rollers 1a and 1b functioning to continuously make the gas hydrate powder n into a crude material s and a separatory section 2 having a pair of separatory rollers 2a and 2b functioning to continuously separate the pellets p from the crude material s.例文帳に追加

成形装置Ａは、ガスハイドレート粉末ｎを連続的に粗材ｓにする一対の圧縮ローラ１ａ，１ｂを有する成形部１と、前記粗材ｓよりペレットｐを連続的に分離する一対の分離ローラ２ａ，２ｂを有する分離部２とを一連に構成した。 - 特許庁

A method and apparatus for reducing the noise in an image (I_t) in a fluoroscopy image series of a moving object (O) have a differentiation of an image pixel between a moving pixel (N, P) and a fixed pixel (F) and an arithmetic processing of time filtering of the fixed pixel (F).例文帳に追加

運動している物体（Ｏ）のフルオロスコピィ画像系列内の画像（Ｉ_ｔ）における雑音の低減の方法及び装置であって、運動しているピクセル（Ｎ、Ｐ）と固定しているピクセル（Ｆ）との間での画像のピクセルの区別と、固定しているピクセル（Ｆ）の時間フィルタ処理演算による処理とを有する。 - 特許庁

The electrophotographic photoreceptor includes a charge generating layer containing charge generating materials which are an N type pigment and a P type pigment on a conductive support and a charge transport layer containing a charge transport material having a molecular weight of 550-2,000 on the charge generating layer.例文帳に追加

導電性支持体上に、Ｎ型顔料及びＰ型顔料の電荷発生物質を含有する電荷発生層及び該電荷発生層上に分子量５５０〜２０００の電荷輸送物質を含有する電荷輸送層を有することを特徴とする電子写真感光体。 - 特許庁

A light-shielding film 2 having a mesh structure in which a light-shielding material 21 is disposed like a mesh is disposed on the main surface of an interlayer insulating film 1 corresponding to the upper portion of an n-type source region 104 and a p-type impurity region 105 which constitute a photodiode PD.例文帳に追加

フォトダイオードＰＤを構成するＮ型ソース領域１０４およびＰ型不純物領域１０５の上部に対応する層間絶縁膜１の主面上には、遮光体２１が網目状に配設されて網目状構造を有する遮光膜２が配設されている。 - 特許庁

A p-well 3 and an n-well 4 separated by an element separation region 2 are formed on the main face of a semiconductor substrate 1, and a gate insulating film 5, a titanium nitride film 6, and a first polysilicon film 7 are laminated, and the polysilicon film 7 and a titanium nitride film 6 on the well 4 are removed.例文帳に追加

半導体基板１の主面に素子分離領域２で分離したｐウェル３及びｎウェル４形成し、その上にゲート絶縁膜５、チタンナイトライド膜６、及び第一のポリシリコン膜７を積層形成した後、ウェル４上のポリシリコン膜７及びチタンナイトライド膜６を除去する。 - 特許庁

To provide a method for manufacturing a high-quality P- or N-type silicon single crystal having a large diameter and resistivity as high as ≥1,000 Ω cm at a low cost in high yield by a FZ (float zone) method free from decrease in the resistivity in the production processes of a device.例文帳に追加

大口径で抵抗率１０００Ω・ｃｍ以上の高抵抗率のＰ型またはＮ型の高品質なシリコン単結晶を、デバイス製造工程で抵抗率が低下することのないＦＺ法により低コスト且つ高歩留まりで製造する方法を提供する。 - 特許庁

In the voltage source circuit, a first field effect transistor having a high-concentration n-type gate and a second field effect transistor having a heavily-doped p-type gate are connected in series to output a voltage depending on a difference of work functions of gate electrodes of the two field-effect transistors.例文帳に追加

本発明に係る電圧源回路では、高濃度ｎ型ゲートを有する第１の電界効果トランジスタと、高濃度ｐ型ゲートを有する第２の電界効果トランジスタとが直列に接続され、前記２つの電界効果トランジスタのゲート電極の仕事関数の差に依存する電圧を出力する。 - 特許庁

The acrylic resin has at least one pendant group represented by formula (1) [in the formula, X maybe the same or different and is hydrogen or a methyl group; n is an integer of 1-3; R is an alkyl chain which may have a substituent; P is a group expressed by formula (2); and A represents a group formed by removing the OH groups from a diol compound].例文帳に追加

式： ［式中、Ｘは同一または異なって、水素またはメチル基を示し、ｎは１〜３の整数を示し、Ｒは置換を有してもよいアルキル鎖を示し、Ｐは式：で表わされる基であり、Ａはジオール化合物からＯＨ基を除いたものを表わす。 - 特許庁

In a power-on-reset device generating a signal at turning on of the power supply of a power source unit, an output means 1 for notifying that the value of a supply voltage VDD has reached a value for operating a P-channel MOS transistor Mp, and an N-channel MOS transistor Mn is provided.例文帳に追加

電源装置の電源立ち上がり時に信号を発生するパワーオンリセット装置において、電源電圧ＶＤＤの値がＰチャネルＭＯＳトランジスタＭｐとＮチャネルＭＯＳトランジスタＭｎが動作可能となる値になったことを知らせる出力手段１を有する。 - 特許庁

He ions are directed onto the entire surface of a chip, and a life time killer is introduced from a shallower position d2 than the position d1 of a pn junction surface 31 formed of the n^- semiconductor layer 22 and the p^+ diffusion area 23, to a deeper position d3, thus forming a low life time area 32 on the entire surface of the chip.例文帳に追加

チップ全面にＨｅイオンを照射して、ｎ^-半導体層２２とｐ^+拡散領域２３とからなるＰＮ接合面３１の位置ｄ１よりも浅い位置ｄ２から深い位置ｄ３までライフタイムキラーを導入し、チップ全体に低ライフタイム領域３２を形成する。 - 特許庁

A first path of an input signal line 19 is connected to a gate electrode 20 of the p- channel MOS transistor TR1 via a fifth contact 21, while a second path is connected to a gate electrode 20 of the n-channel MOS transistor TR2 via a sixth contact 22.例文帳に追加

入力信号線１９の第１の経路はｐチャネルＭＯＳトランジスタＴｒ１のゲート電極２０に第５のコンタクト２１を介して接続され、第２の経路はｎチャネルＭＯＳトランジスタＴｒ２のゲート電極２０に第６のコンタクト２２を介して接続されている。 - 特許庁

A group III nitride semiconductor light-emitting element comprises at least an n-type layer side clad layer 103, a light-emitting layer 104 having a multiquantum structure using an Al_xGa_1-xN(0<x<1) layer as a barrier layer 141 and a p-type layer side clad layer 106, each layer composed of a group III nitride semiconductor.例文帳に追加

各層はIII 族窒化物半導体から成り、ｎ型層側クラッド層１０３、Ａｌ_x Ｇａ_1-x Ｎ（０＜ｘ＜１）層を障壁層１４１とする多重量子構造を有した発光層１０４、ｐ型層側クラッド層１０６を少なくとも有するIII 族窒化物半導体発光素子である。 - 特許庁

In a method for manufacturing a semiconductor device having a CMOS transistor and a complementary LDMOS transistor mounted together on one semiconductor substrate, a photoresist used for gate electrode formation is used as a mask as it is, when p-type and n-type body layers of the LDMOS transistor are formed.例文帳に追加

同一半導体基板にＣＭＯＳトランジスタと相補型ＬＤＭＯＳトランジスタを混載した半導体装置の製造方法であって、ＬＤＭＯＳトランジスタのｐ型及びｎ型ボディ層を形成する際、ゲート電極形成に用いたフォトレジストをそのままマスクとして用いる。 - 特許庁

A buffer layer 102, a high carrier concentration n+ type layer 103 and a multiple quantum well structure light emitting layer 104 are formed on a sapphire substrate 101, P type layers 105, 106 and a first thin film metal layer 111 of metal vapor deposition are formed thereon, and a negative electrode 140 is formed on the layer 103.例文帳に追加

フリップチップ型の III族窒化物系化合物半導体発光素子において、ｐ型半導体層に接続され、光をサファイア基板側へ反射する厚膜正電極を銀（Ａｇ）、ロジウム（Ｒｈ）、ルテニウム（Ｒｕ）、白金（Ｐｔ）、パラジウム（Ｐｄ）、または、これらの合金より形成する。 - 特許庁

In a method of manufacturing a semiconductor device having a CMIS FET, a first metallic film made of a silicon film and a first metal is first subjected to heat treatment for reaction to thereby form a gate electrode 31b of a p-channel type MIS (Metal Insulator Semiconductor) FET made of metal silicide and a dummy gate electrode 32 of an n-channel type MIS FET.例文帳に追加

ＣＭＩＳＦＥＴを有する半導体装置を製造方法する際に、まず、シリコン膜と第１金属からなる第１金属膜を熱処理により反応させることで、金属シリサイドからなるｐチャネル型ＭＩＳＦＥＴのゲート電極３１ｂとｎチャネル型ＭＩＳＦＥＴのダミーゲート電極３２を形成する。 - 特許庁

With the super-junction formed over the entire surface of the main surface 1a of the n+ type substrate 1, the super-junction is formed surely under a p-type base region 5 and n-type source region 6, even if the super-junction formation position deviates due to dislocation of a mask, etc., providing surely an MOSFET with withstand voltage.例文帳に追加

このように、スーパージャンクションがｎ^+型基板１の主表面１ａ全面に形成されるようにすれば、マスクずれ等によってスーパージャンクションの形成位置がずれても、必ずｐ型ベース領域５やｎ型ソース領域６の下にスーパージャンクションが形成されるため、確実にＭＯＳＦＥＴの耐圧を得ることができる。 - 特許庁

A rotor core 10 includes 2N (N is a natural number of 3 or more) pole faces for generating magnetic poles oriented toward the radial direction and having alternately different polarities around the axis P by using the permanent magnets 20 and ((N-1)×2) magnetic barrier parts 111 provided on the pole face side with respect to the permanent magnets 20.例文帳に追加

回転子用コア１０は、複数の永久磁石２０によって軸Ｐの周りで交互に異なる極性の磁極を径方向に向かって呈する２Ｎ（Ｎは３以上の自然数）個の磁極面と、永久磁石２０に対して磁極面側に設けられる（（Ｎ−１）×２）個の磁気障壁部１１１とを備える。 - 特許庁

With such a structure, an inversion layer is formed for a p-type base region 3 by turning only the first gate electrode 8a out of the first and second gate electrodes 8a, 8b, but the inversion layer may be formed not deep enough to connect an n^-type drift layer 2 and an n^+-type impurity region 4.例文帳に追加

このような構造では、第１、第２ゲート電極８ａ、８ｂのうちの第１ゲート電極８ａのみをオンさせることで、ｐ型ベース領域３に対して反転層を形成しながらも、その反転層がｎ^-型ドリフト層２とｎ^+型不純物領域４とを繋ぐ深さまでは形成されないようにすることができる。 - 特許庁

An IGBT 10 comprises an n^+type emitter region 34, an n^-type drift region 26, a (p) type body region 28 formed between the emitter region 34 and the drift region 26, a trench gate 40 extending in the body region 28 from the emitter region 34 toward the drift region 26, and an insulator protrusion 60.例文帳に追加

ＩＧＢＴ１０は、ｎ^＋型のエミッタ領域３４と、ｎ^−型のドリフト領域２６と、エミッタ領域３４とドリフト領域２６を隔てているｐ型のボディ領域２８と、エミッタ領域３４からドリフト領域２６に向けてボディ領域２８内を伸びているトレンチゲート４０と、絶縁体の突出部６０を備えている。 - 特許庁

A DFB laser device 100 is provided with an n-type InP substrate 101, V grooves 102 having specific periods, diffraction regions 103 composed of InNAsP and formed so as to be padded in respective V grooves 102, an n-type InP clad layer 104, an active region 105, and a p-type In clad layer 106.例文帳に追加

ＤＦＢレーザ装置１００は、ｎ型ＩｎＰ基板１０１と、特定周期を有するＶ溝１０２と、各Ｖ溝を埋め込むように形成されたＩｎＮＡｓＰからなる回折領域１０３と、ｎ型ＩｎＰクラッド層１０４と、活性領域１０５と、ｐ型Ｉｎクラッド層１０６とを備えている。 - 特許庁

As a result of this, when an anode electrode 9 and a support substrate 2 are connected to GND as well as a high voltage is applied to a cathode 8, charges are induced at a position adjacent to the embedded insulating film 4 in the p-type region 10, arranged between the n-type regions 11, but charges are not induced in a position adjacent to the embedded insulating film 4 in the n-type region 11.例文帳に追加

これにより、カソード電極８に対して高電圧を印加すると共にアノード電極９および支持基板２をＧＮＤにした場合、ｎ型領域１１の間に配置されるｐ型領域１０のうち埋込絶縁膜４に隣接する位置に電荷が誘起され、ｎ型領域１１のうち埋込絶縁膜４と隣接する位置には電荷が誘起されないようにできる。 - 特許庁

A semiconductor device comprises: a semiconductor substrate 101; an n-type well region 102 formed on the semiconductor substrate 101; and a p-channel MIS transistor which is formed on the n-type well region 102 and has a gate insulator film 104 and a gate electrode 120 including a lower gate electrode 105 and an upper gate electrode 106 formed on the lower gate electrode 105.例文帳に追加

半導体装置は、半導体基板１０１と、半導体基板１０１の上部に形成されたｎ型ウェル領域１０２と、ｎ型ウェル領域１０２上に形成され、ゲート絶縁膜１０４と、下部ゲート電極１０５、及び下部ゲート電極１０５上に形成された上部ゲート電極１０６を含むゲート電極１２０とを有するｐチャネル型ＭＩＳトランジスタとを備える。 - 特許庁

The semiconductor laser element includes a semiconductor lamination part having at least an n-type semiconductor layer and a p-type semiconductor layer, a first insulating part provided on either the n-type semiconductor layer and/or the p-type semiconductor layer and has a first opening, and a contact electrode provided continuously on the first insulating part and the semiconductor layer in the first opening and connected electrically with the semiconductor layer in the first opening.例文帳に追加

本発明の一形態に係る半導体レーザ素子は、ｎ型半導体層とｐ型半導体層とを有する半導体積層部と、ｎ型半導体層とｐ型半導体層の少なくとも一方の半導体層上に設けられ第１開口部を有する第１絶縁部と、第１絶縁部上と第１開口部における半導体層上とに連続して設けられ第１開口部において半導体層と電気的に接続されたコンタクト電極と、を備える。 - 特許庁

In a p-n junction structure of a first solid material layer 3 having a insulator or a semiconductor and a second solid material layer 5 having a insulator or a semiconductor of a different type from the first solid material layer 3, there is provided a solar cell 1 using a Mott insulator or a Mott semiconductor as a solid material for at least one of the layers.例文帳に追加

絶縁体もしくは半導体を含む第一固体材料層３と該第一固体材料層３とは異なる型の絶縁体もしくは半導体を含む第二固体材料層５とのｐ−ｎ接合構造において、少なくとも一方の層の固体材料にモット絶縁体またはモット半導体を用いた太陽電池１。 - 特許庁

To provide a magnetoresistance RAM (MRAM) of a simple structure by forming a cell array by forming a cell having a simple structure and a small cell size by storing two or more data, by coupling an MTJ (Magnetic Tunnel Junction) between a word line and a P-N diode and further coupling a plurality of cells in a NAND type between a bit line and a cell plate.例文帳に追加

ワードラインとＰ−Ｎダイオードとの間にＭＴＪ（ＭａｇｎｅｔｉｃＴｕｎｎｅｌ Ｊｕｎｃｔｉｏｎ）を結合して２つ以上のデータを記憶させ、構造が簡単でセルサイズが小さいセルを具現し、さらに、ビットラインとセルプレートとの間に複数個のセルをＮＡＮＤ型に連結してセルアレイを具現することにより、簡単な構造の磁気抵抗ラム（ＭＲＡＭ）を具現する。 - 特許庁

This organosilicon compound is represented by general formula I (R1 and R2 are each a 1-4C monofunctional hydrocarbon group; R3 is a 1-10C bifunctional hydrocarbon group; R4 is a 2-10C bifunctional hydrocarbon group; m is 1-10; n is 1-10; p is 0, 1 or 2).例文帳に追加

一般式１ （Ｒ^1及びＲ^2はＣ１〜４の一価炭化水素基、Ｒ^3はＣ１〜１０の二価炭化水素基、Ｒ^4はＣ２〜１０の二価炭化水素基、ｍは１〜１０、ｎは１〜１０、ｐは０，１又は２を示す。）の有機ケイ素化合物。 - 特許庁

When judging that the division number m exceeds the prescribed value P (SA13;YES), the CPU calculates a height of characters writable on a RAM (SA16) and divides this height by the height of characters to be written to calculate a division number n (SA17).例文帳に追加

ＣＰＵは分割数ｍが規定値Ｐを超えると判断すると（ＳＡ１３；ＹＥＳ）、ＲＡＭ上に書き込み可能な文字の高さを算出し（ＳＡ１６）、書き込む文字の高さでこの値を除算して、分割数ｎを算出する（ＳＡ１７）。 - 特許庁

To make on-demand performance compatible with low power consumption (energy saving) by making heat capacity as small as possible in an elastic pressure roller B forming a press-contact nip part N with a heating member A and holding and transporting material to be heated P by the nip part.例文帳に追加

加熱部材Ａと圧接ニップ部Ｎを形成し、該ニップ部にて被加熱材Ｐを挟持搬送する弾性加圧ローラＢについて、熱容量は極力少なくしたものにすることで、オンデマンド性と低消費電力（省エネ）を両立させる。 - 特許庁

The semiconductor light emitting element array has semiconductor light emitting elements arranged in a two-dimensional matrix-like form, and each semiconductor light emitting element constitutes a surface emission laser structure composed of a P-type clad layer 23, an active layer 24 and an N-type clad layer 25.例文帳に追加

半導体発光素子アレイは、２次元マトリックス状に配置した半導体発光素子を有し、各半導体発光素子は、Ｐ型クラッド層（２３）、活性層（２４）及びＮ型クラッド層（２５）により構成される面発光レーザ構造体を構成する。 - 特許庁

An SiO_2 film 5012 serving as a barrier layer, metal tungsten 5014 serving as a charge holder/carrier, an SiO_2 film 5015 serving as an insulator layer, and an n-type polysilicon electrode 5016 serving as an electrode layer are provided on a p-type silicon layer 5011.例文帳に追加

ｐ型シリコン層５０１１上に、障壁層であるＳｉＯ_2 膜５０１２と、電荷保持担体である金属タングステン５０１４と、絶縁体層であるＳｉＯ_2膜５０１５と、電極層であるｎ型多結晶シリコン電極５０１６とが設けられている。 - 特許庁