「bit processing」に関連した英語例文の一覧と使い方(21ページ目) - Weblio英語例文検索

To provide a routing engine apparatus which is provided for a router apparatus based on the IPv6 protocol and capable of relieving the processing load on a processor wherein one CAM search system uses a search key having a bit width larger than a processable bit width so as to increase the number of search times and speed.例文帳に追加

ＩＰｖ６プロトコルに基づくルータ装置に設けられ、１個のＣＡＭ検索システムが、処理可能なビット幅よりも長いビット幅を有する検索キーを用いて、検索回数と検索速度とを高速化でき、かつプロセッサの処理負荷を軽減可能なルーティングエンジン装置を提供する。 - 特許庁

A rounding processing and selective output means 43 rounds the 40-bit data to 16 bits in the case that the control signal round (Round) from the outside is '1' and outputs the rounded data to the position of the addend in the 40-bit register 1 indicated by the control signal position.例文帳に追加

丸め処理及び選択出力手段４３は外部からの制御信号Ｒｏｕｎｄが“１”の場合に４０ビットデータを１６ビットに丸め、制御信号Ｐｏｓｉｔｉｏｎが示す４０ビットレジスタ１における加数の位置に丸め処理したデータを出力する。 - 特許庁

A device for processing forward link only (FLO) wireless messages receives an FLO message and processes the FLO message including a header, an 8-bit FLO information block field, a 7-bit FLO count, an RF channel identifier, a transmit mode indicator, an outer code rate, and a stream identifier.例文帳に追加

ｆｏｒｗａｒｄ ｌｉｎｋ ｏｎｌｙ（ＦＬＯ）無線メッセージを処理するデバイスは、ＦＬＯメッセージを受信し、ヘッダ、８ビットＦＬＯ情報ブロックフィールド、７ビットＦＬＯカウント、ＲＦチャネル識別子、送信モードインジケータ、外側コードレート、及びストリーム識別子を含むＦＬＯメッセージを処理する。 - 特許庁

The low-order bit processing circuit divides pixels of each frame into n sets (n is an integer equal to or greater than 2), and stores in the frame memory the separated low-order bit portion only of the pixel data for corresponding one set of pixels among the divided n sets of pixels, in a period for receiving the pixel data in sequential n frames.例文帳に追加

下位ビット処理回路は、それぞれのフレームの画素をｎ組（ｎは２以上の整数）に分割し、連続するｎフレームの画素データを受信する期間に、分割したｎ組の画素のうちの対応する１つの組の画素の画素データのみの分離した下位ビット部分をフレームメモリに記憶する。 - 特許庁

A selection circuit 30 selects a signal from one of the individual error diffusion processing circuits 10_1 to 10_15 according to the value of a low order 4 bit image signal and the signal is added to upper 8 bit of the video signal by an addition circuit 40 as the signal for indicating a false gray level.例文帳に追加

選択回路３０は、下位４ビットの映像信号部分の値により、個別誤差拡散処理回路１０_１〜１０_１５のうちの一の回路からの信号を選択して加算回路４０に擬似中間階調を示す信号として映像信号の上位８ビットに加算する。 - 特許庁

When making the plurality of nodes N_1-N_n execute different processing at the same time, a host controller 231 divides the different control data destined to the nodes N_1-N_n into divided data per bit, creates interleave packets in which the data are divided by the same bit destined to the nodes N_1-N_n, and broadcasts the created data.例文帳に追加

ホストコントローラ２３１は、複数のノードＮ_1乃至Ｎ_nに異なる処理を同時刻に実行させる場合、ノードＮ_1乃至Ｎ_n宛の異なる制御データを、１ビット単位に分割した分割データとし、ノードＮ_1乃至Ｎ_n宛の同一ビット目の分割データを配置したインタリーブパケットを作成して、ブロードキャストする。 - 特許庁

A conventional type ECC circuit 4 which is generally used is applied to the bit string of "16+parity 5 bits", and an error correction/decoder 14 in which the number of passing stages is reduced is applied to the bit string of "4+parity 3 bits"×3 by sharing error correction and decoding as post-correction processing.例文帳に追加

「１６＋パリティ５ビット」のビット列には、一般に用いられている従来型ＥＣＣ回路４を適用し、「４＋パリティ３ビット」×３のビット列には、誤り訂正と訂正後の処理であるデコードとを共用化し経由段数を減らした誤り訂正・デコーダ１４を適用する。 - 特許庁

A decoding processing device 200 determines whether padding is performed correctly or not relative to a bit string wherein a cipher text is decoded and mapped and compressed into a compressed expression of the torus in the 6-th order extension field, and bonds each bit string acquired by performing un-padding corresponding to a determination result.例文帳に追加

復号処理装置２００は、暗号文が復号されて６次拡大体におけるトーラスの圧縮表現に写像され圧縮されたビット列について、パディングが正しく行われているか否かを判定し、当該判定結果に応じてアンパディングを行って得られた各ビット列を結合する。 - 特許庁

An error amplification encoder 22 of a transmitter 11 executes error amplification encoding processing of further increasing the error rate to a half when the error rate of a decoding bit system which is a bit system to be decoded received by a receiver 12 is larger than a prescribed error rate.例文帳に追加

送信装置１１の誤り増幅符号化器２２は、受信装置１２が受信した復号すべきビット系列である復号ビット系列の誤り率が所定の誤り率よりも大きい場合に、その誤り率をさらに１／２に増大させる誤り増幅符号化処理を実行する。 - 特許庁

Then, one bit-clock signal most suitable for strobing a binary signal waveform whose strobing timing is shifted by the fluctuation of the group delay time is selected from the group of the plurality of bit clocks having shifted phases and a processing for strobing data is successively performed by using it.例文帳に追加

そして群遅延時間の変動によりストローブタイミングがずれた２値化信号波形をストローブするのに最も適したビットクロック信号をこれら複数の位相をずらしたビットクロック群の中から１つ選択し、これを用いてデータストローブする処理を逐次行うようにした。 - 特許庁

The processing means selects a layer having high resolution preferentially, selects a layer having a large coding amount preferentially, selects a mask layer preferentially, or selects a layer having a bit depth of 1 bit preferentially, thus concealing the structured document image effectively.例文帳に追加

処理手段は、解像度の高いレイヤを優先的に選択し、あるいは、符号量の大きいレイヤを優先的に選択し、あるいは、マスクレイヤを優先的に選択し、あるいは、１ビットのビット深さを持つレイヤを優先的に選択することにより、効果的に構造化文書画像を秘匿化する。 - 特許庁

A branch metric arithmetic means includes: a serial arithmetic processing section which sequentially performs mathematical operation of a multi-bit digital signal; and a control section which adjusts the number of operation cycles thereof according to the bit width of the digital signal sequence, and the branch metric arithmetic means inputs the digital signal sequence to calculate a branch metric value.例文帳に追加

ブランチメトリック演算手段は、多ビットのディジタル信号の算術演算を逐次的に行うシリアル演算処理部と、その演算サイクル数をディジタル信号系列のビット幅に応じて調整する制御部とを含み、ディジタル信号系列を入力してブランチメトリック値を計算する。 - 特許庁

The re-constructable device uses programmable interconnecting lines with high uniformity in a horizontal direction in which multi-bit data mainly move and uses programmable interconnecting lines suitable for processing in the unit of ALU in a vertical direction in which ALUs are extended to efficiently implement high performance multi-bit data paths.例文帳に追加

多ビットデータが主に移動する水平方向に均一性の高いプログラマブル相互接続路を用い、ALU が延びている垂直方向にはALU 単位の処理に適したプログラマブル相互接続路を用いることで、高性能多ビットデータパスを効率的にインプリメントできるようにする。 - 特許庁

By using an optical bit conversion circuit, an optical phase/intensity transformation circuit, an optical phase inversion circuit and an optical OR circuit for functions, corresponding to the portions obtained by conventional electric circuits, the error correction processing is executed all on the optical basis with syndrome calculation and optical bit conversion.例文帳に追加

従来の電気回路で実現していた各部に対応する機能として光ビット変換回路、光位相／強度変換回路、光位相反転回路、光論理和回路を用いることにより、シンドローム算出および光ビット変換による誤り訂正処理をすべて光のままで行う。 - 特許庁

A state metric arithmetic means includes a serial arithmetic processing section which sequentially performs mathematical operation of the multi-bit digital signal and a control section which adjusts the number of operation cycles thereof in accordance with the bit width of the digital signal sequence, and inputs the branch metric value to calculate a state metric value.例文帳に追加

ステートメトリック演算手段は、多ビットのディジタル信号の算術演算を逐次的に行うシリアル演算処理部と、その演算サイクル数をディジタル信号系列のビット幅に応じて調整する制御部とを含み、ブランチメトリック値を入力してステートメトリック値を計算する。 - 特許庁

A sampling rate converting circuit (SRC) 110 converts the sampling frequency of an input signal S_in to 48 kHz or 96 kHz and a digital signal S2 generated through specific signal processing by a DSP 120 is outputted to a 1-bit DAC 130 to generate a 1-bit signal S3, which is outputted to a PDM circuit (pulse density modulator) 140.例文帳に追加

サンプリングレート変換回路（SRC ）110 によって入力信号Ｓ_inのサンプリング周波数を48kHz または96KHz の何れかに変換し、ＤＳＰ120 によって所定の信号処理を行ったディジタル信号S2を１ビットＤＡＣ130 に出力し、１ビットの信号S3を生成し、ＰＤＭ回路140 に出力する。 - 特許庁

The image processing method for compressing image information by truncation of the bit plane of image information comprises a step for extracting the number of most significant effective bits in each bit plane, and a step for determining the level of a bit plane being truncated based on the number of most significant effective bits thus extracted.例文帳に追加

画像情報のビットプレーンのトランケーションにより画像情報を圧縮する画像処理方法において、各ビットプレーンにおける最上位有効ビットの個数を抽出する抽出ステップと、前記抽出ステップにより抽出された前記最上位有効ビットの個数に基づいて、トランケーションするビットプレーンのレベルを決定する決定ステップと、を有することを特徴とする画像処理方法。 - 特許庁

Furthermore, a receiver side wireless communications equipment is provided with an inverse spread means that applies inverse spread processing to a received signal with a fixed spread code, independently of the bit rate and a data recovery means that processes the signal from the inverse spread means, in response to the bit rate instructed by the bit rate selection signal so as to recover original transmission data desired by the opposite wireless communication unit.例文帳に追加

また、受信側の無線通信装置は、受信信号を、ビットレートに関係しない固定の拡散符号で逆拡散する逆拡散手段と、この逆拡散手段からの信号を、ビットレート選択信号が指示するビットレートに応じて処理し、対向する無線通信装置が送信しようとした原送信データを再生するデータ再生手段とを有する。 - 特許庁

When the end bit of the response is detected, or when the start bit of the response is not detected after the lapse of a prescribed response period with the end bit of the command as a reference, the busy detection part starts the detection of the busy state of the storage device, and when the non-busy state of the storage device is detected, notifies the completion of the processing designated by the command.例文帳に追加

前記レスポンスのエンドビットを検出したとき、又は前記コマンドのエンドビットを基準に所定のレスポンス期間を経過するまでに前記レスポンスのスタートビットが検出されないとき、前記ビジー検出部が、前記記憶デバイスのビジー状態の検出を開始し、前記記憶デバイスの非ビジー状態が検出されたときに、前記コマンドで指定された処理の完了を通知する。 - 特許庁

This dynamic reconfiguration device has: a processer element having a bit slice structure to set wiring connection in a configuration circuit by bit, and reconfiguring the processor processing a signal with the designated arbitrary bit width; an external bus connecting input/output signals between the processer elements outside the processer element; and a crossbar switch dynamically changing connection between an intersection of the external bus and an input/output signal line of the processer element.例文帳に追加

構成回路をビット単位で配線接続を設定できるビットスライス構造を有し、指定された任意のビット幅で信号処理するプロセッサを再構成するプロセッサエレメントと、プロセッサエレメントの外部でプロセッサエレメント間の入出力信号を接続する外部バスと、プロセッサエレメントの入出力信号線と外部バスの交差点の接続を動的に変更するクロスバースイッチとを備えた。 - 特許庁

In the recording of a contents signal subjected to coding processing to a data storage, when an idle capacity P of the data storage reaches a prescribed capacity LM or below, the processing proceeds from a step ST2 to a step ST4 where whether or not the recording method is made at a fixed bit rate is discriminated.例文帳に追加

コンテンツの信号を符号化処理してデータストレージに記録する際に、データストレージでの空き容量Ｐが所定量ＬＭ以下となったときにはＳＴ２からＳＴ４に進み、記録方法が固定ビットレート化されているか否かを判別する。 - 特許庁

When the high-speed signal is received by the reception processing part 21 and the reception processing part 21 is put in a self-running state, the recovery signal generation part 13 generates a recovery signal of the low-speed bit rate for recovering clock synchronization from the self-running state.例文帳に追加

リカバリ信号生成部１３は、高速信号が受信処理部２１で受信されて、受信処理部２１が自走状態となった場合に、自走状態からクロック同期を回復させるための低速ビットレートのリカバリ信号を生成する。 - 特許庁

As a result, the load on the CPU 5 is relieved and intermediate codes given to the graphics drawing processing unit consist of the bit image and the color information and an overhead can be reduced, even in the case of painting out a small area and high-speed processing is attained in a printer.例文帳に追加

この結果、ＣＰＵ５の負荷を軽減し、尚且つ、図形描画装置へ渡す中間コードをビットイメージと色情報にすることにより、小領域の塗りつぶしの場合にもオーバーヘッドを軽減し、高速度処理が可能なプリンタが実現できる。 - 特許庁

To obtain a precoder which can suppress cost without taking measures against the bit deviation of an I/Q channel input in a transmitting side and performs processing with only the digital circuit in a receiving side by arranging a differential encoding processing circuit in the receiving side.例文帳に追加

差動符号化処理回路を受信側に配置することで、送信側においてＩ／Ｑチャネル入力のビットずれに対する処置を施さずに、受信側のデジタル回路のみで対処し、コストを抑制することができるプリコーダ回路を得る。 - 特許庁

To provide a processing method for an optical signal suitable for the WDM(wavelength division multiplex) that is independent of a bit rate of an optical signal and a pulse shape or the like with respect to a method, a device and a system for processing an optical signal as a major task.例文帳に追加

本発明は光信号を処理するための方法、装置及びシステムに関し、光信号のビットレートやパルス形状等に依存しないＷＤＭ（波長分割多重）に適した光信号の処理方法を提供することが主な課題である。 - 特許庁

Thereby, in the process of '01' write-in processing and write-in verifying processing, for even a bit which is discriminated as verify-pass due to any cause, when it is decided as fail by this operation, write-in voltage is applied again, and the prescribed threshold voltage can be obtained.例文帳に追加

これにより、“０１”書き込み処理、書き込みベリファイ処理の途中に、何らかの原因でベリファイパスと判定されたビットでも、この動作でフェイルと判定されれば再び書き込み電圧が印加され、所定のしきい電圧にすることができる。 - 特許庁

Thus, since the need to iteratively perform decoding processing that is conventionally performed in vain, upon the tail portion is eliminated, computational complexity required for decoding to a turbo code including a tail bit is reduced, thereby reducing processing delay.例文帳に追加

こうすることにより、従来無駄に行われていたテイル部分の復号処理を繰り返し行う必要がなくなるので、テイルビットを含むターボ符号に対する復号の要する演算量を小さくして、処理遅延を小さくすることができる。 - 特許庁

When the coding processing of the signal of contents is executed to record it on data storage and a free disk capacity P in the data storage becomes a prescribed amount LM or below, an operation proceeds from ST2 to ST4, and it is discriminated whether or not the coding processing is made at a fixed bit rate.例文帳に追加

コンテンツの信号を符号化処理してデータストレージに記録する際に、データストレージでの空き容量Ｐが所定量ＬＭ以下となったときにはＳＴ２からＳＴ４に進み、符号化処理が固定ビットレートとされているか否かを判別する。 - 特許庁

The checking device 1 comprises an infrared ray video camera 11 for performing the image pickup of the infrared ray emission 3 at the checking point, and an image processing unit including a control unit 14 which performs the image processing of the picked-up image to determine the identity of the checking bit pattern.例文帳に追加

確認装置１は、前記視認地点で赤外線発光３を撮影する赤外線ビデオカメラ１１と、撮影画像を画像処理し前記確認用ビットパターンの同一性を判定する制御部１４を含む画像処理部とで構成されている。 - 特許庁

A temporary range managing means 30 produces/ensures one temporary range on a 32-bit address space 50 to each data access processing program, and, manages information indicating correspondence between the data access processing program and an address of the temporary range.例文帳に追加

一時領域管理手段３０は、３２ｂｉｔアドレス空間５０上の一時領域を各データアクセス処理プログラムに対して１つ作成・確保し、当該各データアクセス処理プログラムと当該一時領域のアドレスとの対応を示す情報を管理する。 - 特許庁

To provide an SIMD(Single Instruction Multiple Data) type image processor that realizes an arithmetic processing by an X-branch tree for a bit plane consisting of some bits in a plurality of data according to one instruction.例文帳に追加

１つの命令で、複数のデータ中の或るビットで構成されるビットプレーンに対するＸ分木による演算処理を実現するＳＩＭＤ型情報処理装置を提供する。 - 特許庁

Thus, arithmetic processing in which bit lines BL and transistors in a memory cell array 1 are used is not required, and hence a read-out time can be shortened and power consumption can be reduced.例文帳に追加

このように、ビット線ＢＬやメモリセルアレイ１内のトランジスタを使った演算処理を行う必要がないため、読出時間を高速化することができ、消費電力を低減できる。 - 特許庁

A printer control unit 1001 executes a PDL(printer description language) analysis processing for a print job received from a host computer 2000 to generate a raster bit map image (steps S301-S303).例文帳に追加

プリンタ制御ユニット１００１では、ホストコンピュータ２０００から受信した印刷ジョブに対するＰＤＬ解析処理を実行し、ラスタビットマップ画像を生成する（ステップＳ３０１〜Ｓ３０３）。 - 特許庁

In the case of an abnormal end having a bit of zero, an advance to a step S130 is made for specifying an abnormal block and performing necessary error processing, and then, a series of work is finished.例文帳に追加

一方、“０”ビットが有る異常終了の場合には、ステップＳ１３０に進み、異常ブロックを特定して必要なエラー処理を実行してから、一連の作業を終了する。 - 特許庁

To integrate the pipe line decoding of a variable length code into hardware by providing an additional bit processing means and reducing the load on external control, and clarifying the shift means of encoded data.例文帳に追加

付加ビット処理手段の提供、外部制御の負担軽減及び符号化データのシフト手段の明確化により、可変長符号のパイプライン復号化処理をハードウェア化すること。 - 特許庁

A data processing unit 41 generates image data Dg with a smaller bit number than that of image data Din, based on the result of comparing the image data Din designating the gradation of each pixel with a threshold Dth.例文帳に追加

データ加工部４１は、各画素の階調を指定する画像データＤinと閾値Ｄthとを比較した結果に基づいて、画像データＤinよりもビット数が少ない画像データＤgを生成する。 - 特許庁

To improve user's convenience by enabling the user to grasp a recording residual amount of a recording medium in an encoding processing at a variable bit rate in a form satisfying his/her own request.例文帳に追加

利用者が自らの要求に応じた形態で可変ビットレートでの符号化処理における記録媒体の記録残量を把握することを可能とし、利用者の利便性を向上させる。 - 特許庁

The encoder device, in its rounding processing unit, shifts bits in an N-bit string, with low-order bits (N>M) truncated, representing pixel values of the high frequency irregular image component to the right to compress it.例文帳に追加

エンコーダ装置は丸め処理部にて高周波不規則画像成分のピクセル値を表現するＮビット列のうち下位（Ｎ＞Ｍ）ビットを切り捨てて右ビットシフトさせることによって圧縮する。 - 特許庁

To reduce test time when defect check of a bit line or a sense amplifier is performed in a wafer test of a NAND flash memory, and furthermore extremely reduce the test time through parallel processing of a plurality of chips.例文帳に追加

NAND型フラッシュメモリのウェハテストに際してビット線またはセンスアンプの不良チェックを行う場合に、テスト時間を短縮し、複数チップの並列処理によりテスト時間を大幅に縮める。 - 特許庁

A request processing part 500 determines whether or not a time slot specified based on a slot specific bit string related to a request is the time slot assigned to a bus bridge 200.例文帳に追加

リクエスト処理部５００は、リクエストに係るスロット特定ビット列に基づいて特定されたタイムスロットがバスブリッジ２００に割り当てられているタイムスロットであるか否かを判断する。 - 特許庁

Especially, based on the encoding rule of the 1-bit information word, transition is degenerated in the state of the viterbi decoding process, and efficient decoding processing which causes no increase in circuit scale is carried out.例文帳に追加

そして特に、１ビットの情報語の符号化則に基づくことで、最尤復号過程での状態の遷移を縮退し、回路規模の肥大化を招かない効率的な復号処理を行う。 - 特許庁

In the printer 200 where the test data are received, the test data of the plotting command are converted into image data by an image processing section 21 and rasterized to be converted into image data of a bit map format.例文帳に追加

受信したプリンタ２００では、描画コマンドのテストデータを画像処理部２１でイメージデータに変換してラスタライズ処理することによりビットマップ形式のイメージデータに変換する。 - 特許庁

Since the boundary of the unit code data U1, U2, ... as shown in Fig.(c) is surely an N-bit integer multiple from the head, the unit code data are divided into a plurality of data at the boundary to perform decoding by parallel processing.例文帳に追加

図(c) に示す単位符号データＵ１，Ｕ２，...の境界は、必ず先頭からＮビットの整数倍目になるので、当該境界で複数に分割し、並列処理による復号化を行う。 - 特許庁

The memory management means 7 varies the size of the memory space assigned for storing one unit of data depending on the bit depth of data created by at least one processing step.例文帳に追加

メモリ管理手段７は、少なくとも１の処理工程により生成されるデータのビット深さに応じて、当該データの１単位の記憶のために割り当てるメモリスペースのサイズを変化させる。 - 特許庁

An error diffusion processing circuit 3 performs the error diffusion of lower bits of 12-bit R, G, B signals to make the signals to be signals equivalent to 12 bits or 11 bits and inputs them to a PDP(plasma display panel) 4.例文帳に追加

誤差拡散処理回路３は、１２ビットのＲ，Ｇ，Ｂ信号の下位ビットを誤差拡散して、１２ビットもしくは１１ビット相当の信号としてＰＤＰ４に入力する。 - 特許庁