「buffer offset」に関連した英語例文の一覧と使い方(2ページ目) - Weblio英語例文検索

The contents from an HDD are selectively read by as much as the components shown by the data size for reproduction of the prescribed time from the position shown by the offset and are stored up into a buffer.例文帳に追加

ＨＤＤからコンテンツを、オフセットで示される位置から、所定時間を再生するためのデータサイズで示される分だけ選択的に読み出し、バッファに溜め込む。 - 特許庁

To provide a filter circuit comprising a gm amplifier, a capacitor and a buffer circuit whose offset voltage is constant even when the cut-off frequency is changed.例文帳に追加

ｇｍアンプとコンデンサとバッファ回路とからなるフィルタ回路において、カットオフ周波数の値を変化させても、オフセット電圧が一定であるフィルタ回路を提供する。 - 特許庁

When the offset value is larger than the shaper value, a first search step finds free space in a buffer from a storage area next to the storage area where the immediately preceding cell is stored.例文帳に追加

第１検索ステップは、オフセット値の方が大きかった場合は、直前のセルが格納された格納領域の次の格納領域からバッファの空き領域を検索する。 - 特許庁

To provide a voltage controlled amplifier capable of making a stereo audio signal control unit receive no effect by the offset of a control buffer, when the amplifier is applied to the unit.例文帳に追加

ステレオオーディオ信号制御装置に適用したときその装置が制御バッファのオフセットの影響を受けないようにできる電圧制御増幅器を提供する。 - 特許庁

An offset voltage setting circuit 114 adds an offset voltage to an output voltage of an analog video signal outputted from an output buffer circuit 113 to keep an output voltage deviation of the digital/analog converter within a range of cell permissible voltages (+)-(-).例文帳に追加

出力バッファ回路１１３から出力されるアナログ映像信号の出力電圧に対し、オフセット電圧設定回路１１４からオフセット電圧を付加することで、ＤＡＣの出力電圧偏差をセル許容電圧（＋）〜（−）の範囲に収める。 - 特許庁

The first memory address corresponds the current address A plus the address offset M for a first circular buffer having an implied lower address boundary X and including addresses X through (X+L), and the second memory address corresponds the current address A plus the address offset M for a second circular buffer having an implied higher address boundary Y and including addresses Y through (Y-L).例文帳に追加

第１のメモリアドレスは、暗示下限アドレス境界Ｘを有し、Ｘから（Ｘ＋Ｌ）までのアドレスを含む第１の円環状バッファの現在アドレスＡ＋アドレスオフセットＭと一致し、第２のメモリアドレスは、暗示上限アドレス境界Ｙを有し、Ｙから（Ｙ—Ｌ）までのアドレスを含む第２の円環状バッファの現在アドレスＡ＋アドレスオフセットＭと一致する。 - 特許庁

A scene memory of a status setting system stores a plurality of scene data (setting data) for simultaneously setting various operating parameters, and an offset buffer sets and stores offset values (adjusting values) of various operating parameters in accordance with user operations.例文帳に追加

この発明による状態設定システムのシーンメモリには、信号処理回路の各種動作パラメータを一括設定するためのシーンデータ（設定データ）が複数記憶されており、オフセットバッファには、ユーザ操作に応じて各動作パラメータのオフセット値（調整値）が設定・記憶される。 - 特許庁

The offset time is added to the time difference from the timing of the event data right before the end to the end timing to calculate the timing of event data right before the end and write it to the reverse reproduction buffer area.例文帳に追加

エンド直前のイベントデータのタイミングからエンドタイミングまでの時間差に、オフセット時間を加算して、エンド直前のイベントデータのタイミングを計算し、逆再生バッファエリアに書き込む。 - 特許庁

Offset is attached to decoding start timing of an I picture and a P picture in order to make the decoding time start timing come after encoded data of the B picture are all present in a video buffer.例文帳に追加

そして、そのデコード開始タイミングがビデオバッファに当該Ｂピクチャの符号化データが揃った後となるようにするため、ＩピクチャおよびＰピクチャのデコード開始タイミングにオフセットを付加させる。 - 特許庁

To improve the durability of a dust cover which has been a problem conventionally by a simple structure in a suspension mechanism provided with a buffer with a coil spring offset and externally inserted.例文帳に追加

コイルスプリングをオフセットして外挿装着せしめた緩衝器を備えたサスペンション機構において、従来から問題となっていたダストカバーの耐久性を、簡単な構造をもって改善すること。 - 特許庁

This dual mode address generator comprises inputs that receive a current address A, an address offset M, a buffer length L, and a control signal; and logic configured to compute a first memory address for a buffer with an implied lower boundary and a second memory address for a buffer with an implied higher boundary response to the A, M, and L.例文帳に追加

現在アドレスＡ、アドレスオフセットＭ、バッファ長Ｌおよび制御信号を受信する入力と、Ａ、Ｍ、およびＬに応じて、暗示下限境界を有するバッファの第１のメモリアドレスと暗示上限境界を有するバッファの第２のメモリアドレスとを計算するように構成された論理とを含むデュアルモードアドレス生成器が提供される。 - 特許庁

A computer 4 divides test data of (N+M) bits into A bit data for a step and B bit data for an offset and sends them to an input buffer 5, receives an output from an output buffer 6 to search all change points of digital outputs with respect to analog inputs, thereby measuring the nonlinearity.例文帳に追加

計算機４は、N＋Mビットのテストデータをステップ用のＡビットとオフセット用のＢビットに分割して入力バッファ５に送るとともに、出力バッファ６の出力を取り込んで、アナログ入力に対するデジタル出力の変化点を全点サーチすることで非直線性を測定する。 - 特許庁

To display a high-quality picture, related to a TFT liquid-crystal display device comprising a buffer amplifier, by eliminating uneven brightness, vertical stripes, caused by variation in a switch feed through charge of an offset cancel circuit.例文帳に追加

バッファアンプを有するＴＦＴ液晶表示装置においては、オフセットキャンセル回路のスイッチフィードスルー電荷のばらつきに起因する縦筋状の輝度むらが発生し、画質を著しく低下させてしまう。 - 特許庁

A raster writing part 12 sequentially writes pieces of line data in a plurality of colors in the buffer memory 3 along the vertical scanning direction by shifting addresses for offset corresponding to intervals of line sensors 1R, 1G, 1B, respectively.例文帳に追加

ラスタ書込部１２は、複数色のラインデータをそれぞれ、ラインセンサ１Ｒ，１Ｇ，１Ｂの間隔に対応するオフセット分だけアドレスをシフトさせて、バッファメモリ３に副走査方向に沿って順番に書き込む。 - 特許庁

When new scene data are selected by the user operation, the parameter values (reference values) of the selected scene data are read from the scene memory one by one and based upon values reflecting the read parameter values with offset values in the offset buffer, while taking a preset limit value (upper limit value) into account, the new parameter setting value is determined (S4-S7).例文帳に追加

ユーザ操作により新たなシーンデータが選択されると、シーンメモリから、選択されたシーンデータのパラメータ値（基準値）が１つずつ読み出され、読み出されたパラメータ値にオフセットバッファのオフセット値を反映させた値に基づき、予め設定された制限値（上限値）を考慮して、新たなパラメータ設定値を決定する（Ｓ４〜Ｓ７）。 - 特許庁

During program verification, a control circuit 3 writes a fail value when all adjacent cells equal to or less than the offset n of a memory cell to be programmed are in elimination status, and a path value in other cases in an adjacent cell buffer 5.例文帳に追加

プログラムベリファイ時に、制御回路３は、プログラムすべきメモリセルのオフセットｎ以下の隣接セルがすべて消去状態である場合にはフェイル値を、それ以外の場合はパス値を、隣接セルバッファ５に書き込む。 - 特許庁

For DMA buffer allocation, an area allocated to the real address area is offset to the mirror address area to switch the cacheable area to the uncacheable area, and vice versa.例文帳に追加

ＤＭＡバッファを割り当てる場合には、実アドレス領域に割り当てられた領域を、ミラーアドレス領域へとオフセットすることで、キャッシャブル領域からアンキャッシャブル領域へと切り替えられ、また、逆の切り替えも行うことができる。 - 特許庁

The memory block is set to ensure an offset between the writing start position via the D1-I/F 44b and the writing start position via the buffer circuits 64 and 66 so that overwrite is not performed in the memory block.例文帳に追加

このとき，Ｄ１−Ｉ／Ｆ４４ｂ経由の書き込み開始位置と，バッファ回路６４，６６経由の書き込み開始位置との間にオフセットを確保するようにメモリブロックを設定し，メモリブロック内で上書きをしないようにする。 - 特許庁

To inhibit deformation of a dashboard of a vehicle at the time of offset collision at the front of the body of the vehicle by catching a driveshaft moved to the rear and to buffer the impact just before catching the driveshaft.例文帳に追加

車体前部がオフセット衝突したときに、後方へ移動したドライブシャフトを受け止めることによって、ダッシュボードの変形を抑制できるとともに、ドライブシャフトを受け止める直前の衝撃を緩和すること。 - 特許庁

To provide a signal driving circuit which reduces a DC offset and obtains an exact output analog voltage by selectively outputting a first analog voltage from a digital-to-analog converter (DAC) without passing through an analog buffer or selectively outputting the second voltage by the analog buffer based on the first analog voltage.例文帳に追加

アナログバッファを通過することなしに、デジタル／アナログコンバータ（ＤＡＣ）から第一アナログ電圧を選択的に出力、または第一アナログ電圧に基づいたアナログバッファによって第二電圧を選択的に出力し、ＤＣオフセットを低減し、正確な出力アナログ電圧値を得る信号駆動回路を供給する。 - 特許庁

To suppress the offset of a sensor output voltage by providing a buffer between means for detecting the vibration level and common terminal of means for detecting the Coriolis force.例文帳に追加

共通端子から流出入する電流を基準電圧生成手段側へ流出入しないように抑制することでセンサの出力電圧のオフセットの発生を抑えることが可能な角速度センサを提供することを目的とする。 - 特許庁

The preamble is divided and recorded on the recording medium by replacing the intermediate section of the preamble with data and a sync byte, and the frequency offset is detected by a frequency offset detector 240 by using the divided preamble during a period that signal data read out from the recording medium are delayed by using a 1st buffer 210.例文帳に追加

プリアンブルの中間部分をデータおよびシンクバイトで置き換えることによってプリアンブルを分割して記録媒体に記録し、記録媒体から読み出した信号データを第１バッファ２１０を用いて遅延している間に、周波数オフセット検出器２４０が分割されたプリアンブルを用いて周波数オフセットを検出する構成とする。 - 特許庁

This data processor is provided with an ADT8e for adding an offset value to an address outputted by an I/O adaptor 4, and for calculating a virtual storage address and a translation look-aside buffer(TLB) 8b for converting the virtual storage address into a physical address, and accessing is made through a host bus 3 to a main storage device 2.例文帳に追加

Ｉ／Ｏアダプタ４-1が出力したアドレスにオフセット値を加算し仮想記憶アドレスを計算するＡＤＴ８ｅと、その仮想記憶アドレスを物理アドレスへの変換するＴＬＢ８ｂを備え、３を介して主記憶装置２をアクセスする。 - 特許庁

In a free space finding method for finding free space available when storing cells in a buffer, an offset calculation step finds an offset value indicating a deviation of a storage area where a cell immediately before a corresponding channel is stored in accordance with an input of a new cell, from a storage area where the immediately preceding cell should have been stored based on basic spacing corresponding to the channel.例文帳に追加

バッファにセルを格納する際の空き領域を検索するための空き領域検索方法において、オフセット算出ステップは、新たなセルの入力に応じて、対応するチャネルの直前のセルが格納された格納領域と直前のセルがチャネルに対応する基本間隔に基づいて格納されるべきであった格納領域とのずれを示すオフセット値を求める。 - 特許庁

The alarm circuit is provided with a buffer amplifier 25 for inputting control voltage, an alarm adjustment circuit 26 for adding voltage adjusted by an alarm adjusting terminal to output voltage from the buffer amplifier 25 and outputting the added voltage and an amplifier 27 for amplifying the output of the alarm adjustment circuit 26 by reference voltage to which a temperature characteristic is added and outputting voltage obtained by adding offset to the control voltage.例文帳に追加

制御電圧を入力するバッファアンプ２５と、アラーム調整端子により調整された電圧と、バッファアンプ２５の出力電圧とを加算して出力するアラーム調整回路２６と、アラーム調整回路２６の出力を温度特性が付加されたリファレンス電圧により増幅して、制御電圧にオフセットを加えた電圧を出力するアンプ２７とを備えた。 - 特許庁

To provide a range switching circuit of a small measuring error caused by leaking current of a diode switch used in a current/voltage conversion circuit or offset voltage or bias current of an operational amplifier, a buffer amplifier, or the like, and to provide a circuit for reducing spike noise during range switching.例文帳に追加

電流／電圧変換回路に用いるダイオードスイッチの漏れ電流や演算増幅器やバッファアンプ等のオフセット電圧やバイアス電流に起因する測定誤差の小さいレンジ切り替え回路を得ると共に、レンジ切り替え時のスパイクノイズを減らす回路を得る。 - 特許庁

This buffer circuit commonly drives a load by an operational amplifying means for buffering an input voltage and outputting the voltage, and an output accelerating means for outputting current larger than current from the amplifying means when the voltage difference of a predetermined offset voltage or higher exists between its input and output voltages.例文帳に追加

入力電圧をバッファして出力する演算増幅手段と、その入・出力電圧間に所定のオフセット電圧以上の電圧差がある時に演算増幅手段からの電流より大きな電流を出力する出力加速手段とにより、負荷を共通に駆動する。 - 特許庁

Then, V2-V1≠V1-Vss caused by dispersion of an offset voltage of a buffer circuit composed of an operational amplifier and that of an accuracy ratio of the tow resisters is corrected by trimming either of the two resisters, and the relation of V2-V1=V1-Vss is realized with accuracy.例文帳に追加

このとき２つの抵抗のうちどちらかをトリミングすることによりオペアンプで構成されるバッファ回路のオフセット電圧と２つの抵抗の比精度のバラツキから起こるＶ２−Ｖ１≠Ｖ１−Ｖｓｓを補正し、Ｖ２−Ｖ１＝Ｖ１−Ｖｓｓの関係を精度良く実現する。 - 特許庁

The analog buffer circuit comprises a source follower including an MOS transistor Q1, and capacitors C1 and C2 being connected in parallel between the gate and source of the MOS transistor Q1 and performs offset cancel by charging the capacitors C1 and C2 with a constant common potential Vref.例文帳に追加

アナログバッファ回路は、ＭＯＳトランジスタＱ１を含むソースフォロアと、ＭＯＳトランジスタＱ１のゲート−ソース間に、それぞれ並列に接続されるキャパシタＣ１，Ｃ２とを有し、一定の共通電位Ｖｒｅｆによって当該キャパシタＣ１，Ｃ２を充電してオフセットキャンセルを行う。 - 特許庁

A division processing section 17 judges in which region display pixels are included from preset regions to a display screen before division processing is made, and changes the storage position of the display pixels according to an offset value for each region to store the display pixels in a frame buffer 18.例文帳に追加

分割処理部１７は、分割処理を行う前の表示画面に対して、予め設定されている領域の中から表示画素がどの領域に含まれるかを判定し、表示画素をフレームバッファ１８に格納する際に、領域ごとのオフセット値に従って、表示画素の格納位置を変更する。 - 特許庁

An object OB2 different in rendering information (shading information) from that of an object OB1 is shifted upward from the object OB1 by a minute offset value OFS, and an image from a viewpoint V in an object space is produced while the negative image is deleted according to a Z-buffer method.例文帳に追加

オブジェクトＯＢ１とはレンダリング情報（陰影づけ情報）が異なるオブジェクトＯＢ２を、ＯＢ１から上方向側に微少オフセット値ＯＦＳだけずらして配置し、Ｚバッファ法による陰面消去を行いながら、オブジェクト空間の視点ＶＰでの画像を生成する。 - 特許庁

Also, the device comprises a control buffer 18 adjusting gain of the first and the second gain variable amplifiers based on a differential signal from an comparison-computing element 16 outputting a differential signal of output of the first and the second rectifiers, and offset of the differential signal is adjusted based on a detected result of the differential signal from the comparison-computing element 16.例文帳に追加

また、第１、第２の整流器の出力の差動信号を出力する比較演算器１６からの差動信号に基づき第１、第２のゲイン可変アンプのゲインを調整する制御バッファ１８を有し、比較演算器１６からの差動信号の検出結果に基づき当該差動信号のオフセットを調整する。 - 特許庁

The charging circuit for a noise pass capacitor comprising a capacitor with one end connected between a reference voltage source and an error amplifier and the other end grounded connects a buffer circuit comprising a differential amplifier circuit between the reference voltage source and the error amplifier, and has an offset in transistors forming the differential amplifier.例文帳に追加

基準電圧源と誤差アンプの間に一端が接続されて他端が接地されるコンデンサとを具えたノイズパスコンデンサの充電回路において、上記基準電圧源と誤差アンプの間に差動アンプ回路を具えたバッファ回路が接続され、その差動アンプを構成するトランジスタにオフセットを持たせる。 - 特許庁

Before a bit map image bit map developed to a band memory secured on a work buffer memory 105 of a RAM part is transferred to a recording part 110 for recording the bit map image, a video signal control circuit 111 transmits the number of offset lines which become white parts in the band and the number of lines to be printed to a controller in the recording part 110.例文帳に追加

ビデオ信号制御回路１１１がＲＡＭ部のワークバッファメモリ１０５上に確保されるバンドメモリにビットマップ展開されるビットマップイメージの記録部１１０への転送前に、該バンド中で白地となるオフセットライン数と印刷されるライン数を記録部１１０内のコントローラにあらかじめ送信する構成を特徴とする。 - 特許庁

To prevent a window from being canceled by the effect of the offset of the operational amplifier circuit of a liquid crystal driving power supply device, which employs a window comparator made up from operational amplifier circuits, and through-put currents to flow in P and N channel MOS transistors constituting of an output buffer.例文帳に追加

オペアンプ回路１、２から成るウインドウコンパレータを用いた液晶駆動電源装置に於いて、オペアンプ回路が持つオフセットの影響でウインドウがキャンセルされ、出力バッファ５を構成するＰチャネルＭＯＳトランジスタＱ１００とＮチャネルＭＯＳトランジスタＱ２００に貫通電流が流れることを防止する。 - 特許庁

An output timing determining reference time generation part 38 and a TS packet output timing adjustment part 39 output output data packet data RTP including actual information from a TS packet TP2 in a reception buffer 32 at timing based on a time stamp value in the TS packet TP2, a delay offset time ΔTDO and a receiver standard time RBT.例文帳に追加

出力タイミング決定用基準時刻生成部３８及びＴＳパケット出力タイミング調整部３９は、ＴＳパケットＴＰ２内のタイムスタンプ値、遅延オフセット時間ΔＴＤＯ及び受信機基準時刻ＲＢＴに基づくタイミングで、受信バッファ３２内のＴＳパケットＴＰ２から実情報を含む出力パケットデータＲＴＰを出力する。 - 特許庁

An area is divided, the outermost side coordinates of a line connecting the length position for the numerical value of a timer of the diagonal of a divided area and the center position of the display area of a frame buffer are obtained and defined as offset coordinates 71 and 72, the divided four areas are respectively divided into two areas and the area indicated by a hatched line is specified.例文帳に追加

領域を分割して分割領域の対角線のタイマの数値分の長さ位置とフレームバッファの表示領域の中心位置とを結んだ線の最外側座標を求めてオフセット座標７１、７２とし、分割された４領域をそれぞれ２つの領域に分け、右側の図７に斜線で示す領域を特定する。 - 特許庁