「buffer time」に関連した英語例文の一覧と使い方(30ページ目) - Weblio英語例文検索

An address chain information storage section 130 of this driver is provided with an address chain information table storing time serial sequence of address information at recording of information and the driver conducts cache processing when a data amount in a buffer 120 is a threshold value or below in the case of reproduction according to the time series sequence stored in the address chain information table.例文帳に追加

アドレス連鎖情報記憶部１３０には、情報の記録時のアドレス情報の時系列順序を記憶するアドレス連鎖情報テーブルが設けられ、再生時にバッファ１２０内のデータ量がしきい値以下の場合には、キャッシュ処理を行うが、そのキャッシュ処理の際に、上記アドレス連鎖情報テーブルに記憶された時系列順序に従いキャッシュを行う。 - 特許庁

A performance operation error determination section 34 searches the data buffer under sounding based on key press information, and finds data under sounding in which the sounding flag is under sounding hold, and the sounding start time of the corresponding sound note is within a predetermined allowed period from key press time, and instructs sounding of the corresponding note data to a musical sound generation circuit 28.例文帳に追加

演奏動作正誤判定部３４は、押鍵情報に基づいて、楽音中データバッファを検索して、発音フラグが発音保留中で、かつ、対応する音符データの発音開始時刻が、押鍵時刻から所定の許容時間内であるような発音中データを見出し、対応する音符データの発音を楽音生成回路２８に指示する。 - 特許庁

According to the amount of predictive coding data in each channel, a DTS generator 17 generates decoding time stamp information, showing the timing for reading compressed data in an input buffer 22a of a decoding side, and a formatting circuit 19 formats it into a packet header with decoding time stamp information and a packet with user data containing the compressed data.例文帳に追加

ＤＴＳ生成器１７はチャネル毎の予測符号化データ量に応じて、復号側の入力バッファ２２ａ内の圧縮データを読み出すタイミングを示すデコーディング・タイム・スタンプ情報を生成し、フォーマット化回路１９はデコーディング・タイム・スタンプ情報を含むパケットヘッダと、圧縮データを含むユーザデータを有するパケットにフォーマット化する。 - 特許庁

A DTS (Digital Theater System) generator 17 generates decoding time stamp information showing timing for reading compressed data in an input buffer 22a at the decoding side according to a predictively encoded data quantity for each channel, and a formatting circuit 19 formats a packet having user data including a packet header with the decoding time stamp information included therein and the compressed data.例文帳に追加

ＤＴＳ生成器１７はチャネル毎の予測符号化データ量に応じて、復号側の入力バッファ２２ａ内の圧縮データを読み出すタイミングを示すデコーディング・タイム・スタンプ情報を生成し、フォーマット化回路１９はデコーディング・タイム・スタンプ情報を含むパケットヘッダと、圧縮データを含むユーザデータを有するパケットにフォーマット化する。 - 特許庁

A DTS generator 17 generates decoding time stamp information showing the read timing of compressed data in a decoding-side input buffer 22a according to the amount of predictively encoded data by channels, and a formatting circuit 19 formats the data into a packet which has a packet header including the decoding time stamp information and user data including the compressed data.例文帳に追加

ＤＴＳ生成器１７はチャネル毎の予測符号化データ量に応じて、復号側の入力バッファ２２ａ内の圧縮データを読み出すタイミングを示すデコーディング・タイム・スタンプ情報を生成し、フォーマット化回路１９はデコーディング・タイム・スタンプ情報を含むパケットヘッダと、圧縮データを含むユーザデータを有するパケットにフォーマット化する。 - 特許庁

A DTS generation unit 17 generates decoding time stamp information for indicating timing for reading a compression data in an input buffer 22a of a decoding side in response to data amount of prediction coding for each channel, and a format circuit 19 makes a packet format which includes a packet header including the decoding time stamp information, and a user data including the compression data.例文帳に追加

ＤＴＳ生成器１７はチャネル毎の予測符号化データ量に応じて、復号側の入力バッファ２２ａ内の圧縮データを読み出すタイミングを示すデコーディング・タイム・スタンプ情報を生成し、フォーマット化回路１９はデコーディング・タイム・スタンプ情報を含むパケットヘッダと、圧縮データを含むユーザデータを有するパケットにフォーマット化する。 - 特許庁

According to an amount of predictive coding data in each channel, a DTS generator 17 generates decoding time stamp information, showing the timing for reading compressed data in an input buffer 22a of a decoding side, and a formatting circuit 19 formats the predictive-coded data into a packet header with decoding time stamp information and a packet with user data containing the compressed data.例文帳に追加

ＤＴＳ生成器１７はチャネル毎の予測符号化データ量に応じて、復号側の入力バッファ２２ａ内の圧縮データを読み出すタイミングを示すデコーディング・タイム・スタンプ情報を生成し、フォーマット化回路１９はデコーディング・タイム・スタンプ情報を含むパケットヘッダと、圧縮データを含むユーザデータを有するパケットにフォーマット化する。 - 特許庁

This output buffer has a pull-up element for pulling up an output terminal to first power supply voltage at the time of turn-on, and a pull-down element for pulling down the output terminal to second power supply voltage that is at a level lower than the first power supply voltage at the time of the turn-on.例文帳に追加

出力バッファは、ターンオン時に出力端子を第１電源電圧にプルアップするためのプルアップ素子(MPU)と、ターンオン時に出力端子を第１電源電圧より低いレベルの第２電源電圧にプルダウンするためのプルダウン素子(MPD)と、待機モードではプルアップ素子及び、プルダウン素子(MPD)をターンオフ状態に維持して出力端子をハイインピーダンス状態に維持する。 - 特許庁

According to an amount of predictive coding data in each channel, a DTS generator 17 generates decoding time stamp information showing the timing for reading compressed data in an input buffer 22a of a decoding side, and a formatting circuit 19 formats the predictive-coded data into a packet header with decoding time stamp information and a packet with user data containing the compressed data.例文帳に追加

ＤＴＳ生成器１７はチャネル毎の予測符号化データ量に応じて、復号側の入力バッファ２２ａ内の圧縮データを読み出すタイミングを示すデコーディング・タイム・スタンプ情報を生成し、フォーマット化回路１９はデコーディング・タイム・スタンプ情報を含むパケットヘッダと、圧縮データを含むユーザデータを有するパケットにフォーマット化する。 - 特許庁

According to the amount of predictive coding data in each channel, a DTS generator 17 generates decoding time stamp information showing the timing for reading compressed data in an input buffer 22a of a decoding side, and a formatting circuit 19 formats the predictive-coded data into a packet header with decoding time stamp information and a packet with user data containing the compressed data.例文帳に追加

ＤＴＳ生成器１７はチャネル毎の予測符号化データ量に応じて、復号側の入力バッファ２２ａ内の圧縮データを読み出すタイミングを示すデコーディング・タイム・スタンプ情報を生成し、フォーマット化回路１９はデコーディング・タイム・スタンプ情報を含むパケットヘッダと、圧縮データを含むユーザデータを有するパケットにフォーマット化する。 - 特許庁

A DTS(digital theafter system) generator 17 generates the decoding time stamp information showing the timing of reading a compressed data within a decoding- side input buffer according to the quantity of the predictively coded data for each channel, and a format formation circuit 19 formats it to a packet header including the decoding time stamp information and a packet having the user data including the compressed data.例文帳に追加

ＤＴＳ生成器１７はチャネル毎の予測符号化データ量に応じて、復号側の入力バッファ２２ａ内の圧縮データを読み出すタイミングを示すデコーディング・タイム・スタンプ情報を生成し、フォーマット化回路１９はデコーディング・タイム・スタンプ情報を含むパケットヘッダと、圧縮データを含むユーザデータを有するパケットにフォーマット化する。 - 特許庁

A DTS generator 17 generates decoding time stamp information indicating the timing at which compression data in an input buffer 22a of a decoding side is read out in accordance with prediction encoding data quantity for each channel, a formatting circuit 19 formats the information into a packet header comprising decoding time stamp information and a packet having user data comprising compression data.例文帳に追加

ＤＴＳ生成器１７はチャネル毎の予測符号化データ量に応じて、復号側の入力バッファ２２ａ内の圧縮データを読み出すタイミングを示すデコーディング・タイム・スタンプ情報を生成し、フォーマット化回路１９はデコーディング・タイム・スタンプ情報を含むパケットヘッダと、圧縮データを含むユーザデータを有するパケットにフォーマット化する。 - 特許庁

A DTS generator 17 generates decoding time stamp information showing the read timing of compressed data from a decoding-side input buffer 22a according to the amounts of predictively encoded data by channels and a formatting circuit 19 formats the data into a packet having a packet header including the decoding time stamp information and user data including the compressed data.例文帳に追加

ＤＴＳ生成器１７はチャネル毎の予測符号化データ量に応じて、復号側の入力バッファ２２ａ内の圧縮データを読み出すタイミングを示すデコーディング・タイム・スタンプ情報を生成し、フォーマット化回路１９はデコーディング・タイム・スタンプ情報を含むパケットヘッダと、圧縮データを含むユーザデータを有するパケットにフォーマット化する。 - 特許庁

The wireless network controller 100 extends a buffer 161 for buffering data received from a mobile terminal MT via base stations BS1 and BSX, depending on the difference between the data transmission time between the wireless network controller 100 and the base station BS1, and the data transmission time between the wireless network controller 100 and the base station BSX.例文帳に追加

無線ネットワーク制御装置１００が、基地局ＢＳ１、ＢＳＸを経由して移動端末ＭＴから受信したデータをバッファリングするバッファ１６１を、無線ネットワーク制御装置１００と基地局ＢＳ１の間のデータ伝送時間と、無線ネットワーク制御装置１００と基地局ＢＳＸの間のデータ伝送時間と、の差の大きさに応じて拡張する。 - 特許庁

When print job of low priority is carried out, by obtaining a memory region of capacity capable of concurrent acquisition of both print buffer 0 and print buffer 1 and at the same time, allotment of a memory region for a scanning job of high priority is required, part of memory region ensured for the print job is released, and the released region is allotted for the memory region for implementing the scanning job.例文帳に追加

低優先順位の印字ジョブが、印字バッファ０及び印字バッファ１の同時取得を可能とする容量のメモリ領域を獲得して実行されている際に、高優先順位のスキャンジョブのメモリ領域の割り当てが要求された場合、印字ジョブが確保しているメモリ領域の一部を開放し、この開放されたメモリ領域をスキャンジョブを実行するためのメモリ領域として割り当てる。 - 特許庁

To reduce a quantity of cells accumulated a fluctuation absorbing buffer and transmission delay time when a CDV value of an ATM network is small, increase the quantity of the cells accumulated in the fluctuation absorbing buffer when the CDV value of the ATM network is large, prevent cell rejection caused by cell fluctuation and enhance transmission quality in a communication of a CBR cell flow including CDV in the ATM network.例文帳に追加

ＡＴＭネットワークにおけるＣＤＶを含んだＣＢＲセル流の通信において、ＡＴＭネットワークのＣＤＶ値が小さい時には揺らぎ吸収バッファ内に蓄積させるセルの量を少なくして伝送遅延時間を小さくし、ＡＴＭネットワークのＣＤＶ値が大きい時には揺らぎ吸収バッファ内に蓄積させるセルの量を大きくしてセル揺らぎが原因によるセル廃棄を防止し伝送品質を高める。 - 特許庁

A stagnation time calculating means 21 calculates the period from the start of resist application on the substrate, in the resist film formation unit 12, through completion of substrate delivery to a buffer unit 13 away from the resist film formation unit 12, or the period from the finish of resist application on the substrate in the resist form formation unit 12 through the completion of substrate delivery to the buffer unit 13.例文帳に追加

また、レジスト膜形成ユニット１２において基板上にレジスト塗布が開始されてから、レジスト膜形成ユニット１２と隔離されたバッファユニット１３への当該基板の搬出が完了するまでの時間、または、レジスト膜形成ユニット１２において基板上へのレジスト塗布が終了してから、バッファユニット１３への当該基板の搬出が完了するまでの時間を算出する停滞時間算出手段２１を備える。 - 特許庁

An input buffer (inverter G_1), full band passing circuits (DELYIANNIS phase shift circuits) having at least two secondary transmission functions and an output buffer (inverter G_2) are sequentially connected, the full band passing circuits having the two secondary transmission functions have phase characteristics with respect to different frequencies and are cascade connected to obtain the approximately fixed delay time over the wide frequency band.例文帳に追加

入力バッファ（インバータＧ_１）と、少なくとも２個の２次の伝達関数を持つ全帯域通過形回路（ＤＥＬＹＩＡＮＮＩＳ形移相回路（Ｉ），（ＩＩ）と、出力バッファ（インバータＧ_２）とを順次接続し、２個の２次の伝達関数を持つ全帯域通過形回路は、異なる周波数に対する位相特性を有し、従続接続することで広い周波数帯域においてほぼ一定の遅延時間とする。 - 特許庁

A CPU 11 estimates the transmission speed of a mobile terminal network on the basis of two parameters of the detected field intensity and throughput and calculates a reproduction start point (reproduction start time) of data downloaded to a buffer memory 5 on the basis of this estimated value.例文帳に追加

そして、ＣＰＵ１１が、上記検出された電界強度及びスループットの２つのパラメータに基づいて、携帯端末ネットワークの伝送速度を推定し、この推定値に基づいて、バッファメモリ５にダウンロードされたデータの再生開始点（再生開始時刻）を算出する。 - 特許庁

A transfer control circuit 223 transfers partial data stored in the buffer 211 as first block data to a memory 230 a communication time, needed to receive partial data by a first block size, after the data communication part 210 starts the communication.例文帳に追加

転送制御回路２２３は、データ通信部２１０が通信を始めたときから一つ目のブロックサイズだけ部分データを受信するために要する通信時間が経過したときに、バッファ２１１に記憶されている部分データを一つ目のブロックデータとしてメモリ２３０に転送する。 - 特許庁

An error detection circuit 29 detects a transmission line fault by using a detection code received from an input terminal 23, and a result buffer circuit 31 gives N sets of detection results to a discrimination circuit 3 every time those received sequentially from the error detection circuit 29 are stored.例文帳に追加

誤り検出回路29は、入力端子23から入力した検出符号を用いて伝送路誤り検出を行ない、結果バッファ回路31は、誤り検出回路29から順次渡される検出結果がN個蓄積される毎に、それらの結果を判定回路33に渡す。 - 特許庁

To enable a seamless reproduction without causing contradiction of overflow and underflow in connection of a VBV buffer at the time of reproduction, even when new MPEG (moving picture experts group) image data are additionally recorded on the midway or at the end of the MPEG image data which have been already recorded.例文帳に追加

既に記録されているＭＰＥＧ画像データの途中から、もしくは末尾から新たなＭＰＥＧ画像データを追加記録した場合でも、再生時にＶＢＶバッファの接続にオーバーフローやアンダーフローの矛盾が生じることなく、シームレスな再生を可能とする。 - 特許庁

At this time, a character string matching a specific pattern including an English symbol, etc., registered in a character string pattern storage part 112 is retrieved from character strings before conversion in the input character string buffer 105 and stored as a replacement candidate in a candidate storage part 110.例文帳に追加

その際、入力文字列バッファ１０５内の変換前の文字列の中から文字列パターン記憶部１１２に登録された英記号等を含む特定のパターンと一致する文字列を検索し、これを置き換え候補として候補記憶部１１０に格納する。 - 特許庁

The optical subscriber terminal is constituted so as to arrange an idle signal in front of a downlink data signal when the downlink data signal is the one at speed 1G, when a data signal sequence is generated, by performing time division multiplexing of a downlink data signal accumulated in a downlink buffer 13.例文帳に追加

下りバッファ１３に蓄積されている下りデータ信号を時分割多重してデータ信号列を生成する際、下りデータ信号が速度１Ｇの下りデータ信号であれば、下りデータ信号の前方にアイドル信号を配置するように構成する。 - 特許庁

To provide a circuit for ATM cell buffer by which ATM cells retained in an ATM layer are discharged when recovering a PHY layer from a fault, cells received by the PHY layer at this time are discarded and the PHY layer can be speedily started after recovery.例文帳に追加

ＰＨＹレイヤが障害から復旧するときに、ＡＴＭレイヤ内の滞留しているＡＴＭセルを排出させ、ＰＨＹレイヤがこのとき受け取ったセルを廃棄し、復旧後ＰＨＹレイヤを速やかに立ち上げることができるＡＴＭセルバッファの回路を提供する。 - 特許庁

An information adding circuit 12 adds a server identification code A and receiving time B to data received from two server devices 10a, 10b and a comparator 13 compares the information added received data with received data previously stored in a comparing buffer 17 and informs a master processing part of the compared result.例文帳に追加

２台のサーバ装置１０ａ、１０ｂからの受信データに情報追加回路１２でサーバ識別コードＡと受信時刻Ｂを付加し比較回路１３で予め比較バッファ１７に格納されている受信データと比較して、上位処理への通知をする。 - 特許庁

The control of delay time of the digital delay circuit is realized by controlling an ON-resistance of the parallel connection body 12 in response to a drive capability of the input buffer, a capacity of the delay node 19 and a plurality of the control signals PL1-PL7.例文帳に追加

このデジタル遅延回路の遅延時間の制御は、入力バッファのドライブ能力と遅延ノード１９が持つ容量および複数の制御信号ＰＬ１〜ＰＬ７に応答して並列接続体１２のオン抵抗が制御されることにより実現されている。 - 特許庁

To provide a noise elimination circut whose its occupied are and power consumption are reduced, no buffer circuit is required for an output of a solid-state image pickup element, the time constant can easily be set to a proper value and a reset noise can sufficiently be eliminated.例文帳に追加

占有面積と消費電力を小さくでき、固体撮像素子の出力にバッファ回路が不要で、時定数が容易に最適な値に設定可能でリセット雑音を充分に除去することができる、固体撮像素子用雑音除去回路を提供する。 - 特許庁

An error judgement part 20 judges the state of an error flag fe in data temporally precedent to the above one-bit digital signal D'R for reproduction sent from a buffer 16 to the decoder 17, e.g. a data sequence Dd for judgement which should be sent to the decoder 17 a prescribed time later.例文帳に追加

エラーフラグ判断部２０は、バッファ１６からデコーダ１７に送られる上記再生用１ビットデジタル信号Ｄ_R’よりも時間的に前のデータ、例えば所定時間後にデコーダ１７に送られるべき判断用データ列Ｄ_d中のエラーフラグｆ_eの状態を判断する。 - 特許庁

Also, the buffer layer is provided between the cutoff sheet of the bottom part of the reserving space and the outer circumferential wall, for preventing the cutoff sheet from being damaged by joints of the iron plates, or corners of the iron plates caused by breakage of the reinforcing iron plates or broken surfaces of the concrete at the time of earthquake.例文帳に追加

また鉄板の継目あるいは地震時に補強鉄板の損傷から生ずる鉄板の角もしくはコンクリートの破断面による遮水シートの損傷を防止するため、貯留空間底部の遮水シートと外周壁の間に緩衝層を設けた。 - 特許庁

The first stroke is inputted concerning a handwritten character (S102, S103), and after the lapse of an x time (S105), measurement is started (S109), and stokes stored in an orbit buffer are character-recognized, and a character being the recognition result is displayed (S110 to S112).例文帳に追加

手書き文字について最初のストローク入力がされ（Ｓ１０２、Ｓ１０３）、そこからｘ時間が経過すると（Ｓ１０５）、計時が開始され（Ｓ１０９）、軌跡バッファに保存されたストロークが文字認識されて認識結果の文字が表示される（Ｓ１１０〜Ｓ１１２）。 - 特許庁

To provide an MPEG data reproduction method capable of realizing the seamless and high fidelity reproduction of first MPEG image data and second MPEG image data without generating inconsistency in overflow or under flow at the time of connecting a VBV buffer.例文帳に追加

第１のＭＰＥＧ画像データから第２のＭＰＥＧ画像データへ繋げて再生させる際に、ＶＢＶバッファの接続にオーバーフローやアンダーフローの矛盾が生じることなく、シームレスで高品位な再生を実現させることができる再生方法を提供すること。 - 特許庁

A stream transferring unit 105 reads streams from a reading position corresponding to the set time stamp to the next reading position from stream buffers 101 to 104 and transfers the streams to a decoder buffer 106, and a stream decoding unit 109 decodes the streams to generate image information.例文帳に追加

ストリーム転送部１０５は，設定されたタイムスタンプに対応する読み出し位置から次の読み出し位置までのストリームを，ストリームバッファ１０１〜１０４から読み出して，デコーダバッファ１０６へ転送し，ストリーム復号部１０９は，それを復号して画像情報を生成する。 - 特許庁

The denatured protein denatured by the protein stabilizing agent is renatured by adding the denatured protein to an amine-based buffer solution containing an oxidized glutathione and/or a reduced glutathione and thermally insulated after heating followed by leaving the system at rest at room temperature for a specified time or cooling it.例文帳に追加

蛋白質可溶化剤で変性させた変性蛋白質を、酸化型グルタチオン及び／又は還元型グルタチオンを含み加熱して保温したアミン系緩衝液に添加した後、常温で所定時間静置させるか又は冷却して上記変性蛋白質を巻き戻す。 - 特許庁

To make data fetch performable without waiting for data update to a master resource by the report of instruction completion even when update data whose addresses are the same on the master resource are present in a buffer at the time of performing data fetch to the master resource.例文帳に追加

マスタリソースへのデータフェッチ時に、データフェッチを行う前記マスタリソース上のアドレスが同一の更新データがバッファ内に存在した場合においても、命令完了報告による前記マスタリソースへのデータ更新を待たずにデータフェッチを行うことを可能にする。 - 特許庁

To provide a method of accurately designing a minimum output band satisfying a target packet loss rate by counting the number of packets which arrive at an output transmission wait buffer in every measurement time cycle T without providing an exchange or a router with any special measuring instrument.例文帳に追加

交換機やルータに特別な計測装置を備えることなく、出力送出待ちバッファに到着するパケット数を計測時間周期Ｔごとに計数するだけで、目標パケット損失率を満足する最小出力帯域をより正確に設計する。 - 特許庁

To provide a seal structure of piston rod equipped with a buffer seal not allowing a high pressure to act on a U-packing installed on the outside in the elongating direction while there is no risk of the oil film break and a sufficient slidability is secured and capable of securing the sealing performance for a long period of time.例文帳に追加

油膜が切れることが無く十分な摺動性を確保しながら、伸長方向外側に設けたＵパッキンに高圧を作用させないバッファシールを備え、長時間にわたってシール性を確保できるピストンロッドのシール構造を提供すること。 - 特許庁

Buffer gates G1-Gn for producing a plurality of signals of different time delay, and a switching portion 12 for selecting one of a plurality of signals O0-On, are arranged in a delay gate circuit 10 constituted of a plurality of transistors for controlling signal propagation timing.例文帳に追加

信号伝播のタイミングを調整する複数のトランジスタで構成された遅延ゲート回路１０内に、遅延時間が異なる複数の信号を生成するバッファゲートＧ１〜Ｇｎと、複数の信号Ｏ０〜Ｏｎの一つを選択するスイッチ部１２とを設ける。 - 特許庁

To provide a recording device in which verify-processing is performed without breaking an input buffer memory of a recording device, when a signal inputted continuously such as a video signal or a voice signal is recorded in a recording medium in a real time.例文帳に追加

本発明は映像または音声信号など連続的に入力される信号を記録媒体に実時間内に記録する際に、記録装置の入力バッファメモリが破綻を来すことなくベリファイ処理を行う記録装置を提供することを目的とする。 - 特許庁

This slot machine is provided with a clear area setting means 5 for limiting the clear area of a frame buffer only to an area requiring re- plotting in the next frame at the time of displaying picture information at a display means 200.例文帳に追加

表示手段２００に、画像情報を表示するに際し、フレームバッファのクリア領域を、次のフレームに於ける再描画が必要な領域のみに制限するクリア領域設定手段５が設けられているスロットマシーン又はパチスロ機の画像表示装置１００。 - 特許庁

An input signal IN is integrated by a CR integration circuit of time constant T10 constituted of a resistance 12 and a capacitor 13 via an inverter 11 for buffer, and provided an inversion input terminal of a comparator 30 as a signal S10 from a connection point N1.例文帳に追加

入力信号ＩＮは、バッファ用のインバータ１１を介して抵抗１２及びキャパシタ１３からなる時定数Ｔ１０のＣＲ積分回路で積分され、接続点Ｎ１から信号Ｓ１０として比較器３０の反転入力端子に与えられる。 - 特許庁

A CPU 101 selects a command capable of starting disk access fastest from the group of write commands provided from a host system 200 and stored in a queue buffer 109a, and predicts rotation waiting time generated when the selected command is executed.例文帳に追加

ＣＰＵ１０１は、ホストシステム２００から与えられてキューバッファ１０９ａに格納されているライトコマンドの群の中から最も早くディスクアクセスを開始可能なコマンドを選択し、当該選択されたコマンドを仮に実行した場合に発生する回転待ち時間を予測する。 - 特許庁

When the shutter button is fully pushed to output a second signal, the camera stores an image file "C'" corresponding to the image data "C" nearest to the generation time point of the second signal before generating the second signal among the image data stored in the buffer memory.例文帳に追加

シャッターボタンが全押しされて第２の信号が出力されると、バッファメモリに記憶されている画像データのうち、第２の信号発生前であって第２の信号の発生時点に直近の画像データ「Ｃ」に対応する画像ファイル「Ｃ′」をメモリーパックに記憶させる。 - 特許庁

The main control section resumes discharge operation at a moment in time when printing is ended and the recording sheets are discharged from the discharge buffer to the sheet discharge tray in the normal print order such that a white recording sheet is discharged to a position corresponding to the error (416).例文帳に追加

そして、印字が終了した時点でメイン制御部が排出動作を再開し、排出バッファから正常な印字順となるように、すなわち、エラーに対応する位置に白紙の記録紙が排出されるように排紙トレイへ記録紙を排出する（４１６）。 - 特許庁

A shaping apparatus 10 is provided with an AFR (allowed frame rate) calculation circuit 11, scheduled transmission time (OTIME) calculation circuit 12, a transmission judging circuit 13, a queuing destination judging circuit 14, a frame buffer management circuit 15, a receiving interface 16, and a transmitting interface 17.例文帳に追加

シェーピング装置１０は、ＡＦＲ計算回路１１と、送信予定時刻（ＯＴＩＭＥ）計算回路１２と、送信判定回路１３と、キューイング先判定回路１４と、フレームバッファ管理回路１５と、受信インタフェース１６と、送信インタフェース１７とを備える。 - 特許庁