「byte bytes」に関連した英語例文の一覧と使い方(3ページ目) - Weblio英語例文検索

To provide a calculating device and method capable of quickly and highly precisely operating division with a denominator as 2 bytes or more by using an inexpensive MCU having a one byte divider.例文帳に追加

１バイト除算器を備えた安価なＭＣＵを用いて分母が２バイト以上の除算を高速かつ高精度に実行可能な計算装置及び計算方法を提供する。 - 特許庁

Therefore, generation of mismatchings between the number of data bytes, actually transferred to the storage device 12 and the number of data bytes to be read from the number of transfer byte register by the CPU 13, can be avoided by stopping the reception of any data from the outside.例文帳に追加

したがって、外部からのデータの受信を停止して、実際に記憶装置１２に転送されたデータバイト数とＣＰＵ１３が転送バイト数レジスタから読み取るデータバイト数との間で不整合が生じることを回避することができる。 - 特許庁

When the same data equal to 3 bytes including the 2nd storage area appear in the past, data after the 4th byte of the read data are compared with the data after the 3 bytes + an address precedingly appearing and the longest coincident length L and the address are coded and outputted.例文帳に追加

第２の記憶領域を含む３バイトと同じデータが過去に出現している場合、読み込んだデータの４バイト目以降のデータと、前回出現した位置＋３バイト目以降のデータとを比較し、最長一致長Ｌ及びそのアドレスを符号化して出力する。 - 特許庁

In the exclusive purpose storage area, an address is formed of two or more bytes, and a carry storage area including a carry from a low order byte of the address to a high order byte is set as an area for storing data in an accessible form according to the value of a counter or a predetermined array list.例文帳に追加

また、専用記憶領域はアドレスを複数バイトで構成し、アドレスの下位バイトから上位バイトへの桁上がりを含む桁上がり格納領域を、カウンタもしくは所定の配列リストの値に応じてアクセス可能な形式でデータを記憶する領域とする。 - 特許庁

The slave part 22 confirms the state of the communication control signal in advance each time the slave part 22 transmits to the master part 21 data of one-byte among data of a plurality of bytes constituting the transmission signal, and transmits the one-byte data only when the master part 21 can perform reception processing.例文帳に追加

スレーブ部２２では伝送信号を構成する複数バイトのデータのうちから１バイトのデータをマスタ部２１に送信する毎に前もって通信制御信号の状態を確認し、受信処理可能である場合にのみ当該１バイトのデータを送信する。 - 特許庁

A special pattern control board 130 adds the first byte to the final byte of transmit data constituting a control command made of 5 bytes from a main control board (S14), and when the arithmetic result is not 0, the control command is determined to be abnormal (S16: NO).例文帳に追加

特別図柄制御基板１３０が、主制御基板１００からの５バイトから成る制御コマンドを構成する送信データの第１バイトから最終バイトまでを加算し（Ｓ１４）、演算結果が０でない際に制御コマンドを異常と判断する（Ｓ１６：Ｎｏ）。 - 特許庁

At least partial data buses of plural parallel data busses of an interface circuit 14 are selectively conducted by a byte length set signal by means of an input/output pass selector 24, whereby the number of bytes of the input/output data busses of the interface circuit is controlled to a desired byte length.例文帳に追加

入出力バス選択器２４によりインタフェース回路１４の複数並列のデータバスのうち少なくとも一部のデータバスをバイト長設定信号により選択的に導通し、インターフェイス回路の入出力データバスのバイト数を所望のバイト長とする。 - 特許庁

The traffic matrix generating apparatus 10 is connected to a measurement object communication apparatus 20 provided with a transfer byte counter for recording the number of transfer bytes of packets transmitted/received via an interface.例文帳に追加

トラフィック行列生成装置１０は、インタフェースを介して送受信したパケットの転送バイト数を記録する転送バイトカウンタを備えた測定対象通信装置２０と接続している。 - 特許庁

A main control board C is structured so as to send a control command of a first byte and then send a control command of a second byte whose most significant bit value is reversed from the control command of the first byte after outputting one strobe ON signal and performing a prescribed waiting process when sending a control command of two bytes to a subsidiary board S.例文帳に追加

主制御基板Ｃは、サブ基板Ｓへ２バイトの制御用コマンドを送信する場合に、１バイト目の制御用コマンドを送信し、その後、１のストローブＯＮ信号を出力し、所定の待機処理を実行した後、１バイト目の制御用コマンドと最上位ビットの値が反転した２バイト目の制御用コマンドを送信するように構成されている。 - 特許庁

Each transmission apparatus of this invention is provided with an overhead byte termination section that terminates overhead bytes of an input output signal and allows the overhead byte termination section to output a number of a map with the highest priority among its stored cross connect maps as a value of the overhead type to other transmitters.例文帳に追加

本発明の伝送装置は、入出力信号のオーバーヘッドバイトの終端を行うオーバーヘッドバイト終端部を備え、保持するクロスコネクトマップのうち最優先順位のマップの番号をオーバーヘッドバイトの値としてオーバーヘッドバイト終端部から他の伝送装置へ出力する。 - 特許庁

An interpreter 326 prepares n pieces of processing routines corresponding to n bytes included in the word of a CPU, and reuses a byte code loaded for processing a certain processing routine for the following processing routines, and minimizes the number of times that the CPU loads the byte code.例文帳に追加

本発明に係るインタプリタ３２６は、ＣＰＵのワードに含まれるｎのバイトそれぞれに対応してｎ個の処理ルーチンを用意し、ある処理ルーチンを処理するためにロードしたバイトコードを、それに続く処理ルーチンのために再利用し、ＣＰＵがバイトコードをロードする回数を最小限にする。 - 特許庁

The number of excess times stored in a memory is counted by one regardless of how many times the excess occurs within one hour, the required memory capacity is 1 byte per hour for one month, and therefore, data for one year require a memory capacity of 1 byte×24 hours×12 months (=288 bytes) for storage.例文帳に追加

メモリに記憶する超過回数は１時間内に何度超過しても１回とカウントし、メモリの容量は時間当たり１ヶ月では１ｂｙｔｅあればよいので１年間分のデータは１ｂｙｔｅ×２４時間×１２ヶ月＝２８８ｂｙｔｅのメモリ容量で保存できる。 - 特許庁

In this case, the byte interleaver classifies altogether a group of bytes indicating an equal number of delayed packets being the number of delayed byte interleaved packets storing a concerned byte resulting from applying the convolution interleaving to each byte configuring an optional encoded packet, and generates a write address and a read address so as to apply write and read to consecutive addresses in the DPRAM by each delay group.例文帳に追加

このとき、バイト・インターリーバは、任意の符号化パケットを構成する各バイトについて、当該符号化パケットに対する、畳み込みインターリーブが施されることによって当該バイトが格納されるバイト・インターリーブパケットの遅延数である遅延パケット数が等しいバイト群をディレイ・グループとしてまとめて分類し、ディレイ・グループ毎にＤＰＲＡＭにおける連続するアドレスに対して書き込み及び読み出しを行うように、書き込みアドレス及び読み出しアドレスを生成する。 - 特許庁

When converting the format from the common XML format into the format based on the Japan bank association protocol, original characters for two bytes are converted into a one-byte character, in a character of information on a transfer recipient.例文帳に追加

共通ＸＭＬ形式から全銀手順準拠の形式に変換する際、振込受取人の情報のうち、変換すべき文字は元の文字２バイト分が１バイト分に変換される。 - 特許庁

Further, the K-byte switch section 60 is interlocked with a cross connect switch section 40 for applying switch-connection to a transmission signal to lead the K-bytes to output interface sections to which the transmission signal of the separation sources is connected.例文帳に追加

またＫバイトスイッチ部６０を、伝送信号を交換接続するクロスコネクトスイッチ部４０と連動させ、Ｋバイトを分離元の伝送信号が接続される出力インタフェース部に導くようにする。 - 特許庁

The stuff code is detected in a multiplexing bit stream which is read from the bit stream buffer, the reading of an encoding bit stream is stopped and the stuff bytes for the portion of a byte number indicated by the stuff code are inserted instead.例文帳に追加

ビットストリームバッファから読出された多重化ビットストリームにおいてこのスタッフコードを検出し、符号化ビットストリームの読込を停止し、代わりにスタッフバイトをスタッフコードが示すバイト数分挿入する。 - 特許庁

Further, the CPU 4 sets a head address for writing image data of the input data to a video memory 13 to an address counter 6 and also sets the number of transfer bytes of the image data to a transfer byte number counter 7.例文帳に追加

また、ＣＰＵ４は、入力データにおける画像データをビデオメモリ１３に書き込む先頭アドレスをアドレスカウンタ６にセットするとともに、画像データの転送バイト数を転送バイト数カウンタ７にセットする。 - 特許庁

Configuration data is written in a general-purpose memory having a data bus width of 2 or more bytes, the outputs of the memory are collectively received in a latch circuit and output to the FPGA by byte.例文帳に追加

２バイト以上のデータバス幅を有する汎用メモリにコンフィギュレーションデータを書き込み、このメモリの出力を一括してラッチ回路に取り込み、バイト単位でＦＰＧＡに出力するようにした。 - 特許庁

In drawing a plane (one byte) representing a pixel attribute and a destination transmission plane (one byte) representing a translucent value for a translucent drawing process in addition to a color plane (four bytes) representing a color value as pixel data of point sequence by a multiple-value drawing process based on intermediate data of PDL, an integrated plane for collectively storing both the planes of the pixel attribute and the destination transmission in two bytes per pixel is drawn.例文帳に追加

ＰＤＬの中間データをもとに多値描画処理で点順次のピクセルデータとして、色値を表すカラープレーン（４バイト）の他に、ピクセル属性を表すプレーン（１バイト）と半透明描画処理用の半透明値を表すディスティネーション透過プレーン（１バイト）を描画する際、ピクセル属性とディスティネーション透過の両プレーンをまとめて１ピクセルあたり２バイトで保存する統合プレーンを描画する。 - 特許庁

In order to store data in bytes not being the n-th power of 2 such as an ATM cell in 53 bytes, a plurality of memory sections 11 to 14 separated in units of the byte length of the n-th power of 2 are prepared to map the ATM cell, and ATM cell data are written in / read from a plurality of the memory sections 11 to 14.例文帳に追加

例えば５３バイトのＡＴＭセルの如く２のｎ乗でないバイトのデータを格納するため、２のｎ乗の長さ単位で分割した複数のメモリ部１１〜１４を用意してＡＴＭセルをマッピングし、この複数のメモリ部１１〜１４に対してＡＴＭセルデータの書き込みおよび読み出しを行う。 - 特許庁

A packet data arrangement control circuit 1 is provided with FIFO memories 19-11-19-1M-19-N1-19-NM that store data bytes in M-byte width resulting from parallel processing applied to variable length packets in the unit of M sets without a gap by each logical channel in a state that pad bytes between user packet frames of the variable length packet are eliminated.例文帳に追加

パケットデータ配列制御回路１は、可変長パケットをパラレル化したＭバイト幅のデータバイトを可変長パケットのユーザパケットフレームの間のパッドバイトが取り除かれた状態で論理チャネル毎に隙間なくＭ個単位で保持するＦＩＦＯメモリ１９−１１〜１９−１Ｍ〜１９−Ｎ１〜１９−ＮＭを備えている。 - 特許庁

The communication memory is provided with a memory having a number of bytes not less than that of a maximum data width possible to be accessed simultaneously by the control means, a calculating means 40 for stored receiving data to calculate stored transmitting and receiving data by byte and a storage means 4d for read access data width to store the number of bytes of data to be accessed simultaneously by the control means.例文帳に追加

制御手段が同時にアクセス可能な最大データ幅のバイト数以上のメモリと、蓄積された送受信データをバイト単位で計数する蓄積受信データ計数手段４０と、制御手段が同時にアクセスするデータのバイト数を記憶する読み出しアクセスデータ幅記憶手段４ｄとを備えた。 - 特許庁

The data structure of the frames for multiplexing different media data and transmitting the multiplexed data includes a 1 byte serial number part comprising a cyclic value of 0 to 255, a sound data size part in 1 byte being the number of bytes of 0 to 255, and audio data and video data with a length stored in the size part in succession to a UDP header.例文帳に追加

異なるメディアデータを多重化して伝送するためのフレームのデータ構造において、ＵＤＰヘッダに続いて、０〜２５５の巡回値であって１byteのシリアル番号部と、０〜２５５のバイト数であって１byteの音声データサイズ部と、該サイズ部に格納された長さの音声データと、映像データとを含むことを特徴とする。 - 特許庁

Each of system, picture, audio and auxiliary items in a signal format having one or a plurality of items among at least the system, picture, audio and auxiliary items has a prescribed byte number and a label including at least one byte to identify the item, a work count denoting the number of bytes of the item data and the item data.例文帳に追加

少なくともシステムアイテムと、ピクチャアイテム、オーディオアイテム、補助アイテムの内の１又は複数のアイテムとを有する信号フォーマットにおいて、各アイテムのそれぞれは、所定のバイト数を有し、アイテムを識別する少なくとも１つのバイトを含むラベルと、アイテムのデータのバイト数を示すワードカウントおよびアイテムのデータを有する。 - 特許庁

When the non-coincidence of a check sum of an 8-byte command stored in a buffer 8 is discriminated, whether 1B to be a header of a succeeding command exists in seven bytes excluding a leading header 1B or not is retrieved.例文帳に追加

バッファ８に格納された８バイトのコマンドにつきチェックサムの不一致が判別された場合に、先頭のヘッダ１Ｂを除く残りの７バイトの中に次のコマンドのヘッダとなる１Ｂがあるか否かを検索する。 - 特許庁

A buffer 110 sequentially stores packets in time series supplied from a receiver 4 and a reference time information detector 112 receives the packets, and an input byte counter 111 counts up the packets in units of bytes.例文帳に追加

受信装置４から供給された時系列のパケットはバッファ１１０に順次格納されると同時に基準時刻情報検出器１２に供給され、また入力バイトカウンタ１１２に１バイト単位で加算される。 - 特許庁

That is, N bytes (bits)*1 piece of basic precalculation data, 1 byte (bit)*A pieces of precalculation data (the number of A depends on the processing system of the cryptography to be used), and a logical operation such as the exclusive OR are used.例文帳に追加

即ち、Ｎバイト（ビット）＊１個の基礎となる事前計算データと、１バイト（ビット）＊Ａ個（Ａの個数は利用する暗号の処理体系に依存）の事前計算データ及びｅｘｃｌｕｓｉｖｅ ｏｒのような論理演算を用いる。 - 特許庁

In place of recording characteristic point data, a position of AV data (offset) (e.g. a-byte) corresponding to a selected video image from AV data at the head of contents shown in Fig. 3 (D) and a data length (e.g. L-bytes) from the offset are recorded.例文帳に追加

特徴点データが記録される代わりに、選択された映像に対応するAVデータの、図３（Ｄ）に示すコンテンツの先頭のAVデータからの位置（オフセット）（例えば、ａバイト）、およびオフセットからのデータ長（例えば、Ｌバイト）が記録される。 - 特許庁

A navigation unit 2 sets an odd parity to data of a leading 1st-byte of a packet in the case of transmitting the packet and sets an even parity to data of 2nd and succeeding bytes and adds the respective parity bits to the packet for the transmission.例文帳に追加

ナビゲーション装置２は、パケットを送信する際にパケットの先頭１バイト目のデータについては奇数パリティに設定し、２バイト目以降のデータについては偶数パリティに設定してパリティビットを付加してパケットの送信を行う。 - 特許庁

A software program 21 of the data processing unit 2 edits the trace message, firm ware 22 buffers the message and hardware 23 sets each byte of the trace message to J1 bytes and transfers them to a data processing unit 3 via a transmission path being an optical transmission line.例文帳に追加

データ処理装置２のソフトウェア２１はトレースメッセージを編集し、ファームウェア２２はバッフアリングし、ハードウェア２３はトレースメッセージの１バイトづつをＪ１バイトにセットして、光伝送路である伝送パスを介しデータ処理装置３へ転送する。 - 特許庁

The instruction is one of a set of new types of instructions that uses a new escape code value, which is two bytes in length, to indicate that a third opcode byte includes the instruction-specific opcode for a new instruction.例文帳に追加

前記命令は、新しいエスケープコードの値を使用する新しい形式の命令のセットのうちの１つであり、それは２バイトの長さであって、第３のオペコードのバイトが新しい命令のための命令特有のオペコードを含むことを示す。 - 特許庁

Block data created by a multiplexer 51 of a transmission apparatus 22 are composed of 8 frames, and first 1 byte of each frame is allocated to a header 101 having Sync, OE and the like, the second byte is allocated to auxiliary data 102 including AUX data required for reproducing audio data and copyright protect information, and remaining bytes are used to transmit audio data 103.例文帳に追加

送信装置２２の多重化手段５１により作成されるブロックデータは８フレームで構成されており、各フレームの先頭１バイトはＳｙｎｃやＯＥ等を有するヘッダ１０１、２バイト目が音声データの再生に必要なＡＵＸデータや著作権保護情報を有する補助データ１０２、残りのバイトで音声データ１０３を伝送する。 - 特許庁

When a read access is started from the CPU 13 to the number of transfer byte register, indicating the number of transfer bytes of the data from the buffers to the storage device 12, and the data are stored in the buffer, the BUSY signal of the centro-I/F 14 is asserted.例文帳に追加

このとき、バッファから記憶装置１２へのデータの転送バイト数を示す転送バイト数レジスタに対してＣＰＵ１３からリードアクセスが開始されたときに、バッファにデータが蓄積されていると、セントロＩ／Ｆ１４のＢＵＳＹ信号をアサートする。 - 特許庁

Thus, since the data of the error correction block are first buffered for the unit of two rows and interleaved while putting four bytes together in place of interleaving for the unit of one byte, and interleaving speed can be accelerated and a memory required for interleaving can be economized.例文帳に追加

本発明によれば、エラー訂正ブロックのデータをまず二行ずつバッファリングし１バイト単位のインターリービングの代りに、４バイトを合わせてインターリービングすることによりインターリービング速度をアップさせ、インターリービングに必要なメモリを節約できる。 - 特許庁

Even when an address, an IED, the reserve area of 5 bytes, user data, and an EDC are completely equal, by randomly changing the value of 1 byte, an ECC-encoded signal is randomly changed, and mark and space patterns are randomly changed for each overwriting.例文帳に追加

アドレス，ＩＥＤ，５バイトのリザーブ領域，ユーザーデータ，及びＥＤＣが全く同じであっても、上記の１バイトの値をランダムに変えることで、ＥＣＣエンコードされた信号はランダムに変わり、マークとスペースのパターンがオーバーライト毎にランダムに変わる。 - 特許庁

As a means for speeding up a state judgment process for realizing real-time performing ability required for H1 bytes, H2 bytes that arrive every 125μsec, each module can be equipped with an H1, H2 byte decoder in which state judgment is possible only with reference to estimation results upon a software program through decoding beforehand an estimation condition estimated at the time of performing state transition judgment by a hardware process.例文帳に追加

各々のモジュールは、１２５μ秒毎に到着するＨ１バイト、Ｈ２バイトに対して要求されるリアルタイム性を実現するための状態判定処理を高速化する手段として、状態遷移判定の際に評価される評価条件を予めハードウェア処理によってデコードすることにより、ソフトウェアプログラム上は評価結果の参照だけで状態判定可能としたＨ１Ｈ２バイトデコーダを備えることができる。 - 特許庁

The information processor comprises means for generating the binary data part by inserting a byte value not included in the data sequence of a real time command for every predetermined bytes for the binary data transmitted to the printer, and means for transmitting a data sequence including the generated binary data part to the printer.例文帳に追加

情報処理装置の挿入生成手段は、印刷装置に対して送信するバイナリデータに対して、リアルタイムコマンドのデータ列に含まれないバイト値を所定バイトごとに挿入してバイナリデータ部を生成し、送信手段は、生成されたバイナリデータ部を含むデータ列を印刷装置に送信する。 - 特許庁

A 1st storage area stores '0' when succeeding data to the 3rd byte of read data appear in the past by using top 2 bytes of the read data for an index and stores address information of a 2nd storage area storing information with respect to the succeeding data when appearing.例文帳に追加

辞書の第１の記憶領域は、読み込んだデータの先頭の２バイトをインデックスとし、読み込んだデータ３バイト目の後続データが過去に出現していない場合には０、出現していれば後続データに関する情報を記憶する第２の記憶領域のアドレス情報を格納する。 - 特許庁

When one macro block consists of 16×16 pixels (bytes) and macro blocks are stored in a frame memory consisting of a DRAM(dynamic random access memory) or the like, addresses are successively assigned in the ascending order, for example, addresses 0000 to 0255 are assigned to a first macro block and addresses 0256 to 0512 are assigned to a second macro block.例文帳に追加

１マクロブロックが１６×１６ピクセル（byte）で構成され、そのマクロブロックをDRAMなどから構成されるフレームメモリに記憶させる際、第１マクロブロックは、アドレス００００乃至０２５５に、第２マクロブロックは、アドレス０２５６乃至０５１２といったふうに、順次、昇順にアドレスが割り振られ、記憶されていく。 - 特許庁

To correctly generate an error correction code even when one part bytes of input data are missing at the time of generating an error correction code constituted of circulating codes by processing data by plural byte units in an error correction code generating circuit.例文帳に追加

本発明は、誤り訂正符号生成回路に関し、特に複数バイト単位でデータを処理して巡回符号による誤り訂正符号を生成する場合に適用して、入力データの一部バイトが欠落した場合でも正しく誤り訂正符号を生成することができるようにする。 - 特許庁

An external CPU 35 judges that a command header in a buffer circuit 21 reaches the number of bytes set to a byte width designation register 33 when a flag 41 is active, and reads the command header from the buffer circuit 21 through an open gate circuit (any one of circuits 23-29) by one accessing.例文帳に追加

外部ＣＰＵ３５は、フラグ４１がアクティブであるとき、バッファ回路２１内のコマンドヘッダがバイト幅指定レジスタ３３に設定されたバイト数に達したと判断し、開いているゲート回路（２３〜２９のいずれか）を通じてバッファ回路２１からコマンドヘッダの読込みを１回のアクセスで行う。 - 特許庁

In this state, after byte unit data including invalid data in the write signal are stored in a plurality of storing means 211 to 214 for a plurality of bytes, a high speed switching means 22 is controlled based on the valid/invalid flag of the byte-unit data to remove the invalid data by selecting output paths of a plurality of storing means and sort to output a plurality of valid data in a given order.例文帳に追加

この状態において書き込み信号のも__とに無効データを含むバイト単位データを複数のバイト分について複数の記憶手段２１_1〜２１_4に記憶した後、バイト単位データの有効・無効フラグに基づいて高速スイッチング手段２２を制御し、複数の記憶手段の出力経路を選択しながら無効データを除去する一方、所定の順番に複数バイトの有効データを整列し出力するネットワーク中継装置である。 - 特許庁

The descramble circuit 20 comprises a one-shift operating circuit 24 for generating a new scramble value by shifting the inputted scramble value by one byte according to a generating polynomial Φ(x), and a 209-shift operating circuit 25 for generating a new scramble value by shifting 209 bytes according to the generating polynomial Φ(x).例文帳に追加

デスクランブル回路２０は、入力されたスクランブル値を、生成多項式Φ（ｘ）に従って１バイト分シフトさせて新たなスクランブル値を生成する１シフト演算器２４と、生成多項式Φ（ｘ）に従って２０９バイト分シフトさせて新たなスクランブル値を生成する２０９シフト演算器２５とを備える。 - 特許庁

The descramble circuit 20 includes: a one-shift computing element 24 for shifting an inputted scramble value for one byte according to a generating function Φ(x) to generate a new scramble value, and a 209 shift computing element 25 for shifting the inputted scramble value for 209 bytes according to the generating function Φ(x) to generate a new scramble value.例文帳に追加

デスクランブル回路２０は、入力されたスクランブル値を、生成多項式Φ（ｘ）に従って１バイト分シフトさせて新たなスクランブル値を生成する１シフト演算器２４と、生成多項式Φ（ｘ）に従って２０９バイト分シフトさせて新たなスクランブル値を生成する２０９シフト演算器２５とを備える。 - 特許庁

A writing signal creating circuit 15 creates a writing signal corresponding to the number of bytes of the data based on transferred address data and an LD signal, fetches data of the byte number corresponding to the signal from the data shift registers 12 and 13 into latch circuits 16 and 17 and outputs them to a circuit A or B.例文帳に追加

書き込み信号生成回路１５では、転送されたアドレスデータとＬＤ信号に基づいて、前記データのバイト数に対応した書き込み信号を生成し、この信号に対応するバイト数のデータをデータ用シフトレジスタ１２、１３からラッチ回路１６、１７に取り込み、回路Ａ又はＢに出力するようにした。 - 特許庁