「cell data」に関連した英語例文の一覧と使い方(56ページ目) - Weblio英語例文検索

The method of designing a semiconductor integrated circuit includes the steps of: selecting a first cell to be reduced, from layout pattern data designed in advance; calculating the area of a free space which is adjacent to the first cell; and fixing one side selected according to the area of the free space, and for reducing the first cell by changing the other side opposite to the one side.例文帳に追加

本発明による半導体集積回路の設計方法は、事前に設計されたレイアウトパタンデータから縮小対象の第１セルを選択するステップと、第１セルに隣接する空き領域の面積を算出するステップと、空き領域の面積に応じて選択された一辺を固定し、前記一辺に対向する他の辺を変動させて前記第１セルを縮小するステップとを具備する。 - 特許庁

Further, the discrete cell control portion extracts the wireless power of the radio wave optimal to the mobile terminal in the moved discrete cell from the past wireless powers for the respective mobile terminals recorded in units of discrete cells at an individual data management portion when a mobile terminal monitoring portion detects that the mobile terminal has moved to the discrete cell, and the extracted wireless power is determined.例文帳に追加

また、個別セル制御部は、携帯端末監視部にて携帯端末が個別セルに移動してきたことを検知した際に、個別データ管理部にて個別セル単位に記録されている携帯端末ごとの過去の無線電力の中から、移動した個別セルにおける当該携帯端末に最適な無線電波の無線電力を抽出して、抽出した該無線電力を設定する。 - 特許庁

To obtain a non-volatile semiconductor memory and its erasing verifying method that can judge threshold voltage of a memory cell required for making a memory cell after erasing data a desired threshold voltage, at the time of erasing and verifying operation, with the same judging current as the judging current used for judging threshold voltage of a memory cell at the time of writing and verifying operation.例文帳に追加

消去ベリファイ動作時に、データ消去後のメモリセルを所望のしきい値電圧にするために必要なメモリセルのしきい値電圧の判定を、書き込みベリファイ動作時にメモリセルのしきい値電圧を判定する際に用いる判定電流と同一の判定電流で行うことができる不揮発性半導体記憶装置およびその消去ベリファイ方法を提供する。 - 特許庁

After writing data in the memory cells according to a test pattern in which logical values are set so that the memory cells surrounding a target cell have a polarity (logic) repelling that of the target memory cell, all the memory cells are repetitively read to determine that the logical values are equal to those in writing, thereby identifying a defective memory cell.例文帳に追加

本発明は、ターゲットのメモリセルの極性（論理）に対して、周囲のメモリセルの極性が反発になるように論理値が設定されたテストパターンにしたがって、メモリセルにデータを書き込んだ後、全てのメモリセルについて、繰り返し読み出し動作を行い、書き込みのときと同じ論理値であることを判定することによって、不良メモリセルを特定することを特徴とする。 - 特許庁

In the case that a cell transmission scheduler 101 receiving data from a PBX 105, a leased line router 106, an FR router 107 and a LAN 108 transmits a corresponding ATM cell to an ATM channel 110, the cell transmission scheduler 110 adjusts transmission start timing of ATM cells transmitted at an equal interval via each VC so that they do not collide with each other and transmits them to an ATM network via each VC.例文帳に追加

ＰＢＸ１０５、専用線ルータ１０６、ＦＲルータ１０７、ＬＡＮ１０８からのデータを受信して、セル送信スケジューラ１０１は、対応するＡＴＭセルをＡＴＭ回線１１０に送出するに際して、各ＶＣを介して等間隔に送信するＡＴＭセルを、相互に衝突しないように送信開始タイミングを調整し、各ＶＣを介してＡＴＭ網に送信する。 - 特許庁

A semiconductor memory device comprises a memory cell array 200 refreshed based on a refresh timing signal generated by a refresh timing signal generating circuit 152-1 and having the prescribed refresh period, and a data holding block function control circuit 151 selecting a block which holds data in the memory cell array 200 divided into a plurality of blocks.例文帳に追加

半導体記憶装置は、リフレッシュタイミング信号発生回路１５２−１によって発生される、所定のリフレッシュ周期を有するリフレッシュタイミング信号に基づいてリフレッシュされるメモリセルアレイ２００と、所定の指示信号に基づいて、複数のブロックに分割されたメモリセルアレイ２００においてデータを保持すべきブロックを選択するデータ保持ブロック機能コントロール回路１５１とを含む。 - 特許庁

The semiconductor storage device provided with memory cells for storing the data in accordance with whether electric charges such as an electron are accumulated or not in a floating gate FG, has a feature that the data desirable to be restored are stored by making these memory cells to a first memory cell Q2 having a first charge exchange capability and a second memory cell Q3 having a second charge exchange capability.例文帳に追加

本発明は、フローティングゲートＦＧに電子などの電荷を蓄積するまたはしないことによりデータを記憶するメモリセルを有する半導体記憶装置において、そのメモリセルを第１の電荷交換能力を持つ第１のメモリセルＱ２と第２の電荷交換能力を持つ第２のメモリセルＱ３にすることで、復活させたいデータを記憶させることを特徴とする。 - 特許庁

The zeta-potential measuring apparatus 1 is equipped with an observation cell 15 for holding nanobubbles 9 supplied, a laser irradiation unit 5 for irradiating the observation cell 15 with laser beams L1 and L2; an imaging part 6 for imaging the image of the fine bubbles 9 of the region irradiated with the laser beams L1 and L2 to output image data; and a control device 7, to which the image data is inputted.例文帳に追加

ゼータ電位測定装置１は、供給されたナノバブル９を保持するための観察セル１５と、観察セル１５にレーザ光Ｌ１、Ｌ２を照射するレーザ照射部５と、レーザ光Ｌ１、Ｌ２が照射された領域の微細バブル９の画像を撮像して画像データを出力する撮像部６と、画像データが入力される制御装置７とを備えている。 - 特許庁

By storing data indicating the relation between used amount of the fuel and the amount of current generated by a fuel cell according to an operational status and/or an operating environment of a fuel reformer or the fuel cell and calculating time when device can be operated based on the data, the fuel can be supplied by proper timing or the fuel cartridge can be replaced.例文帳に追加

燃料改質器又は燃料電池の運転状態及び／又は運転環境に応じた燃料の使用量と燃料電池で発電される電流量との関係を表すデータを記憶しておき、このデータに基づいて例えば機器の動作可能な時間を計算することで、的確なタイミングで燃料を補給したり、燃料カートリッジを交換したりすることを可能にする。 - 特許庁

This transmission device includes: system information generation means for generating system information; a multiplexing means for multiplexing system information required for cell search among the system information with a report channel, and multiplexing system information other than the system information required for the cell search with a common data channel; and a transmission means for transmitting the report channel and the common data channel.例文帳に追加

送信装置に、システム情報を生成するシステム情報生成手段と、前記システム情報のうちセルサーチに必要なシステム情報を報知チャネルに多重し、前記セルサーチに必要なシステム情報以外のシステム情報を共有データチャネルに多重する多重手段と、前記報知チャネルおよび前記共有データチャネルを送信する送信手段とを備えることにより達成される。 - 特許庁

To provide a method for writing and reading data bits larger than 2-data bits to and from an MRAM cell, in which the MRAM cell is constituted by a magnetic tunnel junction formed of a reading layer exhibiting a reading magnetization direction, and a storage layer including a first storage ferromagnetic layer exhibiting a first storage magnetization direction and a second storage ferromagnetic layer exhibiting a second storage magnetization direction.例文帳に追加

２データビットより多いデータビットをＭＲＡＭセルに対して書き込み読み出すための方法であって、当該ＭＲＡＭセルは、読み出し磁化方向を呈する読み出し層と、第１記憶磁化方向を呈する第１記憶強磁性層と第２記憶磁化方向を呈する第２記憶強磁性層と から成る記憶層とから形成された磁気トンネル接合から構成される。 - 特許庁

Cells 615x belonging to an area common to an assigned area 611x are selected, using a meta data correlated with the image 61 subdivided into cells 615 and the assigned area 611x of one portion within the image, point information is prepared based on the meta data in every of the selected cells 615x, and the prepared point information is output as a graph 61G the cell by the cell.例文帳に追加

セル６１５に細分化された画像６１と前記画像内の一部分である指定領域６１１ｘについて関連付けられたメタデータを用い、指定領域と共通する領域に属するセル６１５ｘを選択し、選択された前記セル６１５ｘごとにメタデータに基づいてポイント情報を作成し、作成されたポイント情報を各セルごとにグラフ６１Ｇとして出力する。 - 特許庁

In a method of providing position correction information, a part of the communication band used by the station 103 to specify the cell in which each mobile station exists or a part of the communication band of a mobile station 104 is fixedly apportioned to provide position correction information, and data are transmitted to the station 104 in a cell area in a broadcast type to reduce useless data transmission and curtail communication expenses.例文帳に追加

位置補正情報の提供方法は、携帯基地局が各移動端末が存在するセルを特定するのに利用している通信帯域若しくは移動局１０４の通信帯域の一部を位置補正情報の提供用に固定的に割り当て、セルエリア内の移動局１０４に対し放送型でデータを送信することによりデータ伝送の無駄と通信費用を削減する。 - 特許庁

To correctly discriminate and assemble a P format and to prevent occurrence of deviation in data in assembled frames on the occurrence of an error in bits in an SAR header including a CSI bit of an AAL 1 cell or in the case insertion of a dummy cell with respect to a band control system used when a consecutive data row transferred with divisions by cells of the AAL 1 format is received and assembled.例文帳に追加

本発明はＡＡＬ１フォーマットのセルによって分割して転送された連続データ列を受信して組立てる際の帯域制御方式に関し，ＡＡＬ１セルのＣＳＩビットを含んだＳＡＲヘッダに複数ビットのエラーの発生時や，ダミーセルの挿入時にも正しくＰフォーマットを判定して組立を行ってフレーム内のデータにずれが生じることを防ぐことを目的とする。 - 特許庁

In a memory cell where column select signals CA1... are at L levels, the held data is read to read bit lines RBIT1..., and written again (read back) via write selectors WSLC1... and a write bit line WBIT1, and thus original stored data is maintained.例文帳に追加

一方、カラムセレクト信号ＣＡ１…がＬレベルのメモリセルは、保持データがリードビットラインＲＢＩＴ１…に読み出され、ライトセレクタＷＳＬＣ１…およびライトビットラインＷＢＩＴ１を介して再度書き込まれる（リードバックされる）ことにより、元の記憶データが維持される。 - 特許庁

In the memory cell 81 of the memory element 80 mounted in the color ink cartridge 107F, the data of ink residual amount of each color are collectively distributed to a second memory region which is accessed before a first memory region storing read-only data.例文帳に追加

また、カラー用のインクカートリッジ１０７Ｆに搭載の記憶素子８０のメモリセル８１において、各色のインクの残量データについては、読み出し専用データが記憶される第１の記憶領域よりも先にアクセスされる第２の記憶領域にまとめて配置する。 - 特許庁

To realize a non-volatile semiconductor memory and its data write-in method in which erroneous write-in of data can be prevented at the time of write-in operation though memory cell array constitution of a shared bit line type is adopted, while operation margin can be enlarged.例文帳に追加

シェアードビット線型のメモリセルアレイ構成を採用しつつも、書き込み動作時にデータの誤書き込みを防止することができると共に、動作マージンを大きくすることができる不揮発性半導体記憶装置およびそのデータ書き込み方法を提供する。 - 特許庁

The operation code decoder 204 performs an analysis of read/write command; in accordance with the command, changes the data transfer direction with respect to the memory cell 201; and requests an I/O controller 205 to change the high-impedance setting of a sinal line connected to a data terminal DT.例文帳に追加

オペレーションコードデコーダ２０４は、読み出し／書き込みコマンドを解析し、命令に応じてメモリセル２０１に対するデータ転送方向を変更し、データ端子ＤＴと接続されている信号線のハイインピーダンス設定を変更するようＩ／Ｏコントローラ２０５に要求する。 - 特許庁

When a memory cell at the left end is selected, data read out on bit lines BL, BL bar are inputted through a PMOS transistor T to the first local sense amplifiers and a sense output is placed on the read data bus.例文帳に追加

図中左端のメモリセルが選択されると、ビット線ＢＬ，ＢＬバー上の読み出しデータはＰＭＯＳトランジスタＴを通して第１ローカルセンスアンプに入力され、これが第１、第２ローカルセンスアンプでセンスされて、そのセンス出力が読み出しデータバスに出力される。 - 特許庁

The operation code decoder 204 analyzes a read/write command, changes a data transfer direction to the memory cell 201 according to an instruction, and requests an I/O controller 205 to change the high impedance setting of a signal line connected to a data terminal DT.例文帳に追加

オペレーションコードデコーダ２０４は、読み出し／書き込みコマンドを解析し、命令に応じてメモリセル２０１に対するデータ転送方向を変更し、データ端子ＤＴと接続されている信号線のハイインピーダンス設定を変更するようＩ／Ｏコントローラ２０５に要求する。 - 特許庁

In the charger 101 to which a battery pack 128 with a nonvolatile memory 133 and a secondary battery cell 139 is mounted, a charging state data table in charging is created on the basis of charging characteristic data stored in the nonvolatile memory 133.例文帳に追加

不揮発性メモリ１３３及び二次電池セル１３９を備えたバッテリーパック１２８が装着される充電装置１０１において、不揮発性メモリ１３３に格納されている充電特性データに基づいて充電時充電状態データテーブルを作成する。 - 特許庁

To provide a table calculation processor provided with a function for automatically retrieving and extracting, with the data inputted to the cell of one spread sheet as a key, only data corresponding to a pertinent key from the other relating spread sheet and displaying the result on a screen.例文帳に追加

一方のスプレッドシートのセルに入力されているデータをキーにして、関連する他方のスプレッドシートから当該キーに対応するデータのみを自動的に検索抽出し、その結果を画面表示する機能を備えた表計算処理装置を提供する。 - 特許庁

In a layout design for an integrated circuit, a layout result following data flow can be obtained without giving timing restrictions by finding flow of a real data system signal and a control system signal and deciding cell arrangement according to the signal path.例文帳に追加

集積回路のレイアウト設計において、実データ系信号および制御系信号の流れを見い出して、その信号経路に従ってセルの配置を決定することにより、タイミングの制約を与えることなく、データの流れに従ったレイアウト結果が得られる。 - 特許庁

In response to corresponding one of the mask signals W0-W4 from the edge detecting circuit 220, either an output signal of a delay cell on the pre-stage or an input data signal D-Data from a delay circuit 210 is selected.例文帳に追加

遅延セル２００ａ〜２００ｅの各々は、エッジ検知回路２２０からのマスク信号Ｗ０〜Ｗ４のうち対応するマスク信号に応答して前段の遅延セルの出力信号または遅延回路２１０からの入力データ信号Ｄ＿Ｄａｔａを選択する。 - 特許庁

Furthermore, the control part 2 can obtain data of the driver shape value from the nonvolatile memory 7 or the cell phone 8, calculates the actual use value based on the obtained driver shape value and the conversion data, and controls the driver use equipment to have the calculated actual use value.例文帳に追加

さらに制御部２は、不揮発性メモリ７や携帯電話８からドライバ体形値のデータ取得が可能で、取得したドライバ体形値と変換データとに基づき実使用値を算出し、算出された実使用値となるようにドライバ使用機器を制御する。 - 特許庁

A 1-bit memory cell MC consists of a single MISFET having the channel body of floating, and the MISFET dynamically stores a first data state where a channel body is set to be a first potential and a second data state where the channel body is set to be a second potential.例文帳に追加

１ビットのメモリセルＭＣが、フローティングのチャネルボディを持つ一つのＭＩＳＦＥＴにより構成され、ＭＩＳＦＥＴはチャネルボディを第１の電位に設定した第１データ状態と第２の電位に設定した第２データ状態とをダイナミックに記憶する。 - 特許庁

When the cell (26) is in the switched state displaying data items, the contrast inversion of the data is attained by switching the valve (28) by means of relating the bright or dark first device (22) and the absorptive or reflective second polarizer (44) with each other.例文帳に追加

明るいまたは暗い第１のデバイス（２２）を第２の吸収または反射偏光子（４４）に関連付けることによって、セル（２６）がデータの項目を表示する切替え状態のとき、バルブ（２８）を切り替えることにより前記データのコントラストの反転が得られる。 - 特許庁

The operation code decoder 204 analyzes a reading/writing command, changes the data transfer direction to the memory cell 201, and requests an I/O controller 205 to change high-impedance setting of a signal line connected to a data terminal DT.例文帳に追加

オペレーションコードデコーダ２０４は、読み出し／書き込みコマンドを解析し、命令に応じてメモリセル２０１に対するデータ転送方向を変更し、データ端子ＤＴと接続されている信号線のハイインピーダンス設定を変更するようＩ／Ｏコントローラ２０５に要求する。 - 特許庁

An integrated circuit 2 includes a power cutting and power inputting mechanism operating to store status data including at least architecture status data in a storage cell having its own power source in a state where main power is removed in a power cutting mode.例文帳に追加

集積回路２は、主電源が電力切断モードにおいて取り去られた状態で、それ自身の電源を有する記憶セルに少なくともアーキテクチャ状態データを含む状態データを記憶するように動作する電力切断および電力投入機構を含む。 - 特許庁

The program codes whose cell arrangement is revised are recorded on a recording medium 18 in succession to embedding data obtained resulting from embedding copyright information and program start execution information as electronic watermark information to icon image electronic data from an electronic watermark mixer 14.例文帳に追加

セルの配置変更が行われたプログラムコードは、電子透かし混入器１４からのアイコン画像電子データに著作権情報とプログラム起動実行情報とが電子透かし情報として埋め込まれた埋め込みデータに続いて記録媒体１８に記録される。 - 特許庁

To provide memory architecture achieving read or write from the outside of an integrated circuit can be performed, or data transfer between unconcerned DRAM sub-arrays while transferring or reading data from a memory cell specified with the same address to a second DRAM subarray.例文帳に追加

同じアドレス指定されたメモリセルからのデータを第２のＤＲＡＭサブアレイへ転送または読出しつつ、集積回路外部からの読出または書込を可能にし、もしくは、無関係のＤＲＡＭサブアレイ同士間でデータを転送することが可能なメモリアーキテクチャを提供する。 - 特許庁

The operation code decoder 204 analyzes a reading/writing command, and changes a data transferring direction to the memory cell 201 according to the instruction, and requests an I/O controller 205 to change the high impedance setting of a signal line connected to a data terminal DT.例文帳に追加

オペレーションコードデコーダ２０４は、読み出し／書き込みコマンドを解析し、命令に応じてメモリセル２０１に対するデータ転送方向を変更し、データ端子ＤＴと接続されている信号線のハイインピーダンス設定を変更するようＩ／Ｏコントローラ２０５に要求する。 - 特許庁

The operation code decoder 204 performs analysis of read/write command; in accordance with an instruction, changes the data transfer direction with respect to the memory cell 201; and requires an I/O controller 205 to change the high-impedance setting of a signal line connected to a data terminal DT.例文帳に追加

オペレーションコードデコーダ２０４は、読み出し／書き込みコマンドを解析し、命令に応じてメモリセル２０１に対するデータ転送方向を変更し、データ端子ＤＴと接続されている信号線のハイインピーダンス設定を変更するようＩ／Ｏコントローラ２０５に要求する。 - 特許庁

After that, NAND strings to be written out of a NAND string group sharing bit lines are selected, while a potential of each bit line is set to a potential in accordance with write-in data, effective write-in operation of data for a memory cell is started.例文帳に追加

この後に、ビット線を共有するＮＡＮＤストリング群の中から書き込み対象のＮＡＮＤストリングを選択すると共に、各ビット線の電位を書き込みデータに応じた電位に設定して、メモリセルへの実効的なデータの書き込み動作を開始する。 - 特許庁

A write-driver circuit 1090 gives write-in data of which level is reversed every write-in cycle to a selected memory cell based on write-in data held in a latch circuit 1073a at the point of time at which write-in operation in a test operation mode is specified, in a test operation mode.例文帳に追加

ドライバ回路１０９０は、テスト動作モードにおいては、テスト動作モードにおける書込動作が指定された時点で、ラッチ回路１０７３ａに保持された書込データに基づいて、書込サイクルごとにレベルが反転する書込データを選択されたメモリセルに与える。 - 特許庁

When a test operation is performed, the memory divides the n-bit data output pins into eight groups to make the groups correspond to respective area in the memory, when a failure memory cell is relieved, failure relieving operation is performed for each memory area corresponding to data output pins of the eight groups.例文帳に追加

メモリはテスト動作時にｎビットデータ出力ピンを８個のグループに分割して内部のメモリ領域に対応させ、欠陥メモリセルを欠陥救済する場合、８個のグループのデータ出力ピンに対応するメモリ領域別に欠陥救済動作を行う。 - 特許庁

To provide a nonvolatile semiconductor storage device which is provided with; a first mode in which bit-line pairs are precharged for each cycle in which access is made to a data register; and a second mode in which bit-line pairs are precharged when access is made to a specific memory cell of the data register.例文帳に追加

データレジスタに対するアクセスのサイクルごとにビット線対をプリチャージする第１のモードと、データレジスタの特定のメモリセルに対するアクセスが行なわれたときにビット線対をプリチャージする第２のモードとを備えた不揮発性半導体記憶装置を提供する。 - 特許庁

To enable a user to easily select a desired sewing pattern for both of sewing data originally stored by a sewing machine, which are stored in a system ROM, or the like, and sewing data added by a memory cell such as a user ROM.例文帳に追加

本発明の課題は、システムＲＯＭなどに記憶されたミシンが本来記憶している縫製データと、ユーザＲＯＭなどの記憶素子によって追加した縫製データのいずれであっても、ユーザが所望の縫製パターンを簡単に選択できるようにすることである。 - 特許庁

To provide memory architecture in which read-out or write-in from the outside of an integrated circuit can be performed by transferring or reading out data from a memory cell specified with the same address to a second DRAM subarray, or the transferring of data between unconcerned DRAM sub-arrays can be performed.例文帳に追加

同じアドレス指定されたメモリセルからのデータを第２のＤＲＡＭサブアレイへ転送または読出しつつ、集積回路外部からの読出または書込を可能にし、もしくは、無関係のＤＲＡＭサブアレイ同士間でデータを転送することが可能なメモリアーキテクチャを提供する。 - 特許庁

The calculation circuit 24 controls the write voltage supplied from the sense amplifier 25 based on the write data, and when confirming that the memory cell has reached a predetermined threshold voltage, sets the number of write operations based on the write data stored in the storage circuit.例文帳に追加

演算回路２４は、書き込みデータに基づいてセンスアンプ２５から供給する書き込み電圧を制御し、メモリセルが所定のしきい値電圧に到達したことを確認したとき、記憶回路に記憶された書き込みデータに応じて書き込み回数を設定する。 - 特許庁

Next, a sector erase test is performed, by which the data stored in a selected sector among the plurality of sectors are erased within the sector erase guarantee time, and a data holding test is performed for the second memory cell array (20;20-1) in performing the sector erase test.例文帳に追加

次に、セクタ消去保証時間内に複数のセクタのうちの選択セクタに格納されたデータを消去するセクタ消去テストを実行し、セクタ消去テストが実行されているときに、第２メモリセルアレイ（２０；２０−１）に対するデータ保持テストを実行する。 - 特許庁

Further, a pixel data pulse, having a voltage corresponding to the pixel data of each pixel, based on an input image signal, is successively applied to column electrodes in each display line in synchronism with the scanning pulse to selectively generate address discharge in a selected cell.例文帳に追加

更に、上記走査パルスに同期させて、入力映像信号に基づく各画素毎の画素データに応じた電圧を有する画素データパルスを１表示ライン分ずつ順次列電極に印加することにより、選択セル内において選択的にアドレス放電を生起させる。 - 特許庁

A distance calculation means 16 obtains vector data representing the halftone tot shape, arranges the halftone dot of the shape represented by the vector data on each of the halftone cells, and obtains the distance between each of the pixels included in the halftone cell and halftone dot for each of the halftone cells.例文帳に追加

距離算出手段１６が、網点の形状を表すベクトルデータを取得し、このベクトルデータで表される形状の網点をハーフトーンセルの各々に配置し、ハーフトーンセルの各々について、当該ハーフトーンセルに含まれる画素の各々と網点との距離を求める。 - 特許庁

Data of an amount of remaining ink of each color are placed together at a second memory area accessed earlier than a first memory area where read only data are stored in a memory cell 81 of the memory element 80 loaded to the color ink cartridge 107F.例文帳に追加

また、カラー用のインクカートリッジ１０７Ｆに搭載の記憶素子８０のメモリセル８１において、各色のインクの残量データについては、読み出し専用データが記憶される第１の記憶領域よりも先にアクセスされる第２の記憶領域にまとめて配置する。 - 特許庁

A memory cell 8 comprises a conductor 34 covered with a ferromagnetic material 36, a first spacer layer 16 and a second spacer layer 24 that are on opposite sides of the covered conductor 34, a first data layer 12 on the first spacer layer 16, and a second data layer 22 on the second spacer layer 24.例文帳に追加

メモリセル8は、強磁性材料36で被覆された導体34と、該被覆された導体34の両側にある第１及び第２のスペーサ層16,24と、該第１のスペーサ層16上にある第１のデータ層12と、該第２のスペーサ層24上にある第２のデータ層22とを含む。 - 特許庁