「controller chip」に関連した英語例文の一覧と使い方(6ページ目) - Weblio英語例文検索

The dummy voltage signal inputted through the check signal input terminal is outputted through an inspection voltage output track to the nozzle selection gate IC selected at the multiplexer IC 35 on the basis of a chip selection signal given to a data and the like input terminal of the multiplexer IC 35 through a chip selection signal input terminal of the connector 37 from a controller.例文帳に追加

チェック信号入力端子を通じて入力されるダミーの電圧信号は、コントローラからコネクタ３７のチップ選択信号入力端子を通じてマルチプレクサＩＣ３５のデータ等入力端子に与えられるチップ選択信号に基づき、マルチプレクサＩＣ３５において選択されたノズル選択ゲートＩＣに対し、検査用電圧出力用線路を通じて出力される。 - 特許庁

To provide a spontaneous clock controller resulting from data, a digital logic processing system of hard-wired structure including the same, a gating method of a clock signal supplied to the same, a system on chip including the same and a streaming processing system using the same.例文帳に追加

データに起因した自発的なクロック制御装置及びそれを含むハード−ワイアド構成のデジタルロジックプロセッシング装置とそれに供給されるクロック信号のゲーティング方法、及びそれらを含むシステムオンチップとそれを用いたストリーミングプロセッシングシステムを提供する。 - 特許庁

If addresses of a chip select signal 5 and an address signal 6a transmitted from a memory controller 3 match a predetermined condition, an address that is a given address with an off-set added by an address determination/conversion unit 71 is transmitted through an address signal 6b to a memory 4.例文帳に追加

メモリコントローラ３から送出されるチップセレクト信号５およびアドレス信号６ａのアドレスが所定の条件に合致する場合に、アドレス判定／変換部７１によって所与のアドレスにオフセットを加えたアドレスを、アドレス信号６ｂからメモリ４に送出する。 - 特許庁

An identification section 460 buried with a metal chip is provided on the winch rope 46, and a swirl detector 25 arranged on the winch mechanism 50 outputs a detection signal to a controller 30 when it detects the identification section 460 via the winding of the winch rope 46.例文帳に追加

ウィンチロープ４６には金属チップが埋め込まれた識別部４６０が設けられており、ウィンチ機構５０に配設された過巻き検出器２５は、ウィンチロープ４６の巻き取りにより識別部４６０が検出されたときに検出信号をコントローラ３０に出力する。 - 特許庁

The memory controller 1 accesses blocks in a second block group stored in the third and fourth memories 30, 40 by supplying the first and second peculiar addresses (ADA, ADB) different from each other in second timing to activate a second chip select signal (CS1).例文帳に追加

また、第２のチップセレクト信号（ＣＳ１）を活性化する第２のタイミングにおいて、互いに異なる第１および第２の固有アドレス（ＡＤＡ、ＡＤＢ）を供給することで、第３および第４のメモリ３０、４０に格納された第２のブロック群のブロックにアクセスする。 - 特許庁

This data transfer controller of IEEE1394 is provided with first buses 90, 92 and 94, second buses 96 and 98, third buses 100-109 and a forth bus 110 electrically connected to the application of a poststage, a CPU 66, a PHY chip and a RAM 80.例文帳に追加

ＩＥＥＥ１３９４のデータ転送制御装置において、後段のアプリケーション、ＣＰＵ６６、ＰＨＹチップ、ＲＡＭ８０に電気的に接続される第１のバス９０、９２、９４、第２のバス９６、９８、第３のバス１００〜１０９、第４のバス１１０を設ける。 - 特許庁

The controller 25 controls the progressive type spectacles 10 based upon the visual acuity and physique of the driver stored in an IC chip 15, information on the position of interior equipment in a cabin, and information on a seat cushion position and a seat back angle detected by seat state detection sensors.例文帳に追加

制御部２５は、ＩＣチップ１５に記憶される運転者の視力、体格及び車内装備の位置の情報およびシート状態検出センサにより検出されたシートクッション位置およびシートバック角度の情報に基づいて累進型眼鏡１０を制御する。 - 特許庁

When a CPU 1 performs access to a memory 2, a memory access instruction and memory address outputted by the CPU 1 are a read access to the read inhibition area or a write access to the write inhibition area, a memory controller 4 is restrained from generating a chip select signal.例文帳に追加

ＣＰＵ１がメモリ２にアクセスした際に、ＣＰＵ１が出力したメモリアクセス指令とメモリアドレスとが、リード禁止領域に対するリードアクセスか、又はライト禁止領域に対するライトアクセスである場合に、メモリコントローラ４に対してチップセレクト信号の生成を抑制させる。 - 特許庁

When toner remaining level in a development device 4 is L1 or less, a controller 90 determines that replenishment toner in the toner container 5 is zero, and executes test writing to an IC chip 27 mounted to the toner container 5 by using a reader/writer module 30.例文帳に追加

現像装置４内のトナー残量レベルがＬ１以下になった場合は、制御部９０はトナーコンテナ５内の補給トナーが空であると判断し、リーダ／ライタモジュール３０を用いてトナーコンテナ５に装着されているＩＣチップ２７への書き込みテストを実行する。 - 特許庁

A resistive cross point memory (RXPtM) cell array device 10 (one example of which is a magnetic random access memory(MRAM) device) includes a chip 40 on which an array 12 of RXPtM cells is formed, an array 44 of sense amplifiers used in sensing resistance values of the RXPtM cells 14, and an input/output(I/O) controller 48 are formed.例文帳に追加

抵抗性交点メモリ(RXPtM)セルアレイデバイス10（この１つの例は、磁気ランダムアクセスメモリ(MRAM)デバイスである）は、RXPtＭセルのアレイ１２、RXPtＭセル14の抵抗値を読み取る際に使用されるセンス増幅器のアレイ44、及び、入力／出力(I/O)コントローラ48が形成されたチップ40を備える。 - 特許庁

The power generation controller comprises a control IC incorporating an IC chip for controlling the generation voltage of a vehicle generator and having a plurality of terminals projecting partially and connected electrically with the IC chip, a terminal block 250 from which a plurality of terminals 252 connected electrically with the plurality of terminals projecting from the control IC are projecting, and heat dissipation fins arranged oppositely to the control IC.例文帳に追加

発電制御装置は、車両用発電機の発電電圧を制御するＩＣチップが内蔵されるとともにＩＣチップに電気的に接続された複数の端子が部分的に突出する制御ＩＣ部と、制御ＩＣ部から突出する複数の端子のそれぞれに電気的に接続された複数のターミナル２５２が突出する端子台２５０と、制御ＩＣ部に対向して配置される放熱フィンとを備えている。 - 特許庁

The LSI circuit 1 is constituted by forming a processor 2 for performing main control, a memory 3 for executing the processor, a logic circuit 6 for forming the timing gate of the processor 2, a controller 4 for performing interface control with the outside, and a digital signal processor for performing servo control of the optical head on one chip.例文帳に追加

このＬＳＩ回路１は、主制御を行うプロセッサ２と、プロセッサの実行のためのメモリ３と、プロセッサ２のタイミングゲートを作成するロジック回路６と、外部とのインターフェース制御を行うコントローラ４と、光学ヘッドをサーボ制御するデジタルシグナルプロセッサとをワンチップ上に形成したものである。 - 特許庁

When the discharged cooling liquid does not collide with the side face of the semiconductor chip, the controller 39 improves the cooling capability of a cutting blade 33 and makes the cutting dust produced, when the wafer 41 is cut to be eliminated surely by increasing the discharged flow rate of the cooling liquid through the control of the adjusting device 40.例文帳に追加

また、吐出された冷却水が、半導体チップ５１の側面にあたらないとき、制御装置３９に冷却液流量調整装置を制御して冷却液の吐出流量を増加させて、ブレード３３の冷却効果と、半導体ウエハ４１の切削紛の排除を確実に行う。 - 特許庁

When the semiconductor chip 2 is subject to packaging so that the second pad 11 and the third pad 12 may be connected with each other, it outputs an electric signal to the TAP controller 7 through an external terminal 24 connected to the first pad 10 so as to debug the CPU 5.例文帳に追加

このような半導体チップ２は、第２パッド１１と第３パッド１２とが接続されるようにパッケージングされたときに、第１パッド１０に接続されている外部端子２４を介してＴＡＰコントローラ７に電気信号を出力してＣＰＵ５をデバッグすることができる。 - 特許庁

The semiconductor chip 2 can cut off the external terminal and the TAP controller 7 when packaging takes place in a manner that the second pad 11 and the third pad 12 may not be electrically connected, and surely prevent others from analyzing the CPU 5.例文帳に追加

このような半導体チップ２は、さらに、第２パッド１１と第３パッド１２とが電気的に接続されないようにパッケージングされたときに、外部端子とＴＡＰコントローラ７とを切断することができ、他者がＣＰＵ５を解析することをより確実に防止することができる。 - 特許庁

The memory controller 1 accesses blocks of a first block group stored in the first and second memories 10, 20 by supplying first and second peculiar addresses (ADA, ADB) different from each other in first timing to activate a first chip select signal (CSO).例文帳に追加

メモリコントローラ１は、第１のチップセレクト信号（ＣＳ０）を活性化する第１のタイミングにおいて、互いに異なる第１および第２の固有アドレス（ＡＤＡ、ＡＤＢ）を供給することで、第１および第２のメモリ１０、２０に格納された第１のブロック群のブロックにアクセスする。 - 特許庁

The I/F chip includes an FIFO circuit that buffers the read data input from the memory chips through the internal data bus, and an FIFO controller that adjusts the timing of outputting the read data buffered in the FIFO circuit to the external data bus.例文帳に追加

また、前記Ｉ／Ｆチップは、前記複数のメモリチップから前記内部データバスを介して入力されたリードデータをバッファリングするＦＩＦＯ回路と、前記ＦＩＦＯ回路にバッファリングされたリードデータの前記外部データバスへの出力タイミングを調整するＦＩＦＯコントローラと、を有する。 - 特許庁

A clock supply circuit 202 supplies a clock signal to a first device 102 only when a chip selection signal of the first device 102 is activated for preventing a collision of a data output signal from the first device with a data output signal from the controller 200.例文帳に追加

クロック供給回路２０２は、第１のデバイスからのデータ出力信号が、コントローラ２００からのデータ出力信号と衝突しないようにするために、第１のデバイス１０２のチップセレクト信号が活性化したときにのみ、クロック信号を、第１のデバイス１０２に供給する。 - 特許庁

An outer lead 6o disposed along the two long sides of the resin package 2 among outer leads 6o connected to the controller chip 1C is taken out outward from the central part of the resin package 2, and tip ends thereof are located to the center side of the resin package 2 from the opposite ends.例文帳に追加

コントローラチップ１Ｃに接続されたアウターリード６ｏのうち、樹脂パッケージ２の２つの長辺に沿って配置されたアウターリード６ｏは、樹脂パッケージ２の上記中央部から外方に引き出され、それらの先端は、上記両端部よりも樹脂パッケージ２の中心側に位置している。 - 特許庁

In a controller IC 3 wherein a decoding part 5 for decoding a video signal from a tuner 2 and a control part 7 for controlling a liquid crystal display part 4 on which an image of the decoded video signal is displayed are built in a one-chip semiconductor, a signal selection part 6 is provided between the decoding part 5 and the control part 7.例文帳に追加

チューナ２からのビデオ信号をデコードするデコード部５と、デコードされたビデオ信号の映像が表示される液晶表示部４を制御する制御部７とが１チップ半導体に組み込まれたコントローラＩＣ３において、デコード部５と制御部７との間に信号選択部６を設ける。 - 特許庁

A portable phone 100 has an IC chip controller 158 that transmits an access signal to a reader/writer 118 when a motion sensor 114 detects no motions of the portable phone 100, and determines the existence/absence of a response signal returned from the reader/writer 118 in response to the access signal.例文帳に追加

携帯電話１００は、モーションセンサ１１４が携帯電話１００の動きを検出しない場合に、リーダライタ１１８に対してアクセス信号を送信し、アクセス信号に応答してリーダライタ１１８から返送される応答信号の有無を判定するＩＣチップ制御部１５８を備える。 - 特許庁

Medium classification information is read at tape loading by a system controller 15 from the medium classification information region of the remote memory chip 4 of a tape cassette 1, the operation mode of a recording/reproduction system is determined on the basis of the medium classification information, and then operational control is performed according to the medium classification information.例文帳に追加

テープローディング時に、システムコントローラ１５によりテープカセット１のリモートメモリチップ４の媒体種別情報領域から媒体種別情報を読み出し、この媒体種別情報に基づいて記録／再生系の動作モードを決定し、上記媒体種別情報に応じた動作制御を行う。 - 特許庁

A semiconductor device has a power amplification semiconductor circuit and a controller circuit for controlling this power amplification semiconductor circuit laminated on a multilayer wiring board 1, wherein the power amplification semiconductor circuit and the controller circuit are formed such that they are arranged in parallel on the same semiconductor element 7, and this semiconductor element 7 has the mounting structure of being mounted onto the multilayer wiring board 1 through flip-chip connection.例文帳に追加

多層配線基板１上に、電力増幅用半導体回路と、この電力増幅用半導体回路を制御するための制御用回路が積層される半導体装置において、電力増幅用半導体回路と制御用回路は同一の半導体素子７上に並列配置されて形成されており、この半導体素子７は多層配線基板１上にフリップチップ接続により搭載される実装構造を有する。 - 特許庁

The mobile phone 102 with a noncontact IC chip 305 is held over with a noncontact IC electric lock, an electric lock controller 104 notifies an optional temporary data to the mobile phone 102 while generating(702) a key data by encryption processing based on a predetermined algorithm from the temporary data and the key-generating data stored in advance.例文帳に追加

非接触ICチップ305を搭載した携帯電話102が非接触IC電気錠に翳されたとき、電気錠制御装置104は、携帯電話102へ任意の一時データを通知するとともに、当該一時データと予め記憶した鍵生成用データから、所定のアルゴリズムに基づく暗号化処理によって鍵データを生成する（702）。 - 特許庁

To obtain a semiconductor integrated circuit facilitating installation of a terminal at a periphery of a chip and needing no external controller for controlling generation of a selection address signal by limiting number of terminals for measuring characteristics to measure the characteristics of a plurality of elements to be measured.例文帳に追加

複数の被測定素子の特性を測定する特性測定用端子数を必要最小限にして、チップ周辺部における端子の設置を容易にし、また、選択アドレス信号の発生を制御する外部制御装置を必要としない半導体集積回路およびその特性測定方法を提供する。 - 特許庁

Each source driver 6 is provided with: a temperature detecting circuit 20, which detects temperature abnormality that the temperature of the chip in the source driver 6 has risen to a setting or higher; and a start pulse signal wiring line 7a, which informs a controller 7 of detection of temperature abnormality when the temperature detecting circuit 20 detects temperature abnormality.例文帳に追加

各ソースドライバ６には、ソースドライバ６のチップの温度が設定以上になったことの温度異常を検知する温度検知回路２０と、温度検知回路２０が温度異常を検知したときに、温度異常を検知したことをコントローラ７に通知するスタートパルス信号配線７ａとが設けられている。 - 特許庁

The first error-correcting code(ECC) of an ECC circuit 107 of a controller 102 and the second ECC of on-chip ECC circuits 120-123 of flash memory chips 111-114 are made to be a BCH code (especially RS code) using the same Galois field and further, the generated polynomial of both the ECC has a continuous root.例文帳に追加

コントローラ（１０２）のＥＣＣ回路（１０７）における第１エラー訂正符号とフラッシュメモリチップ（１１１〜１１４）のオンチップＥＣＣ回路（１２０〜１２３）における第２エラー訂正符号とを、同じガロア体を用いたＢＣＨ符号（特にＲＳ符号）とし、さらに両エラー訂正符号の生成多項式は連続した根を持つものとする。 - 特許庁

To provide a device controller in which a CPU efficiently controls each control device in a device, which operates according to a control program from the CPU, even if an I/F signal to the CPU is minimum signal line only (for example, a set of address bus, data bus, write enable, read enable and chip-selector).例文帳に追加

共通バスＩ／Ｆに複数のデバイスが接続されている制御装置において、どのデバイスを制御するかを決定するとき、ＣＰＵから送出されるアドレス信号の上位をチップセレクタ回路でデコードすると、チップセレクト信号は共通バスＩ／Ｆに流れる信号と非同期であるので、制御不可能となる場合が生じる。 - 特許庁

When any telephone number is mismatched, disconnection information is outputted from an output circuit 34, a forcible disconnection relay 24 is opened, the disconnection information is transferred from a controller 44 of a MODEM chip through a PC interface 42 to a personal computer 50, and a message regarding the above disconnection is indicated on a display screen of a display part in the personal computer 50.例文帳に追加

不一致ならば、出力回路３４から切断情報が出力されて強制切断リレー２４が開成されると共に、切断情報がモデムチップのコントローラ４４からＰＣインターフェイス４２を経てパーソナルコンピュータ５０へ転送され、上記切断に係るメッセージがパーソナルコンピュータ５０の表示部の表示画面上に表示される。 - 特許庁

For example, a user is identified according to PIN (personal information signal) or the other identification information for controlling access to credit card information as an access controller such as a chip, and access to a specific position is controlled according to the identification of the user, and access to various types of data files, such as music file in an MP3 format, is controlled.例文帳に追加

例えば、チップ等のアクセス制御装置としてクレジットカード情報へのアクセスを制御する、ＰＩＮ（個人識別信号）あるいは他の識別情報によってユーザを識別する、ユーザの識別によって特定な位置へのアクセスを規制する、そしてＭＰ３形式の音楽ファイル等、種々のタイプのデータ・ファイルへのアクセスを制御する。 - 特許庁

When the controller 3 judges that the shape data or dimension data that is first input by the detector 1 after the last IC chip 65f on the TAB tape 62m has passed through the detector 1 matches the shape data or dimension data of the IC chips 65 stored in advance, the member being judged is fed to the punch die 16.例文帳に追加

制御部３は、現在タブテープ６２ｍの終端のＩＣチップ６５ｆが検出器１を通過した後、始めて、検出器１から入力される形状データ又は寸法データが、予め記憶されたＩＣチップ６５の形状又は寸法に一致したと判定した際に、判定対象となっている部材を打抜金型１６まで送る。 - 特許庁

When writing data, the storage controller SC generates an protection code 604 which can specify an address of a writing destination page, splits data on the cache memory CM managed in first data length so that the written data and the protection code 604 are combined to become the second data length, and writes it in the flash memory chip MEM in a second data length unit.例文帳に追加

ストレージコントローラＳＣは、データ書き込み時に、書き込み先ページのアドレスを特定可能な保護コード６０４を生成し、書き込みデータと保護コード６０４とを合わせて第二のデータ長となるように第一のデータ長単位で管理されているキャッシュメモリＣＭ上のデータを分割し、第二のデータ長単位でフラッシュメモリ・チップＭＥＭに書き込む。 - 特許庁

Instead of a conventional precharging circuit comprising a mechanical relay and a charging resistor, a one-chip IPS 1 based on a power supply control device containing a MOSFET, as a semiconductor switching element is parallel-connected with a main relay 6, in the power supply line 10 between a battery power supply 4 and a motor controller 7.例文帳に追加

バッテリ電源４とモータコントローラ７との間の電力供給ライン１０に、機械式リレーおよび充電抵抗からなる従来のプリチャージ回路に代えて、半導体スイッチング素子としてＭＯＳ型ＦＥＴＱＡを含んでなる電力供給制御装置を主体とする１チップ化されたＩＰＳ１をメインリレー６と並列に接続している。 - 特許庁

Preferably, a controller performing set-up algorithm is formed on the same chip, mostly preferably, this set-up program decides a writing current (some times, a writing current is plural) used when binary data bits are written in a memory cell array, simultaneously, a writing current holding data previously written in the other memory cell of the array.例文帳に追加

好ましくは、これと同じチップ上にセットアップアルゴリズムを実行するコントローラが形成され、最も好ましくは、このセットアッププログラムは、アレイのメモリセルに２進データビットを書き込む際に使用される書き込み電流（書き込み電流は複数の場合もある）であって、同時に、アレイの他のメモリセルに以前書き込まれたデータを保持する書き込み電流を決定する。 - 特許庁

In a type change of the wafer ring 1, a chip recognition camera 50 disposed at a second handing work position P2 picks up an image of a type indicator 32c formed on an expand pressing ring 32 at a first work position P1 for expanding the sheet 2 of the ring 1 to decide whether it is a proper type by a controller 51.例文帳に追加

ウェーハリング１の品種切替時に、ウェーハリング１のシート２をエキスパンドする第１作業位置Ｐ１でエキスパンド用加圧リング３２に形成した品種表示部３２ｃを、ハンドリング用第２作業位置Ｐ２に設置したチップ認識カメラ５０で撮像して、コントローラ５１で適正な品種であるかどうかを判別するようにしたウェーハリング移送システム。 - 特許庁

To provide a motor power supply control system for electric vehicles, which is effective in protecting system equipment, especially a motor controller and enables reduction in cost and size, by adopting IPS obtained by integrating MOSFET devices into one chip, as a semiconductor switching element, instead of a precharging circuit comprising a mechanical relay and a charging resistor and thereby limiting overcurrent at startup.例文帳に追加

機械式リレーや充電抵抗からなるプリチャージ回路に代えて、半導体スイッチング素子としてＭＯＳ型ＦＥＴによるデバイスを１チップ化したＩＰＳを採用することで、起動時の過電流制限を行って系統機器、特にモータコントローラの保護に有効で、コスト低減や小型化が可能な電気自動車のモータ電力供給制御システムを提供する。 - 特許庁

A single chip microcomputer in a controller 202 turns power supply to a microcomputer Q301 and each sensor in a sensor B group 209 off when the image forming apparatus is operating in low power consumption mode, and turns power supply to each sensor in the sensor B group 209 on when a second state being detected by each switch in in a sensor A group 208 is varied.例文帳に追加

コントローラ２０２内の１チップマイコンは、低消費電力モード時に、マイコンＱ３０１とセンサＢ群２０９の各センサへ通電される電源をＯＦＦにし、センサＡ群２０８の各スイッチにより検出される第２のステータスに変化があった時に、センサＢ群２０９の各センサに通電される電源をＯＮするように制御する構成を特徴とする。 - 特許庁

The pattern control board 3 is divided into a one-chip microcomputer 10 for determining a display mode of the respective sprite in accordance with the control command received from the lamp control board 2, and a graphic controller 12 for obtaining the drawing operation on the liquid crystal display based on operation parameters for specifying the display mode written in an instruction table TBL by a first circuit.例文帳に追加

図柄制御基板３は、ランプ制御基板２から受けた制御コマンドに基づいて各スプライトの表示態様を決定するワンチップマイコン１０と、表示態様を特定する動作パラメータが前記第１回路によって指示テーブルＴＢＬに書込まれ、書込まれた動作パラメータに基づいて、液晶ディスプレイの描画動作を実現するグラフィックコントローラ１２とに区分されて構成されている。 - 特許庁

On receipt of a grade designation signal for designating a grade from a set unit 11, a controller 3 of a semiconductor memory unit 1 executes logic block assignment processing so that the data write processing and the data read processing can be executed in parallel to a flash memory chip CP of which the number corresponds to a grade designated by the received grade designation signal.例文帳に追加

この半導体記憶装置１のコントローラ３は、設定装置１１からグレードを指定するためのグレード指定信号を受信すると、当該受信したグレード指定信号により指定されたグレードに対応する個数のフラッシュメモリチップＣＰに対してデータ書込処理及びデータ読出処理を並列的に実行し得るように論理ブロック割当処理を実行するようにした。 - 特許庁

In this system, a service provider stores license information and a program for using service into the memory card having an interface controller, a flash memory and an IC card chip, and the user can select specification of the server PC according to the license information and can use the server PC maintained by the service provider by use of the memory card by remote control.例文帳に追加

本発明では、サービス提供者がＩＣカードチップとフラッシュメモリとインターフェースコントローラを有するメモリカードにサービスを利用するためのプログラムとライセンス情報を格納し、ユーザは前記ライセンス情報に応じてサーバＰＣのスペックを選択可能であり、前記メモリカードを用いてサービス提供者が整備するサーバＰＣを遠隔操作で利用可能なシステムを提供する。 - 特許庁

This semiconductor integrated circuit is provided with a synchronous SRAM 1, a signal generating circuit 2A generating a chip selecting signal, a clock signal, and the like supplied to the synchronous SRAM 1, a voltage setting circuit 4 setting voltage of a system power source line 3, and a controller 5A controlling the signal generating circuit 2A and the voltage setting circuit 4.例文帳に追加

本発明の実施の形態による半導体集積回路は、同期式ＳＲＡＭ１と、同期式のＲＡＭ１に供給するチップ選択信号、クロック信号等を生成する信号生成回路２Ａと、システム電源線３の電圧設定を行う電圧設定回路４と、信号生成回路２Ａと電圧設定回路４とを制御するコントローラ５Ａとを備える。 - 特許庁

This device has information showing the number of times of erasure in an erasure unit area among partial or all storage areas in the managing information area of the erasure unit area, and when the information is of a prescribed value, a voltage required for erasure is not applied to word lines, data lines or source lines in partial or all areas as mentioned above by an operation controller inside the chip.例文帳に追加

記憶領域の一部または全部の領域内の、消去単位領域の管理情報領域に、前記消去単位領域の消去回数を示す情報を有し、前記情報が所定の値であるとき、チップ内の動作制御装置により、前記一部または全部の領域のワード線またはデータ線またはソース線に対して、消去に必要な電圧を印加しない。 - 特許庁

The controller 3a consists of AND circuits AD1 to AD16, only an AND circuit corresponding to a memory selected by any of chip enable signals CE1 to CD4 performs input-output of a data signal, an address signal or the like, and the other memories reduce parasitic capacitance to be driven in the module 3 and accelerate a memory system by electrically disconnecting a connection path.例文帳に追加

メモリコントローラ３ａは、論理積回路ＡＤ１〜ＡＤ１６から構成され、チップイネーブル信号ＣＥ１〜ＣＥ４のいずれかによって選択されたメモリに対応する論理積回路だけがデータ信号、アドレス信号などの入出力を行い、その他のメモリは接続経路を電気的に切断することにより、メモリモジュール３における駆動すべき寄生容量を大幅に低減し、メモリシステムを高速化する。 - 特許庁

To provide an IC card, an information processing system, an integrated circuit chip, and a data processor that can restore a system memory having been rewritten to maintain it without complicating processing of a reader writer or host controller even if some of a plurality of system memories can not be rewritten owing to a disconnection of power etc. when the plurality of system memories are rewritten with one command.例文帳に追加

１つのコマンドにより複数のシステム内メモリを書き換える場合に，電源断などで一部のシステム内メモリが書き換えられないような状況が発生したときであっても，リーダライタまたはホストコントローラの処理を複雑にすることなく，すでに書き換えたシステム内メモリを元に戻し，以前の状態を保持することの可能なＩＣカード，情報処理システム，集積回路チップ，およびデータ処理装置を提供する。 - 特許庁

The single-chip multiprocessor includes processing elements 16 each including a CPU 20, a network interface 32 connected to the CPU, an adjustable prefetch instruction cache 24 connected directly to the CPU and network interface, and a data transfer controller 30 connected directly to the CPU and a concentrated common memory 28 which is connected to the respective processing elements and shared by the processing elements.例文帳に追加

ＣＰＵ２０と、該ＣＰＵに接続しているネットワークインタフェース３２と、該ＣＰＵと該ネットワークインタフェースに直接接続しているアジャスタブルプリフェッチ命令キャッシュ２４と、該ＣＰＵに直接接続しているデータ転送コントローラ３０とを含んでなる複数のプロセッシングエレメント１６と、各プロセッシングエレメントに接続し各プロセッシングエレメントによって共有される集中共有メモリ２８とを含んでなるシングルチップマルチプロセッサ。 - 特許庁