「data-bit」に関連した英語例文の一覧と使い方(110ページ目) - Weblio英語例文検索

Whether a data subsystem is to be operated as a cache memory or as a scratchpad memory in which line fetch from an external memory is suppressed is determined, and a control bit is programmed so that the data subsystem can be operated as either the cache memory or the scratchpad memory depending on the determination result.例文帳に追加

データサブシステムをキャッシュメモリとして作動すべきか、または外部メモリからのラインフェッチを抑制するスクラッチパッドメモリとして作動すべきかを判断し、前記判断に応じて前記データサブベースをキャッシュメモリまたはスクラッチパッドメモリのいずれかとして作動させるよう、制御ビットをプログラムする。 - 特許庁

To solve a problem that, in a radar device performing an object detection with an radar and radio communications with a moving body as a communication object, a pulse-modulated pulse train is required to be transmitted for a long time for transmitting a large amount of code data since one pulse corresponds to one bit of code data.例文帳に追加

レーダでの目標検出とともに通信対象である移動体への無線通信を行うレーダ装置において、１パルスが符号データ１ビットに対応しており、大量の符号データを伝送するには、長時間にわたってパルス変調を施したパルス列を送信しなくてはならない。 - 特許庁

Eight-bit data set with dip switches are repeated in the form of a serial signal by the INMARSAT satellite from an HSD model and the INMARSAT communication control unit and sent to a shore station which provides transfer service and the data transferred from it are converted into a parallel signal to make 8 LEDs illuminate.例文帳に追加

ディップスイッチで設定した８ビットのデータをシリアル信号にしてＨＳＤモデムおよびインマルサット通信制御ユニットよりインマルサット衛星を中継して、転送サービスを行う海岸局へ送信し、そこから転送されてきたデータをパラレル信号にして８個のＬＥＤを点灯させる。 - 特許庁

To provide a technique capable of enhancing the image quality of transmitted video, without extending transmission delays, when multiplexing video and audio encoding data and transmitting the multiplexed data at a fixed bit rate, and capable of shortening the transmission delay, without degrading the image quality of the transmitted video.例文帳に追加

本発明は、映像と音声の符号化データとを多重化して一定のビットレートで伝送するときに、伝送遅延を長くすることなく伝送映像の画質の向上を実現し、かつ、伝送映像の画質の劣化なしに伝送遅延を短くすることを実現する技術の提供を目的とする。 - 特許庁

The transmitter 1 consists of N slots comprised of control information, data, an external code parity, a stuff bit and an internal code parity, generates a multiplex frame to which synchronization, a pilot and a transmission control signal and parity are added and transmits data about each slot by a transmission system specified by a transmission control signal.例文帳に追加

送信装置１は、制御情報、データ、外符号パリティ、スタッフビット、内符号パリティからなるＮ本のスロットから成り、同期、パイロット並びに伝送制御信号およびパリティが付加された多重フレームを生成し、各スロットのデータを、伝送制御信号により指定された伝送方式で伝送する。 - 特許庁

A speech data division part 143 of a processing part 14 sections digital speech data into an important part and other parts according to predetermined specified regularity and an error correcting 1st encoder 15 adds a redundant bit for error correction to the important part at a higher rate than to other parts.例文帳に追加

処理部１４の音声データ分割部１４３は、デジタル音声データを予め定められた所定の規則性により重要部分と他の部分に区分し、誤り訂正第１符号化器１５は、前記重要部分に対し前記他の部分よりも高い割合で誤り訂正用冗長ビットを付加する。 - 特許庁

To reduce a problem wherein bit variation varying for every continuously sent input data causes power consumption to increase due to switching increase in data writing to or reading from a storage device or the like, or causes interference between signal lines on a transmission line.例文帳に追加

連続的に送られてくる入力データのデータ毎に変化するビット変化に基因して記憶装置等へのデータ書込みや読出し時にスイッチング増大によって消費電力が増大したり、伝送路上の信号線間で干渉が生じる不具合を低減することを可能とすること。 - 特許庁

This means 78 is capable of setting the optical number of the repeating time of outputting the same picture data to the window of the same figure a plurality of times with respect to an optional timing signal from the memory 72 storing the picture data developed in the state of the bit map.例文帳に追加

この生成回数設定手段７８は、ビットマップ状に展開された画像データが格納されたＦＩＦＯメモリ７２から、任意のタイミング信号に対して複数回繰り返して同一の画像データを同図のウインドウに対して出力する回数を、任意の回数設定可能な手段である。 - 特許庁

Based upon a command set in a specified data setting register 53, an addressable address space of a buffer RAM 31 is optimized according to a packet length of a handled data standard to eliminate power consumption of an address bit line 63 of an address bus which becomes unnecessary as a result of the optimization.例文帳に追加

指定データ設定レジスタ５３に設定されたコマンドをもとに、バッファＲＡＭ３１に対しアクセス可能なアドレス空間を、扱うデータ規格のパケット長に応じて最適化し、前記最適化することにより不要となったアドレスバスのアドレスビット線６３における電力消費をなくすようにする。 - 特許庁

The flash memory device has an error correction circuit and a block management means, and after the remaining count of preliminary blocks reaches a threshold set for the block management means, the flash memory device corrects error data having bit errors, sends out the error-corrected data to a host, and refreshes a block in which the error has occurred.例文帳に追加

フラッシュメモリデバイスにエラー訂正回路とブロック管理手段とを設け、予備ブロックの残数がブロック管理手段に設定された閾値に至った後は、ｂｉｔエラーのあったデータをエラー訂正してホストに送出するとともに、該エラーを生起したブロックをリフレッシュする。 - 特許庁

To improve image quality by improving operation accuracy by efficiently utilizing the 12 bit data processing capability of an expanded JPEG decoder/encoder to make image deterioration due to JPEG compression, i.e. pseudo contour hardly occur, for even image data in which each component of one pixel is expressed by 8 bits.例文帳に追加

１画素の各成分が８ビットで表わされる画像データについても、拡張ＪＰＥＧ復号、符号装置が有する１２ビットのデータ処理能力を有効活用して演算精度を高め、ＪＰＥＧ圧縮による画像劣化、すなわち、擬似輪郭を生じにくくし、画質の向上を図る。 - 特許庁

The output module A develops the obtained intermediate language data on a bit map image to hold the same in a built-in band buffer and takes out image data from the band buffer by one line and an even number line is supplied to a printer engine 820 from the output module A itself while an odd number is supplied to the printer engine 820 through the output module B.例文帳に追加

出力モジュールＡは、取得した中間言語データをビットマップ画像に展開して内蔵バンドバッファに保持し、そこから１ラインずつ画像データを取り出し、偶数ラインは出力モジュールＡ自身から、奇数ラインは出力モジュールＢを経由してプリントエンジン８２０に供給する。 - 特許庁

Identifier comparing circuits 2a, 3a_1-3a_n judge whether a beforehand set memory identifier coincides with a memory identifier or not, when they are coincident, relieving data is stored in corresponding relieving register, it is switched to a redundant mat in accordance with relieving data, and a defective bit is relieved.例文帳に追加

識別子比較回路２ａ，３ａ_1 〜３ａ_n は、予め設定されたメモリ識別子が、メモリ識別子と一致するか否かを判断し、一致する際には、該当する救済レジスタに救済データを格納し、その救済データに応じて冗長マットに切り換え、不良ビットを救済する。 - 特許庁

An error flag determination section 20 determines the state of the error flag f_e in the data earlier in terms of time than the 1 bit digital signal D_R' for reproduction to be sent from a buffer 16 to the decoder 17, i.e. in a data column D_d for determination ought to be sent to the decoder 17 after, for example, the prescribed time.例文帳に追加

エラーフラグ判断部２０は、バッファ１６からデコーダ１７に送られる上記再生用１ビットデジタル信号Ｄ_Ｒ’よりも時間的に前のデータ、例えば所定時間後にデコーダ１７に送られるべき判断用データ列Ｄ_ｄ中のエラーフラグｆ_ｅの状態を判断する。 - 特許庁

The writing voltage control circuit 104 changes the voltages to V0 and VP different from each other to be applied to two bit lines when writing data 1, but changes them to the same V0 and V0 or to VP and VP when writing data 0.例文帳に追加

書き込み電圧制御回路１０４は、データ１を書き込むとき、２つのビット線に印加する電位を互いに異なる電位Ｖ０及びＶＰに制御する一方、データ０を書き込むとき、２つのビット線に印加する電位を、互いに同じ電位Ｖ０及びＶ０、又は、ＶＰ及びＶＰに制御する。 - 特許庁

The communication apparatus is provided with a peak reduction circuit 17 that limits time region data to be a threshold or below by providing the threshold satisfying a specified bit error rate to the time region data being an IFFT(Inverse Fast Fourier Transform) output as a configuration to limit the dynamic range of the digital/analog converter.例文帳に追加

Ｄ／Ａコンバータのダイナミックレンジを制限するための構成として、ＩＦＦＴ出力の時間領域データに対して規定のビット誤り率を満たす所定のしきい値を設け、当該時間領域データを当該しきい値以下に制限するピークリダクション回路１７、を備える構成とする。 - 特許庁

The control means performs control to perform image processing of the partial areas of at least a data row of (L1+, ..., +LN) length formed by arraying data of respective pixels when bit lengths of respective pixels in partial areas corresponding to one processor are L1 to LN.例文帳に追加

前記制御手段は、あるプロセッサに対応する部分領域の各画素のビット長がそれぞれＬ１〜ＬＮである場合に、該プロセッサが前記各画素のデータを並べた（Ｌ１＋・・・＋ＬＮ）長のデータ列を少なくとも対象として該部分領域の画像処理を行うように制御することを特徴とする。 - 特許庁

Herein, although in the encode table ET an encode value and a gradation value are stored in pairs or in units of block numbers, data capacity thereof is previously reduced up to a capacity less than data capacity in response to a product of an encode value less than the maximum value which 5 bit encode value can take and the number of blocks.例文帳に追加

このうち、エンコードテーブルＥＴには、ブロック番号毎に、エンコード値と階調値とが対応付けて記憶されているが、そのデータ容量は、５ビットのエンコード値が取り得る値の最大値未満のエンコード値とブロックの数との積に応じたデータ容量以下の容量にまで予め削減されている。 - 特許庁

To provide a moving picture recording apparatus for loading a plurality of recording media capable of recording moving picture data at a bit rate faster than a data write speed to each of recording media and recording a moving picture with high image quality by including a plurality of media slots to which a plurality of recording media can be loaded.例文帳に追加

複数の記録メディアを装填可能な複数のメディアスロットを備え、各記録メディアへのデータ書込み速度よりも高速のビットレートの動画像データを記録することができるようにし、高画質の動画像記録を可能にした複数記録メディアスロット搭載動画記録装置を提供する。 - 特許庁

An adjusting device for inputting/outputting the data to be written in the EEPROM 55 or the data read out from the EEPROM by serial communication and the checking device for inputting a three-bit operation code into a microcomputer 30 to execute a photographing operation corresponding to the operation code are selectively connected to a socket 25.例文帳に追加

ソケット２５には、ＥＥＰＲＯＭ５５に書き込むべきデータまたは読み出したデータをシリアルな通信で入出力する調整装置と、３ビットの動作コードをマイクロコンピュータ３０に入力して動作コードに応じた撮影動作を行わせるチェック装置が選択的に接続される。 - 特許庁

Among discharge command signals transmittted to a discharge control device 20 from a game control device 10, a winning ball discharge requiring signal is composed of 8-bit data composed of superordinate 4 bits for expressing discharge requiring number data and subordinate 4 bits by reversing a value of these superordinate 4 bits.例文帳に追加

遊技制御装置１０から排出制御装置２０に送信される排出指令信号のうち、賞球排出を要求する信号を、排出要求数データを表現する上位４ビットと、この上位４ビットの値を反転した下位４ビットからなる８ビットデータで構成した。 - 特許庁

A bit error rate BER1 is calculated based on the different number of bits between the transmitted data and the received data, and when the calculated BER1 exceeds a prescribed value, a communication channel is changed, and when the BER1 is not more than the prescribed value, a display part 7 displays a message that the communication environment is satisfactory.例文帳に追加

送信したデータと受信したデータとの間で、異なっているビット数に基づいてビットエラーレートBER1を算出し、この算出したBER1が所定値を越えるときは、通信チャネルを変更する一方、BER1が所定値以下のときは、通信環境が良好である旨を表示部１０７に表示させる。 - 特許庁

When the data length of the coded data exceeds (2×K-1) times as long as the bus bit length while it does not exceed 2×K times, a first portion is output to the bus after being divided into one or a plurality of times, and a second portion and a third portion are output to the bus after divided into one or a plurality of times.例文帳に追加

符号化されたデータのデータ長がバスのビット長の２×Ｋ−１倍を超え２×Ｋ倍を超えない時は、第１の部分を１回または複数回に分割してバスに出力し、第２の部分と第３の部分を１回または複数回に分割してバスに出力する。 - 特許庁

Since the data finish marker is at a low-frequency side by one coefficient position of a new EOB, a decoder side can discriminate an insertion bit "0" from a zero quantization representative value sequence under EOB (end of block) by detecting the data finish marker in sequentially decoding DCT coefficients from the low-frequency side.例文帳に追加

データ終了マーカーは、新たなＥＯＢの１係数位置分低周波数側にあるから、復号側は、低周波数側から順次ＤＣＴ係数を復号化する際にデータ終了マーカーを検出することで、挿入ビット「０」とＥＯＢ（End of Block）以下のゼロ量子化代表値列とを区別できる。 - 特許庁

This spin injection is executed in parallel to the memory cells to which the data "1" is written, the bit line write drive circuit is only required to constantly supply the data write current in one direction, and reduction for a layout space for the write drive circuit and high-speed writing can be realized.例文帳に追加

このスピン注入は、データ“１”を書込むメモリセルに対して並行して実行され、ビット線書込ドライブ回路は、常に一方方向にデータ書込電流を供給することが要求されるだけであり、書込ドライブ回路のレイアウト面積の低減および高速書込を実現することができる。 - 特許庁

The bit determining part 13 is provided with a detail processing part 131 for determining the type of the image on the basis of the coordinates of the color image data in color space, and high-speed processing parts 132 and 133 for determining the type of the image on the basis of whether the color image data is of a chromatic color or achromatic color.例文帳に追加

ビット決定部１３は、カラーイメージデータの色空間における座標に基づいて画像の種別を判定する詳細処理部１３１と、カラーイメージデータの有彩色又は無彩色かに基づいて画像の種別を判定する高速処理部１３２、１３３とを備える。 - 特許庁

Next, the block unit interleaver performs interleave B being processing for input of data with respect to (NC-ND)×NB×NA bits being a parity part of an inner code indicated as P in the product code in the order of the column direction as one direction by NB bit, and for reading the data in an order of a row direction as another direction.例文帳に追加

次に、ブロック単位インタリーバは、積符号のうち、Ｐに示される内符号のパリティ部分である（NC-ND）×NB×NAビットに対して、データを、NBビット毎に、一方の方向としての列方向の順に入力し、他方の方向としての行方向の順に読み出す処理であるインタリーブＢを行う。 - 特許庁

To provide a method for data transmission, a mounting machine and a mounting head, a sender-side transmission device and a system consisting of transmission-side and receiver-side transmission devices, in which serial data can be transmitted easily to a central control device in the mounting machine, at a high bit rate.例文帳に追加

シリアルデータを高いビットレートで自動装着機の中央制御装置へ容易に伝送できるデータ伝送方法、自動装着機および装着ヘッド、送信側伝送装置、ならびに送信側伝送装置と受信側伝送装置とから成るシステムを提供することである。 - 特許庁

A development controller 412 sets a forwarding destination address for each work of developed recording data stored in a line buffer 281 so that a line of data is stored while alternating the images 1 and 2 in the bit map area of a local memory 29, i.e. the DMA forwarding destination.例文帳に追加

ＤＭＡ転送先であるローカルメモリ２９のビットマップエリアにおいて、１ラインのデータがイメージ１とイメージ２とに交互に格納されるように、展開処理コントローラ４１２にてラインバッファ２８１に格納されている展開後の記録データに１ワード毎に、転送先アドレスを設定する。 - 特許庁

To solve such a problem that when bit line pre-charge voltage VBP is lowered to improve a retention property of "1" data, since a tunnel leak current of a high dielectric constant insulation film is increased remarkably in a miniaturization mix DRAM process, inversely, a retention property of "0" data is deteriorated, and a retention time is rate-limited.例文帳に追加

“１”データのリテンション特性を改善するために、ビット線プリチャージ電圧ＶＢＰを下げたとき、微細化混載ＤＲＡＭプロセスでは高誘電率絶縁膜のトンネルリーク電流の増大が顕著であるため、逆に“０”データのリテンション特性が悪化し、リテンション時間を律速する。 - 特許庁

Using this index, every time when one character is inputted, extraction is performed by returning a bit map of a length according to the kind of characters storing the data number of data having characters inputted so far from the head and characters which are possible next retrieval candidates as the next candidate character information to finally extract narrowed intended keyword data.例文帳に追加

このインデクスを使用して、１文字入力される毎に、それまで入力された文字を先頭から持つデータのデータ件数と、次に検索候補となる文字を次候補文字情報として格納する文字の種類に応じた長さのビットマップを返却することにより抽出し、最終的に絞り込まれた目的とするキーワードデータを抽出する。 - 特許庁

A computing element 15 identifies the peak in the amount of received light for the convergence spot SP by using numerical value data; output as serial data from the linear sensor 14, of the amount of the light received for each of 102 light-receiving elements 18; and calculates the distance to the object A1 to output a calculated result as 4-bit parallel data through output terminals OUT1-OUT4.例文帳に追加

演算素子１５は、リニアセンサ１４からシリアルデータで出力される１０２個の受光素子１８のそれぞれの受光量の数値データを用いて収束スポットＳＰの受光量ピークを識別して、測定対象Ａ１までの距離を演算し、演算結果を出力端子ＯＵＴ１〜ＯＵＴ４を通じて４ビットのパラレルデータで出力する。 - 特許庁

When the execution of game control is to be started by the CPU of a microcomputer for the game control or the like, by reading numerical data from a random number value register and changing the bit value of random number latch flag data RDFM0 and random number latch flag data RDFM1 from "1" to "0" or the like, a corresponding random number latch flag is set to an OFF state.例文帳に追加

遊技制御用マイクロコンピュータのＣＰＵなどにより遊技制御の実行が開始されるときには、乱数値レジスタから数値データを読み出して、乱数ラッチフラグデータＲＤＦＭ０や乱数ラッチフラグデータＲＤＦＭ１のビット値を“１”から“０”へと変化させることなどにより、対応する乱数ラッチフラグをオフ状態に設定する。 - 特許庁

A CPU 8 discriminates a compression rate and/or a compression system of audio data D1 on the basis of a data signal S1 with respect to a sampling frequency and a quantization bit number sent from a DSP 2 and refers to a data table having been stored in advance in a memory 9 to read a variable in response to the compression rate and/or the compression system.例文帳に追加

ＣＰＵ８が、ＤＳＰ２から送出されるサンプリング周波数および量子化ビット数に関するデータ信号Ｓ１に基づきオーディオデータＤ１の圧縮率及び／又は圧縮方式を判定し、メモリ９に予め記憶されているデータテーブルを参照して、その圧縮率及び／又は圧縮方式に応じた変数値を読み込む。 - 特許庁

By receiving, from a bit stream, encoding information indicating that a block as a unit of encoding processing is uncompressed data, and performing termination processing of arithmetic decoding processing using context on a block of uncompressed data when the received encoding information indicates that it is uncompressed data, a certain processing time can be guaranteed.例文帳に追加

ビットストリームから、符号化処理する単位であるブロックが非圧縮データであることを示す符号化情報を受け取り、受け取られた符号化情報が非圧縮データであることを示す場合に、非圧縮データのブロックに対してコンテキストを用いた算術復号処理の終端処理を行うことにより、一定の処理時間を保証することができる。 - 特許庁

Image data stored in a frame memory 2 are properly read out and the image data of a reference block are supplied to a bit mask circuit 21, which sets the data of bits to '0' from the LSB to the MSB by as many as specified with the control signal from a power control circuit 23 and supplies them to a moving vector detecting circuit 11.例文帳に追加

フレームメモリ２に記憶されている画像データは、適宜読み出され、そのうちの基準ブロックの画像データは、ビットマスク回路２１に供給され、そこで、電力制御回路２３からの制御信号により指定された数分だけ、LSBからMSBに向かう順番で、ビットのデータが”０”と設定され、動きベクトル検出回路１１に供給される。 - 特許庁

Namely, the device performs the rate control making the maximum permissible bit rate corresponding to the maximum throughput calculated on the basis of a data transceiving period which eliminates a non-execution period of data transceiving which does not contribute to the data transceiving, or the maximum throughput calculated on the basis of a receiving interval of continuous transmission packets measured by a client, as an upper limit.例文帳に追加

すなわち、データ送受信に対する寄与のないデータ送受信非実行期間を省いたデータ送受信期間に基づいて算出される最大スループット、あるいは、クライアントで計測される連続送信パケットの受信間隔に基づいて算出した最大スループットに相当する最大許容ビットレートを上限としたレート制御を行う。 - 特許庁

This system includes plural input data buses 201, a multi-bit/ multi-bus selector 14 which has the data, data effective output 205, orthogonal cheek output 206 and plural input bus ports to receive the signals from the buses 201 and also are connected to the buses 201.例文帳に追加

このスケーラブル・セレクタ論理は、従来技術からの制御を受け入れるように入力制御によって制御され、２個以上の制御信号が活動状態である状態を監視するためのさらなる直交性チェッカと、入力データ・バスのいずれかが出力に選択されたかどうかを判断するためのさらなるデータ有効論理とを提供するデータ・セレクタを含む。 - 特許庁

After reading the memory region specified by an address by combination of a data destroy signal (DEL) and a chip selecting signal (/CS), it is stopped that data is rewritten in a region in which data is destroyed by its reading operation by lowering the potential of a plate line after a bit line is pre-charged to the ground potential.例文帳に追加

データ破壊信号（ＤＥＬ）とチップ選択信号（／ＣＳ）との組み合わせにより、アドレスにより指定されたメモリ領域に対して読み出し動作をおこなった後、ビット線を接地電位にプリチャージしてからプレート線の電位を下げることによって、その読み出し動作によってデータが破壊された領域にデータが書き戻されるのを停止する。 - 特許庁

Output signals of comparators (3, 5) comparing each bit of data bits (TQf<7:0>) of the prescribed number with each of expected value data (CMPD<7:0>) and one side of the prescribed data TQf<7:0> are selected corresponding to a selecting circuit 6 and an operation mode indicating signal (TMQCMP) and transferred to an output node.例文帳に追加

所定数のデータビット（ＴＱｆ＜７：０＞）の各ビットを期待値データ（ＣＭＰＤ＜７：０＞）のそれぞれと比較する比較器（３，５）と、この比較器（３，５）の出力信号と所定データＴＱｆ＜７：０＞の一方を選択回路（６）に従って動作モード指示信号（ＴＭＱＣＭＰ）に従って選択して選択してテスト出力ノードへ転送する。 - 特許庁

A CDCSS code judge 20 calculates the exclusive logical sum of the CDCSS judging data and a CDCSS reference data, then, calculates the exclusive logical sum and the VI judging data, furthermore, counts the number of "1" (error bit) in the logical sum, and judges that it is the CDCSS code conformity only in the case that the counted value is below a prescribed threshold value.例文帳に追加

ＣＤＣＳＳコード判定部２０は、ＣＤＣＳＳ判定データとＣＤＣＳＳリファレンスデータとの排他的論理和を計算し、次に、排他的論理和とＶＩ判定データとの論理和を計算し、さらに、論理和における”１”（エラービット）数をカウントし、カウント値が所定のしきい値未満である場合にのみ、ＣＤＣＳＳコード一致と判定する。 - 特許庁

Transformation object data in a space frequency region and one-dimensional inverse transformation data and two-dimensional inverse transformation data in a space region are stored and accessed by using a storage means with a shift array form by using the difference of bit sizes and the difference of existing time when executing two-time one-dimensional inverse transformation operations.例文帳に追加

シフトアレイ形式の格納手段を用いて、空間周波数領域における変換対象データと、空間領域における１次元逆変換済みデータおよび２次元逆変換済みデータを、２回の１次元逆演算を実行する際のそれらのビット・サイズの相違および存在時間の相違を利用して格納およびアクセスする。 - 特許庁

In an image processing apparatus comprising an encoder which encodes data regarding an image on the basis of data divided into bit planes for each block, the image processing apparatus of the present invention is characterized in that a quantizer is provided on the pre-stage of the encoder for decreasing a value of the data regarding the image of a block to improve the compressibility.例文帳に追加

本発明の画像処理装置は、画像に関するデータを、ブロック単位でビットプレーンに分解したデータに基づいて符号化を行う符号化部を備える画像処理装置において、上記符号化部の前段に、圧縮率を高めようとするブロックの画像に関するデータの値を減らす量子化部を備えることを特徴とする。 - 特許庁

To provide a coder and a decoder by which data coded by ADRC system are divided by each bit planes of the MSB, 2nd MSB,..., LSB, the data can be compressed at a high compression rate by applying run-length coding processing and Huffman coding processing to them, and deterioration in decoding the capability of the data on the occurrence of an error can be minimized.例文帳に追加

ＡＤＲＣ方式で符号化したデータをＭＡＢ、２ｎｄＭＳＢ、・・・・ＬＳＢ毎のビットプレーンで分割し、これらについて夫々ランレングス符号化処理及びハフマン符号化処理を行うことで、高い圧縮率を以てデータを圧縮できると共に、エラー発生時のデータの復元力の低下を最小限とすることができるようにする。 - 特許庁

Even on occurrence of received data subjected to misjudgment in a demodulation result by a finger section 102 due to the effect of fading and noise or the like, a rake section 103 composites the misjudged reception data with other reception data normally demodulated, and a TPC bit discrimination section 104 discriminates a requirement of a base station on the basis of the result of the composition.例文帳に追加

フェージングや雑音などの影響により、フィンガー部１０２の復調結果に誤判定される受信データが生じたとしても、レイク部１０３において誤判定された受信データは他の正常に復調された受信データと合成され、この合成結果に基づいて、ＴＰＣビット判定部１０４が基地局の要求を判定する。 - 特許庁