| 意味 | 例文 |
data-bitの部分一致の例文一覧と使い方
該当件数 : 6360件
The memory area 110 is composed of LCD system bit lines LCDBL1-LCDBLN or the like in which the display data stored in each of the memory cells MC11-MCMN are read.例文帳に追加
記憶領域110は、LCD表示アドレス回路38により、メモリセルのMC_11〜MC_MNの各々に記憶された表示データが読み出されるLCD系ビット線LCDBL_1〜LCDBL_Nなどを有して構成されている。 - 特許庁
A preamble <A> matching detection parts 102a to 102h set output values to "1" when bit values of received data outputted by flip flops 101a to 101i are matched with preamble <A> matching patterns which the preamble <A> matching detection parts 102a to 102h possess.例文帳に追加
プリアンブル〈A〉一致検出部102a〜102hは、フリップフロップ101a〜101iによって出力された受信データのビット値と自己に保有するプリアンブル〈A〉一致パターンとが一致すれば出力値を「1」にする。 - 特許庁
Low-order 12-bits of 24-bit sample data of signals (L+C), (R+C), S1, Sr are masked and high-order 12 bits are stored in delay memories 2(L+C), 2(R+C), 2S1 and 2Sr respectively.例文帳に追加
信号(L+C)、(R+C)、Sl、Srの24ビットサンプルデータの下位12ビットがマスクされて上位12ビットがそれぞれ、遅延メモリ2(L+C)、遅延メモリ2(R+C)、遅延メモリ2Sl、遅延メモリ2Srに格納される。 - 特許庁
To provide an image display apparatus of multi-gradation using a PWM (pulse width modulation) driving system capable of improving the degree of integration and current consumption characteristics by preventing an increase in PWM signals due to an increase in the bit number of data.例文帳に追加
データのビット数の増加によるPWM信号の増加を防止して、集積度及び電流消費特性を向上させ得るPWM駆動方式を利用した多階調の画像表示装置を提供する。 - 特許庁
In an external compressing device 2, for example, a compression rate is calculated by dividing the maximum value of the absolute value of original data in a 32 bit floating point system by the maximum value of the absolute value of an integer value whose bits are smaller than 32 bits.例文帳に追加
外部圧縮装置2で例えば32ビット浮動小数点方式の元データの絶対値の最大値を32ビットより小さいビットの整数値の絶対値の最大値で割って圧縮率を求める。 - 特許庁
A wireless transmitter includes: a rectangular wave signal generating section 2 for generating a rectangular wave signal S2 in accordance with data of 1 bit; and an antenna drive section 6 for outputting a drive current to a transmission antenna 3 on the basis of the rectangular wave signal S2.例文帳に追加
1ビットのデータに対応して矩形波信号S2を生成する矩形波信号生成部2と、矩形波信号S2に基づき駆動電流を送信アンテナ3に出力するアンテナ駆動部6とを備える。 - 特許庁
An element threshold voltage is changed by implanting/discharging a charge in or from a body region connected to the bit line BL of two partially depleted transistors connected in series with each other in response to data.例文帳に追加
直列接続された2つの部分空乏化トランジスタのうち、ビット線BLに接続されたもののボディ領域に、データに応じて電荷の注入/吐き出しを行うことによって素子しきい電圧を変動させる。 - 特許庁
Consequently, the load after symbol conversion and the communication load of bit pattern data after conversion can be reduced significantly on the host side and a decision can be made on the host side whether the symbol can be printed within a specified range or not.例文帳に追加
これにより、ホスト側のシンボル変換の負荷及び変換後のビットパターンデータの通信負荷を大幅に抑制することができ、かつ、ホスト側でも所定の範囲内に印刷可能かどうかを確認することが可能となる。 - 特許庁
By this reason, the NAND flash memory 108 and the processor 110 are configured to avoid that the ECC (bit error) error of maximum n bits detectable by devices and generated during data read.例文帳に追加
これにより、NAND型フラッシュメモリ108およびプロセッサ110は、データ読み出しの際に生じるデバイスが検出可能である最大nビットのECC(ビット化けエラー)エラーを回避するように構成されている。 - 特許庁
Next, a source line is grounded by a source line transistor Q24, the bit line BL2 is connected to the column latches G3, G4, data in accordance with a threshold value of a memory cell are held in the column latches G3, G4, and write-verify operation is performed.例文帳に追加
次に、ソース線トランジスタQ24によりソース線を接地し、ビット線BL2とカラムラッチG3、G4とを接続し、メモリセルのしきい値に応じたデータがカラムラッチG3、G4に保持され、書込ベリファイ動作が実行される。 - 特許庁
To provide a device and a method which efficiently encode non-negative integer two-dimensionally arrayed data which requires to be hierarchically encoded in a prescribed order, such as zero bit plane numbers in the JPEG2000 format, in a memory saving manner.例文帳に追加
例えばJPEG2000方式におけるゼロビットプレーン数等のように所定の順序で階層的に符号化する必要のある非負整数2次元配列データを省メモリ且つ効率的に符号化する。 - 特許庁
A judgement circuit 27 as a switch circuit bypassing bit conversion circuits 23 and 25 arranged in a route at the time of a regular processing, a second clock exchange FIFO 28 and a selector 29 are installed at the time of repeating data.例文帳に追加
データリピート時には、通常処理時の経路に配置されたビット変換回路23および25をバイパスさせる切替回路としての判定回路27、第2のクロック乗換用FIFO28およびセレクタ29を設ける。 - 特許庁
To develop a plotting command to a bit map by switching a parameter to indicate image quality of an image which is specified as compressed data by attribute information prepared by using the plotting command and attribute information of the plotting command.例文帳に追加
圧縮データとして指定されている画像の画質を示すパラメータを、描画コマンドと描画コマンドの属性情報を用いて作成された属性情報により切替えて、描画コマンドをビットマップ展開する。 - 特許庁
To provide a semiconductor memory in which the write-in speed can be increased and the chip size can be reduced though the memory is provided with a write-in data mask and has a multi-bit constitution corresponding to plural word constitutions.例文帳に追加
書き込みデータマスク機能を備えかつ複数の語構成に対応した多ビット構成でありながら、書き込み速度の高速化および小チップ化を図ることができる半導体記憶装置を提供する。 - 特許庁
To provide a resolution compression method wherein an error generated by round-off of a lower bit or carry of a medial magnitude or higher is improved, in resolution compression processing of waveform data of a waveform display device such as a digital oscilloscope.例文帳に追加
デジタルオシロスコープなどの波形表示装置の波形データの解像度圧縮処理において、下位ビットの切り捨て、半値以上桁上がりにより発生する誤差を改善した解像度圧縮方法を提供する。 - 特許庁
To improve compressibility in the case of the predictive encoding of a multichannel voice signal in consideration of the fact that high-order bits of respective channels of the multichannel voice signal strongly correlate with one another and low-order bit data do not correlate.例文帳に追加
複数チャネルの音声信号の各チャネルの上位ビットデータ間には相関が強く、下位ビットデータ間には相関がないことに鑑みて、複数チャネルの音声信号を予測符号化する場合に圧縮率を改善する。 - 特許庁
To intermittently output PCM(pulse code modulation) data even at a bit rate where the decode processing of only one channel is conventionally impossible in the reproduction of an encoded audio signal by a quick traverse operation, without enhancing the performance of an audio decoder.例文帳に追加
マルチチャネルで符号化されたAudio信号の早送り再生において、Audioデコーダに対し通常の数倍の速度でAudio信号を入力していくとデコード処理が間に合わなくなり、音声をまったく出力できなくなる。 - 特許庁
When a data reference buffer 3 receives a binary image as a bit stream, a multi-value section 4 applies multi-value processing to values of pixels A, B, C, D in the vicinity of a target pixel X from buffers 3a, 3b, 3c, 3d to obtain a mean value of them.例文帳に追加
データ参照用バッファ3にビットストリームとして2値画像が供給されると、多値化部4はバッファ3a,3b,3c,3dから着目画素Xの近傍の画素A,B,C,Dの値を多値化し、これらの平均値を求める。 - 特許庁
Furthermore, each of a plurality of client circuits 6_1-6_m measures the time during which the bus 7 is held at the Low potential and synchronously to the measured time, bit values of address data sent to the bus 7 are sequentially detected.例文帳に追加
また、複数のクライアント回路6_1〜6_mの各々が、バス7が当該Low電位に保持されている時間を測定し、その測定した時間に同期して、バス7に送出されたアドレスデータのビット値を順次検出するようにした。 - 特許庁
To provide an image encoder, an image encoding method, and an image encoding program whereby deterioration in the image quality of the encoded image data can be suppressed even when the encoded bit rate is decreased in hybrid encoding.例文帳に追加
ハイブリッド符号化において符号化ビットレートが低くなっても、符号化した画像データの画質劣化を抑制することができる画像符号化装置、画像符号化方法および画像符号化プログラムを提供する。 - 特許庁
Two word lines are provided, and an NMOS transistor NT33 (Vss side) and a PMOS transistor (power supply side) for data write control are added to a first inverter INV31 at a side a bit line BL11 is connected.例文帳に追加
ワード線を2本とし、ビット線BL11が接続されている側の第1のインバータINV31に、データ書き込み制御用のNMOSトランジスタNT33(Vss側)とPMOSトランジスタ(電源側)を付加する。 - 特許庁
In the case that the display device 33 of an operation box 34 performs display by 4-bit data, a main control part 24 respectively sends out the various kinds of signals for the display through signal lines L21-L28 to the display device 33.例文帳に追加
操作ボックス34の表示装置33が、4ビットデータで表示を行う場合、主制御部24は、表示装置33に信号線L21〜L28を介して、表示用の各種信号をそれぞれ送出する。 - 特許庁
This image-forming apparatus conserves print job information and bit map printing data from which the job was converted, compares information except item regarding processing after printing among conserved job information on a new printing demand, and job information conserved.例文帳に追加
また、動作条件などを含むすべてのジョブ情報が一致したときのみに高速処理を行うので、一致条件が厳しく、該当する印刷データがあるにもかかわらず高速処理を行わない場合があった。 - 特許庁
To provide a packet multiplexer capable of inserting an appropriate inter-packet gap between packets even if the transmission speed of a communication line is accelerated, and packets having a wider data width are multiplexed due to multiple bit expansion.例文帳に追加
回線速度が高速化され、多ビット展開によってより大きなデータ幅のパケットを多重化する場合であっても、パケット間に適切なインターパケットギャップを挿入することができるパケット多重化装置を提供する。 - 特許庁
By write voltage control circuit 109, voltages of the bit lines are set based on the conversion data successively input by latch circuits 105 and on array edge voltages output from an array terminal voltage control circuit 108.例文帳に追加
書き込み電圧制御回路109は、ラッチ回路105で順次入力された変換データと、アレイ端電圧制御回路108から出力されたアレイ端電圧とに基づいて、ビット線の電圧値を設定する。 - 特許庁
When a terminal device 1d decides that the shaper value of an ATM cell from a server 1a does not agree with the bit rate of MPEG data to be reproduced, the device 1d notifies the server 1a of the shaper value to be changed.例文帳に追加
端末装置1dはサーバー1aからのATMセルのシェーパー値が、再生するMPEGデータのビットレ−トに合致していないと判定すると、サーバー1aに対し変更すべきシェーパー値を通知する。 - 特許庁
To properly realize serial transmission of digital data configuring a 4:4:4 form HD signal and a D-Cinema signal whose quantization bit number exceeds 10 bits or the like by utilizing an existing circuit configuration component.例文帳に追加
4:4:4形式HD信号,量子化ビット数が10ビットを越えるD−Cinema信号等を形成するディジタルデータのシリアル伝送を、既存の回路構成要素を利用して、適切に実現できるものとする。 - 特許庁
To provide an image processing apparatus for suppressing reduction in the amount of information in quantizing image data to the bit rate to be quantized by a present encoding method, and to provide a control method for the image processing apparatus, and a program.例文帳に追加
現在の符号化方法が対象としているビット数に量子化する際に情報量の欠落を抑制する量子化を実現することができる画像処理装置及びその制御方法、プログラムを提供する。 - 特許庁
A demodulation unit 102 demodulates the base band signal in proper spread code/timing by each base station and by each path to provide an output of soft decision values expressing the same digital bit data even when the values differ from each other.例文帳に追加
復調部102では、基地局ごとパスごとに適切な拡散符号・タイミングで復調することにより、値が異なっていても同一のディジタルビットデータを表現した軟判定値を出力するようになっている。 - 特許庁
A second ferroelectric capacitor C1 reads out the data to the first bit line connected selectively, by applying the voltage having opposite sign to the first voltage in the direction of increasing the coordinate on the first direction axis.例文帳に追加
第2強誘電体キャパシタC1は、第1方向軸の座標の増加方向において第1電圧と反対の符号の電圧が印加されることにより、選択的に接続される第1ビット線にデータを読み出す。 - 特許庁
To enable a recording-person side to perform recordings so that recording times and tones of audio signals are different or the recording times of them become roughly constant in the case of recording one-bit stream data of multichannel audio signals.例文帳に追加
マルチチャネルオーディオ信号の1ビットストリームデータを録音する場合に、録音者側がオーディオ信号の録音時間や音質が異なるように、また、略一定の録音時間で録音することができるようにする。 - 特許庁
For the image content of an incoming bit stream, a realness value of an image formed of a plurality of pixels each having associated pixel data is determined by evaluating a spatial distribution of luminance values of the image.例文帳に追加
着信ビットストリーム形式の画像コンテンツに関して、それぞれが関連ピクセルデータを有する複数のピクセルで形成された画像の実写値を、画像の輝度値の空間分布について評価することで決定する。 - 特許庁
To provide an encoding process capable of easily achieving the control of compressibility or the guarantee of the maximum processing time at the time of expressing and encoding coefficient data after wavelet conversion for each bit plane.例文帳に追加
ウェーブレット変換後の係数データをビットプレーン毎に表現して符号化する際に圧縮率の制御や最大処理時間の保証を容易に達成可能な符号化プロセスを提供することを目的とする。 - 特許庁
Adding prescribed stuff bytes to a packet frame having a header and a payload can maintain the frame period and establish bit synchronization and data are transmitted by multiplexing bytes to a higher-order group hierarchy through byte interleaving.例文帳に追加
ヘッダとペイロードとを有するパケット・フレームに、所定のスタッフ・バイトを付加することにより、フレーム周期の維持およびビット同期を確立し、バイト・インターリーブにより高次群ハイアラーキにバイト多重してデータを伝送する。 - 特許庁
To output audio from a speaker 13 in a correct audio reproducing mode without causing head omission for bit stream data of audio inputted to a digital input terminal 19, in a control center device 12.例文帳に追加
コントロールセンター機器12において、ディジタル入力端子19へ入力されるオーディオのビットストリームデータに対して、頭切れを起こすことなく、オーディオを正しいオーディオ再生モードでスピーカ13から出力できるようにする。 - 特許庁
The MRAM includes a memory cell array having magnetic memory cells arranged in lines and columns at intersection of word, bit and digit lines, and a sense amplifier for sensing data stored in a selected magnetic memory cell.例文帳に追加
MRAMは、ワードライン、ビットライン、及びデジットラインの交差点に行及び列に配列されたマグネチックメモリセルを有するメモリセルアレイと、選択されたマグネチックメモリセルに貯蔵されたデータを感知する感知増幅器とを含む。 - 特許庁
To obtain a mechanism for detecting voltage drop in a semiconductor integrated circuit device provided with a latch circuit constituted of two inverters connected in inversely parallel so as to operate as a storage element holding data of one bit.例文帳に追加
1ビットのデータを保持する記憶素子として働くように逆並列に接続された二つのインバータで構成されるラッチ回路を備える半導体集積回路装置において、電圧低下の検出機構を得ること。 - 特許庁
The data concealing device embeds a concealing image 720 to each least significant bit of a medium image 710 and references a key image to apply prediction coding to a medium image 710' to which the concealing image 720 is embedded.例文帳に追加
データ秘匿化装置は、媒体画像710の最下位ビットに秘匿画像720を埋め込み、秘匿画像720が埋め込まれた媒体画像710’に対して、キー画像を参照して予測符号化を行う。 - 特許庁
Also, all drain lines DL in the sub arrays 10 are connected to a power source potential MCD by OR34, 35, and all source lines SL are connected to data lines DTL through bit lines BL by an OR36_j.例文帳に追加
また、OR34,35によってサブアレイ10中のすべてのドレイン線DLが電源電位MCDに接続され、OR36_jによってすべてのソース線SLがビット線BLを介してデータ線DTLに接続される。 - 特許庁
To provide an industrial controller for detecting and correcting any bit error in the case of the arithmetic operation of numeric data in response to every arithmetic command in a real time with simple configurations by an industrial controller.例文帳に追加
本発明は、産業用コントローラにおいて、シンプルな構成で、数値データの演算時のビットエラーを演算命毎にリアルタイムで検出・訂正することが可能な産業用コントローラを提供することを目的とする。 - 特許庁
A bit number calculation part 111 virtually divides a picture corresponding to inputted picture data into prescribed squares, and the number of squares of representation other than a background color is calculated and is outputted as the number of used bits.例文帳に追加
ビット数算出部111は、上記入力された画像データに対応した画像を仮想的に所定のマスで区切り、各マスが背景色以外の表示のマスの数を算出して使用ビット数として出力する。 - 特許庁
A fail bit counter and a latch block counts the number of fail bits for data bits stored in a memory cell of a row selected in accordance with the fail flag signal, and stores a fail code indicating the number of fail bits being counted.例文帳に追加
フェイルビットカウンタ及びラッチブロックは前記フェイルフラグ信号に応じて選択された行のメモリセルに貯蔵されたデータビットに対するフェイルビット数をカウントして、カウントされたフェイルビット数を示すフェイルコードを貯蔵する。 - 特許庁
A combination of the first and second conductive paths in the connected condition and the non-connected condition gives the bit condition of a standard signature word, and gives an address data to a memory construct and generates a consequential signature word.例文帳に追加
結合状態及び非結合状態にある第一及び第二導電性経路の組合わせが基準シグナチャワードのビット状態を与え、メモリ構成体へのアドレスデータを与え且つ結果的シグナチャワードを発生する。 - 特許庁
To provide a signal processing unit that can accurately binarize serial data, even if the ratio of signals at a high level to signals at a low level being components of a bit stream after preamble, is biased toward any level and to provide a correlator used for the signal processing unit.例文帳に追加
プリアンブルの後のビット列を構成するハイレベル及びローレベルの信号の比率が何れかに偏っていても、シリアルデータを正確に2値化できる信号処理装置及び、これに用いる相関器を提供する。 - 特許庁
Based on these times T1 and T2, a process time due to be difference in bit length between the data halfway on a transmission line is removed to calculate the transfer rate which is not affected by the signal process time halfway in the transfer.例文帳に追加
これらの時間T_1、T_2を基にして、伝送路の途中でのデータのビット長が異なることによる処理時間を除去し、転送途中の信号処理時間に影響されない転送レートを算出する。 - 特許庁
A Huffman decoder 350 receives data in 36-bit via a buffer RAM 200, detects a restart marker, depending on the marker flag and applies the decoding processing, while properly resetting a DC component on the basis thereof.例文帳に追加
この36ビットのデータをバッファRAM200を介してハフマン復号化器350に入力し、マーカーフラグよりリスタートマーカーを検出し、これに基づいてDC成分値を適宜リセットしながら復号化処理を行なう。 - 特許庁
When the bits of the same value continue with the higher n+1 bits, the data stored in an input register 11 is shifted by n bits to the MSB side, and a flag of 1 bit for indicating the fact of a shift has been formed.例文帳に追加
上位n+1ビットに同じ値のビットが連続している場合には、入力レジスタ11に記憶されているデータをMSB側にnビットシフトさせ、シフトさせたことを示す1ビットのフラグを生成する。 - 特許庁
To provide a video recording device which can maintain an image quality to a certain degree in response to contents of an actual broadcasting program while deciding an optimum bit rate so as to reduce an amount of data after compression to perform the compression.例文帳に追加
実際の放送番組の内容に応じて、ある程度の画質を維持しつつできるだけ圧縮後のデータ量を減らすように最適なビットレートを決定して圧縮を行うことが可能な録画装置を提供する。 - 特許庁
It compares the discharge potentials of the bit lines with the predetermined reference value in the comparator 105, and counts the discharge periods where the discharge potential is larger than the reference value in the counter 106 based on the output data from the comparator 105.例文帳に追加
比較器105でビット線の放電電位と所定の基準値とを比較し、比較器105からの出力に基づいて、放電電位が基準値よりも大きい放電期間をカウンタ106でカウントする。 - 特許庁
Thereafter, when all the transmission factors FR inside each notched indent region is 0 or 1, mask-like data is developed in a bit map at a rough indent interval (dxs) and light strength is calculated through convolution integral.例文帳に追加
その後、各密刻み領域内の透過率Fが全て0であるか又は全て1である場合には、疎刻み間隔dx_sでマスク形状のデータをビットマップに展開し、コンボリューション積分により光強度を算出する。 - 特許庁
| 意味 | 例文 |
| Copyright © Japan Patent office. All Rights Reserved. |
|
ログイン |
Weblio会員(無料)になると
|
|
ログイン |
Weblio会員(無料)になると
|