「data-bit」に関連した英語例文の一覧と使い方(116ページ目) - Weblio英語例文検索

Using a coding format using data having a narrow bit width in UTC protocols enables a long propagation delay without generating errors due to interference, and the length of the transmitting medium in a system is prolonged.例文帳に追加

ＵＴＣプロトコルでビット幅の狭いデータを用いた符号化形式を使用すれば、干渉による誤りを生じさせずにより長い伝搬遅延を可能にでき、システムにおいて使用可能な伝送媒体の長さが延長される。 - 特許庁

Upon receiving the command, each light source emits light base on data read out from a bit map memory and performs partition exposure on a photosensitive part 2 arranged oppositely to the optical head with a spot having a quantity of light within a predetermined value thus obtaining one writing image.例文帳に追加

指令を受けた各光源はビットマップメモリから読み出したデータに基づいて発光し、一定値内の光量によるスポットで光学ヘッドと対向する位置に設置される感材部２上を分割露光し、１つの描画像を得る。 - 特許庁

To provide a two-dimensional code generating device and program capable of avoiding erroneous recognition of data bit of a two-dimensional code and stably performing code recognition processing even when a slender-structured two-dimensional code is scanned for recognition.例文帳に追加

細長く構成された二次元コードをスキャンして認識する場合でも、二次元コードのデータビットの誤認識を回避し安定的にコード認識処理を行えるような二次元コード生成装置とプログラムを提供することにある。 - 特許庁

When data of "Low" are stored in a first storage node ND1, as a transistor Tr2 is made an "on" state, electric charges are extracted from bit lines BL to a ground potential through transistors Tr1 to Tr3 in this order.例文帳に追加

第１の記憶ノードＮＤ１にＬｏｗのデータが記憶されている場合は、トランジスタＴｒ２はオン状態となるため、ビットラインＢＬからトランジスタＴｒ１〜Ｔｒ３をこの順に介して、接地電位に電荷が引き抜かれる。 - 特許庁

Whether or not the composition area shape of an extracted image is specified is judged, and in the case that the composition area shape is specified (S13;Y), the data of the shape are written in a bit map memory and an extracted image area is prepared (S14).例文帳に追加

抽出画像の合成エリア形状の指定がされたか否かの判断を行い、合成エリア形状が指定された場合（Ｓ１３；Ｙ）、形状のデータをビットマップメモリに書き込み、抽出画像エリアを作成する（Ｓ１４）。 - 特許庁

The magnetic memory device includes a magnetic memory element MM capable of holding data based on a magnetized state thereof, and a digit line DL and a bit line BL which are capable of changing the magnetized state of the magnetic memory element by a generated magnetic field.例文帳に追加

磁気記憶装置は、磁化状態に基づいたデータを保持可能な磁気記憶素子ＭＭと、発生する磁界により磁気記憶素子の磁化状態を変化させることが可能なディジット線ＤＬおよびビット線ＢＬとを備えている。 - 特許庁

A CPU 22 checks a copyright display bit of the control information CR for a minute delay time applied to the memory 23 by a memory control signal MC, and determines whether or not the data AD stored in the memory is to be recorded on a disk 27.例文帳に追加

ＣＰＵ２２は、メモリ制御信号ＭＣによりメモリ２３にかけた微少遅延時間の間に、制御情報ＣＲの著作権表示ビットをチェックし、メモリに格納されたデータＡＤをディスク２７に記録するか否かを決定する。 - 特許庁

When it is determined that the barcode font is included, bit map image data in which the barcode font is developed are rewritten by pixel to correct a bar width on the basis of a predetermined correction value (S15).例文帳に追加

バーコードフォントが含まれることが判別された場合、バーコードフォントを展開したビットマップ画像データに対して、画素単位でビットマップ画像データを書き替えることにより、予め定められた補正値に基づいてバー幅を補正する（Ｓ１５）。 - 特許庁

The printing-magnification control system in connection with the number of dot for every inches as well as total numbers of bit is utilized for controlling the data flag of an effective former image file including the information describing the actual size of the former image.例文帳に追加

インチごとのドット数、および全ビット数に関して、元画像の実際のサイズを記述している情報を含んだ有効な元画像ファイルのデータフラグを、制御に利用する、印刷倍率制御システムおよびその方法とする。 - 特許庁

To obtain a semiconductor memory having a selectable I/O bit sequence in which the arranging width of data buses can be reduced on a semiconductor substrate and the number of elements can be decreased.例文帳に追加

入出力のビット構成を選択可能な半導体記憶装置において、半導体基板上に配列されるデータバスの配列幅を小さくするとともに、素子数を少なくすることのできる半導体記憶装置を提供する。 - 特許庁

The K-bit prefetch section decodes a column address in response to a second clock for accessing the memory cell array, and prefetches K data corresponding to the column address decoded from the memory cell connected to the activated word line.例文帳に追加

Ｋビットプリフェッチ部は、前記メモリセルアレイにアクセスするための第２クロックに応答してカラムアドレスをデコーディングして前記活性化されたワードラインに連結されたメモリセルから前記デコーディングされたカラムアドレスに対応するＫ個のデータをプリフェッチする。 - 特許庁

To obtain a novel service quality (QoS) scheduling mechanism that properly transfers a variable bit rate video image through a cable in compliance with the DOCSIS(Data Over Cable System Interface Specifications) to enhance the utilization of a bandwidth and wait time distribution.例文帳に追加

帯域幅利用および待ち時間配信を向上させる、（データオーバーケーブルシステムインターフェース仕様）ＤＯＣＳＩＳ準拠ケーブルで、可変ビットレート映像を転送するのに適切な、新規なサービス品質（ＱｏＳ）スケジューリングメカニズムを得ること。 - 特許庁

In a method for imaging the printing form 10 by using at least one controllable light source, a plurality of picture spots 20 are produced in a plurality of parts on the form in accordance with the bit array image data by a controlled effect of light with respect to the form.例文帳に追加

版に対する光の制御された作用によって、ビットアレイの画像データに従って版の複数の部位に複数の画点２０を生成する、少なくとも１つの制御可能な光源を用いて版１０に画像付けをする。 - 特許庁

A switching system 15 or 25 receives data cells from the set of (n) pieces of input ports, and according to the contents of a bit map value led into the cell at the entrance of a module, the cell is routed to output ports more than one.例文帳に追加

交換システム１５または２５が、ｎ個の入力ポートのセットからデータ・セルを受信し、モジュールの入口においてセル内に導入されるビットマップ値の内容に従い、セルを１つ以上の出力ポートにルート指定する。 - 特許庁

When an operator designates test print by operating an operating section 5, a CPU 1 reads in the set values of various setting items stored in an EEPROM 13 and generates bit map image data corresponding to the set values of various setting items.例文帳に追加

オペレータが操作部５を操作してテスト印字を指示すると、ＣＰＵ１は、ＥＥＰＲＯＭ１３に記憶されている各種設定項目の設定値を読み込み、各種設定項目の設定値に対応するビットマップイメージデータを生成する。 - 特許庁

To provide a transmission device which can transmit AV data having been ciphered for copyright protection with high quality from a transmission side to a reception side through a radio network on which a bit error and a burst error are possibly caused.例文帳に追加

著作権保護のために暗号化を施したＡＶデータを、ビット誤りやバースト誤りの発生可能性のある無線ネットワーク上を介して、高品質に送信側から受信側に伝達可能とする送信装置を提供すること。 - 特許庁

When the driving data are shifted to each bit of the shift registers, a voltage selection signal generated by a decoder DEn is inputted to an unillustrated output circuit via an effective switch circuit, and a driving signal of a TFT gate is outputted.例文帳に追加

シフトレジスタの各ビットに駆動データがシフトされると、デコーダＤＥｎによって生成される電圧選択信号が、有効なスイッチ回路を介して図示しない出力回路に入力され、ＴＦＴゲートの駆動信号が出力される。 - 特許庁

To correct bit errors generated in communication data in a communication path, by error correcting codes capable of correcting incorrect bits equal in number to that of the incorrect bits, in a communications system in which modulation processing of performing differential coding is adopted.例文帳に追加

差動符号化を行う変調処理を採用する通信システムにおいて、通信経路で生じた通信データのビット誤りを、誤りビット数と同数の誤りビットの訂正が可能な誤り訂正符号によって訂正すること。 - 特許庁

To provide a semiconductor storage device enabling reduction of through-current and high-speed access by changing over a pre-charge path to a sense node and a bit line according to the polarity of read-out data in mask ROM.例文帳に追加

マスクＲＯＭにおいて、読み出しデータの極性に応じてセンスノードおよび、ビット線へのプリチャージ経路を切り替えることで、貫通電流を削減するとともに高速アクセスを可能にする半導体記憶装置を提供する。 - 特許庁

When the communication state between the distribution unit 1 and the mobile telephone terminal 6 is satisfactory, a packet switch call is established between the mobile telephone terminal 6 and a packet switch call 32 provided in the distribution unit 1, so as to distribute a stream data of high bit rate.例文帳に追加

配信装置１と携帯電話機６との間の通信状態が良好な場合は、携帯電話機６と配信装置１のパケット交換呼部３２との間にパケット交換呼を確立して高ビットレートのストリームデータを配信する。 - 特許庁

The fluorescent display tube has a conversion means for converting anode data so that the arrangement order of the 240-bit anode data corresponding to the anode electrodes of one display unit in the anode electrodes 3-1 of the display unit in each odd row is opposite to that in the anode electrodes 3-2 of the display unit in each even row.例文帳に追加

そして、蛍光表示管は、１表示単位のアノード電極に対応する２４０ビットのアノードデータの並び順が奇数行の表示単位のアノード電極３−１と偶数行の表示単位のアノード電極３−２で逆順になるように、アノードデータを変換する変換手段を有する。 - 特許庁

This monitoring system 100 adjusts a bit rate of video data in each relay device 2 to receive the video data of the number of pixels required in a display terminal 3, so that the burden on the network can be reduced without deteriorating the display quality in the display terminal 3.例文帳に追加

本発明の実施形態に係る監視システム１００は、表示端末３における表示に必要な画素数の映像データを受信するように、各中継装置２において映像データのビットレートを調整するから、表示端末３における表示品質を低下させずにネットワークの負荷を低減させることができる。 - 特許庁

This device is a semiconductor integrated circuit device in which a ROM circuit 1 and a control circuit 68 controlling data access for the ROM circuit, when data access by continuous addresses is performed, address signals of a plurality of bits in which only values of one bit are varied successively are outputted.例文帳に追加

ＲＯＭ回路１と、ＲＯＭ回路に対するデータアクセスを制御する制御回路６８とが内蔵された半導体集積回路装置であって、制御回路は、ＲＯＭ回路に対して、連続アドレスによるデータアクセスを行なう際に、１ビットのみ値が順次変化する複数ビットのアドレス信号を出力する。 - 特許庁

When the estimated decoding time exceeds a target time (S1210), the data is excluded from codes to be decoded, in the order from a high-frequency subband to a low-frequency subband (S1211), and for the subband in which one part of the data is excluded, the bit of a quantization value which is not obtained by excluding is set to zero (S1212).例文帳に追加

予測された復号時間が目標復号時間を越えている場合（Ｓ１２１０）、高周波サブバンドから低周波サブバンドに向かって順に復号対象符号から除外し（Ｓ１２１１）、一部のデータが除外されたサブバンドには除外されたことで得られなかった量子化値のビットを０とする（Ｓ１２１２）。 - 特許庁

When a secrecy scramble pattern generating circuit 42 generates a PN pattern (PNSEC) for descrambling, its PN pattern (PNSEC) output is converted into 160-bit parallel data (P_PNSEC), which are fed to the parallel exclusive OR (EXOR) circuit 40, wherein 160 sets of exclusive OR arithmetic circuits calculate the received data in accordance with the bits to carry out descramble processing in parallel.例文帳に追加

スクランブル解除用のPNパターン(PNSEC)が秘話スクランブルパターン発生回路42にて生成されると、そのPNパターン(PNSEC)出力が160ビットパラレルのデータ(P_PNSEC)に変換されて並列排他論理和(EXOR)回路40に供給され、160個の排他的論理和演算回路にて各入力データがビット対応に演算されてデスクランブル処理がパラレルにて行われる。 - 特許庁

Each attribute bitplane is scanned, and multivalued data corresponding to the multivalued bitmap are stored in an address of the attribute bitplane where the flag bit is set, and the color processing is performed to the stored multivalued data, and each attribute bitplane corresponding to each object subjected to the color processing is composed and transferred to a printer device.例文帳に追加

この属性ビットプレーンのそれぞれを走査し、フラグビットがセットされている属性ビットプレーンのアドレスに多値ビットマップに対応する多値データを格納し、その格納された多値データに対して色処理を行ない、その色処理された各オブジェクトに対応する属性ビットプレーン同士を合成してプリンタ装置に転送する。 - 特許庁

When arithmetic decoding processing using context is performed on a bit stream including uncompressed data, by holding a context value immediately before performing arithmetic encoding processing using context on a block of uncompressed data, and performing termination processing of arithmetic decoding processing using context, a certain processing time can be guaranteed.例文帳に追加

非圧縮データを含むビットストリームに対してコンテキストを用いた算術復号処理を行う際、非圧縮データのブロックに対してコンテキストを用いた算術符号化処理を行う直前のコンテキスト値を保持して、コンテキストを用いた算術復号処理の終端処理を行うことにより、一定の処理時間を保証することができる。 - 特許庁

The inkjet printer 100 creates ink supply information 115 from bit map data of discharge data 114, and supplies ink to the sub ink tank 103 from the main ink tank 102 by actuating the micropump 105 when the number of discharge times falls into ink supply timing shown in the ink supply information 115.例文帳に追加

インクジェット印刷装置１００は、吐出データ１１４のビットマップデータに基づいてインク供給情報１１５を作成し、吐出回数がインク供給情報１１５に示すインク供給のタイミングに該当する場合、マイクロポンプ１０５を起動してメインインクタンク１０２からサブインクタンク１０３にインクを供給する。 - 特許庁

A clock signal Ca, another clock signal Cb having a phase lag of approximately 1/4 period behind the clock signal Ca, and a data signal D are inputted to a frequency comparison circuit which outputs a logical value depending on the relation of magnitude between the frequency of the clock signal and the bit rate of the data signal D.例文帳に追加

周波数比較回路にクロック信号Ｃａ、当該クロック信号Ｃａに対しその位相が近似的に１／４周期遅れた他のクロック信号Ｃｂおよびデータ信号Ｄを入力し、上記クロック信号の周波数とデータ信号Ｄのビット・レートとの大小関係に応じた論理値を出力させる。 - 特許庁

The method and the structure provided therein reduce maximum write current consumption for writing a plurality of data bits to a NVM array by writing the data bits sharing an activated word line at different times (e.g., activating bit lines associated with an activated word line at different times).例文帳に追加

アクティブにされたワード線を共有するデータビットを異なる時刻において書込むこと（例えば、アクティブにされたワード線に関連付けられたビット線を異なる時刻においてアクティブにすること）によって、複数のデータビットを１つのＮＶＭアレイに書込むための最大書き込み電流の消費量を低減させる。 - 特許庁

Then a data input part 2 after filtering only a signal of the α-wave band at a time-series signal preprocessing part having an amplifying circuit having a cutoff frequency of 24 kHz digitizes an analog signal into a 16-bit digital signal at a sampling frequency of 12 kHz and inputs the signal to a data holding part 3.例文帳に追加

次に、データ入力部２において、２４ｋＨｚに遮断周波数を持つ増幅回路を有する時系列信号前処理部において、このアナログ信号をα波帯域の信号のみを濾波した後に、１２ｋＨｚのサンプリング周波数で１６ビットのデジタル化を施し、データ保持部３へ入力を行う。 - 特許庁

The image processing apparatus acquires information for prescribing a part, wherein an object designated by a photographer exists, in an image represented by RAW data with 16-bit gradation and corrects the gradation of a luminance value of the image represented by the RAW data so that the part, wherein the object designated by the photographer exists, has a proper luminance value.例文帳に追加

１６ビット階調のＲＡＷデータが示す画像内で、撮影者が指定した被写体がある箇所を特定する情報を取得させ、前記撮影者が指定した被写体がある箇所が適切な輝度値となるように、前記ＲＡＷデータが示す画像の輝度値の階調を補正するようにした。 - 特許庁

In the preferred embodiment, a) data, for example, track number is mapped to the code word of error correcting code(ECC), b) code is encoded for further redundancy using a bit vector and c) unprocessed data written to the PES field is restricted and an analog signal characteristic used by the servo system for positioning is equalized.例文帳に追加

好ましい実施態様では、ａ）データ、たとえばトラック番号を誤り訂正符号（ＥＣＣ）の符号語にマッピングし、ｂ）ビット・ベクトルを使用してさらなる冗長性のために記号を符号化し、ｃ）ＰＥＳフィールドに書き込まれた未加工データを制約して、位置決めのためにサーボ系によって使用されるアナログ信号特性を等化する。 - 特許庁

A multi reader / writer 1 detects a subcarrier component signal level for a first half period and a subcarrier component signal level for a latter half period in one data period (1 ETU) with respect to a received signal S1 received from a type A system IC card and reproduces return data one by one bit each on the basis of a result of the detection.例文帳に追加

マルチリーダライタ装置１は、タイプＡ方式ＩＣカードから受信した受信信号Ｓ１について、１データ期間（１ＥＴＵ）における前半期間中のサブキャリア成分信号レベルと後半期間中のサブキャリア成分信号レベルとを検出し、当該検出結果に基づいて返信データを１ビットずつ再生する。 - 特許庁

When the code error rate measuring apparatus 10 conducts a code error rate measurement test of an object 13 to be measured, the error detector 12 outputs the control signal on the basis of a result of bit error detection and automatically adjusts the amplitude of the test data signal, an offset voltage, and a phase relation between the test data signal and the clock signal.例文帳に追加

符号誤り率測定装置１０は、被測定物１３の符号誤り率測定試験に際して、エラー検出器１２は、ビットエラーの検出結果に基づいた制御信号を出力し、テストデータ信号の振幅及びオフセット電圧、並びに、テストデータ信号とクロック信号との位相関係を自動調整する。 - 特許庁

In an image code decoding apparatus, an image region detecting unit 50 detects the image regions for each gradation section corresponding to each code bit for the image data from which the dithering components are removed, and a dither detecting unit 56 segments the image data of image regions for each gradation section and detects an embedded dither pattern to generate a code.例文帳に追加

画像コード復調装置は、画像領域検出部５０でディザ成分を除去した画像データを対象に各コードビットに対応させた階調区分別の画像領域を検出し、ディザ検出部５６で階調区分別の画像領域の画像データを切出して埋め込まれたディザパターンを検出し、コードを生成する。 - 特許庁

A solid state image pickup device 100 includes: a plurality of AD conversion sections 140 disposed to each respective column for converting a pixel signal 151 converted by each of a plurality of unit pixels 111 arranged in the corresponding column into N-bit digital data 154; and a plurality of data holding sections 141 disposed to respective columns.例文帳に追加

本発明に係る固体撮像装置１００は、列毎に一つ設けられ、対応する列に配置された複数の単位画素１１１により変換された画素信号１５１をＮビットのデジタルデータ１５４に変換する複数のＡＤ変換部１４０と、列毎に一つ設けられた複数のデータ保持部１４１とを備える。 - 特許庁

To provide an apparatus and method for measuring a round trip delay time of variable bit rate multimedia data by estimating an effective transmission rate so as to gradually react even to a great instantaneous change of a network, accordingly preventing deterioration of the multimedia reception quality caused by a drastic change of transmission quantity of multimedia data.例文帳に追加

ネットワークの大きい瞬間変化に対しても徐々に反応するように有効伝送率を推定することにより、マルチメディアデータ伝送量の急激な変動によりマルチメディア受信品質が低下することを防止する可変ビットレートマルチメディアデータの往復遅延時間測定装置及び方法を提供する。 - 特許庁

When this content transmitter transmits and receives contents with different bit rates to and from the content receiver via a network by using the wired or wireless LAN, the size of a transmission window and the size of transmission data of the content transmitter and the size of a reception window and the size of received data of the contents receiver are revised.例文帳に追加

有線または無線LANを用いて、ネットワークを介してコンテンツ送信装置からコンテンツ受信装置に、ビットレートの異なるコンテンツを送受信する際、送受信するコンテンツ毎にコンテンツ送信装置の送信ウィンドウのサイズや送信データのサイズを、またコンテンツ受信装置の受信ウィンドウのサイズや受信データのサイズを変更する。 - 特許庁

In each memory cell column, a bit line BL is connected with data buses DBa and DBb respectively through a drive switch at a node Na corresponding to one end side and a node Nb corresponding to the other end side, and connected with a reversed phase data bus/WDB through the drive switch in an intermediate node Nm.例文帳に追加

各メモリセル列において、ビット線ＢＬは、一端側に相当するノードＮａおよび他端側に相当するノードＮｂにおいて、駆動スイッチをそれぞれ介してデータバスＤＢａおよびＤＢｂと接続され、中間ノードＮｍにおいて、駆動スイッチを介して逆相データバス／ＷＤＢと接続される。 - 特許庁

A comparator 8 executes automatic threshold control(ATC) for a differential output signal Sd from the differential amplifier 7 by resistor elements R10, R11 and a capacitor C12 and sends digital output data Sf in which all 1-bit data in the received signal Sa are raised by comparison using the ATC.例文帳に追加

更に、この差動増幅の差動出力信号Ｓｄをコンパレータ８が抵抗素子Ｒ１０，Ｒ１１及びコンデンサＣ１２によって自動閾値制御（ＡＴＣ）を行い、この自動閾値制御による比較で受信信号Ｓａにおける全ての１ビットデータが立ち上がったデジタル出力データＳｆを送出する。 - 特許庁

In the electrophotography image recorder, an object identification circuit 1 decomposes received image data into a text object and a non-text object, a half tone processing circuit 2 applies half-tone processing to them separately and a half tone information storage circuit 3 stores the processed objects as half tone information comprising binary bit map data.例文帳に追加

この電子写真画像記録装置では、入力された画像データがオブジェクト識別回路１でｔｅｘｔオブジェクトとｎｏｎ−ｔｅｘｔオブジェクトとに分解され、それぞれ別々にハーフトーン処理回路２でハーフトーン処理されて２値のビットマップデータによるハーフトーン情報としてハーフトーン情報保持回路３に保持される。 - 特許庁

In a clock regenerator and a clock regeneration method, a clock synchronized with an input signal is generated, and a head bit of synchronous data in a specified pattern added to the head of each packet contained in an input signal is detected, and when the head bits of the synchronous data are detected, the phase of the clock is reset to the initial phase.例文帳に追加

クロック再生装置及びクロック再生方法において、入力信号に同期したクロックを生成し、入力信号に含まれる各パケットの先頭に付加された所定パターンの同期データの先頭ビットを検出し、同期データの先頭ビットを検出したときに、クロックの位相を初期位相にリセットするようにした。 - 特許庁

The nonvolatile semiconductor memory device has a memory cell array 1 using electrically rewritable NAND cells, a column decoder 4, a bit line control circuit 2, a word line control circuit 6, and a data input/output buffer 4, wherein previous writing and confirmation reading are performed after batch erasing of data to put erased memory cells into a desired threshold-value range.例文帳に追加

電気的書き換え可能なＮＡＮＤ型セルを用いたメモリセルアレイ１、カラムデコーダ４、ビット線制御回路２、ワード線制御回路６、データ入出力バッファ４を有し、データの一括消去後に事前書き込みと確認読み出しを行って消去されたメモリセルを、所望のしきい値範囲に追い込むようにした。 - 特許庁

A coding section 12 codes each image region unit of a bit stream received by a stream input section 11 according to the control of a coding control section 16, stores picture data being a coding result to a first buffer 13, and stores a code amount and attached information by each image region unit to a second buffer 14 as the user data.例文帳に追加

符号化部１２は，符号化制御部１６の制御に従って，ストリーム入力部１１に入力されたビットストリームの各画像領域単位を符号化し，符号化結果のピクチャデータを第１バッファ１３に格納し，画像領域単位毎の符号量および付加的情報をユーザデータとして第２バッファ１４に格納する。 - 特許庁