「decoder」に関連した英語例文の一覧と使い方(139ページ目) - Weblio英語例文検索

The transfer 4 completes the formation of the decoding image data based on the motion compensation decoder 2 of the reference image data stored in this frame buffer 1, and overwrites decoding image data stored in the TMP buffer 3 arbitrarily to a region which does not include a motion vector searching range Vp in a band-like region which performs extending in the shift direction, and transfers so that it may store the decoding image data.例文帳に追加

転送部４は、このフレームバッファ１に格納されている参照画像データのうち、動き補償復号部２による復号画像データの生成が完了し、かつ、シフト方向に延在した帯状の領域に、動きベクトル探索範囲Ｖpが含まれない領域に対して、ＴＭＰバッファ３に保存されている復号画像データを随時、上書きして格納するように転送する。 - 特許庁

The decoder is provided with: a storage part for respectively storing the received information bit or parity bit; an information bit prediction part for predicting the information bit; an input information bit generation part for generating an input information bit by combining the output of the information bit prediction part and the output of the information bit storage part; and an error correction decoding part for decoding the systematic code.例文帳に追加

復号装置は、受信した情報ビット又はパリティビットをそれぞれ格納する格納部と、情報ビットを予測する情報ビット予測部と、情報ビット予測部の出力と情報ビット格納部の出力とを組み合わせて入力情報ビットを生成する入力情報ビット生成部と、組織符号を復号する誤り訂正復号部とを備える。 - 特許庁

The image display apparatus includes an image data conversion section 2 that converts block data outputted from a JPEG decoder 1 into raster data corresponding to point sequential pixels configuring an MCU and stores the raster data to a buffer memory 3, and a mapping section 4 stores the raster data stored in the buffer memory 3 to an SDRAM 5 so that the memory mapping of the raster data corresponds to displaying purpose horizontal, vertical scanning.例文帳に追加

ＪＰＥＧデコーダ１から出力されたブロックデータをＭＣＵを構成している画素の点順次に対応するラスタデータに変換して、そのラスタデータをバッファメモリ３に格納する画像データ変換部２を設け、マッピング部４がラスタデータのメモリマッピングが表示用水平・垂直走査に対応するように、バッファメモリ３に格納されているラスタデータをＳＤＲＡＭ５に格納する。 - 特許庁

A latch 403 for holding a command (DIBAC) inputted from the outside, a decode logic combination circuit 404 for decoding an output of the latch 403, a latch 401 for holding a ready/busy signal from a RB generation part 204, and an AND gate 405 for receiving an output of the decode logic combination circuit 404 and an output of the latch 401 are provided in a command decoder.例文帳に追加

コマンドデコーダ内に、外部から入力されたコマンド（ＤＩＢＡＣ）を保持するラッチ４０３と、ラッチ４０３の出力をデコードするデコード論理組み合わせ回路４０４と、ＲＢ生成部２０４からのレディ／ビジー信号を保持するラッチ４０１と、デコード論理組み合わせ回路４０４の出力とラッチ４０１の出力とを入力するＡＮＤゲート４０５とを設ける。 - 特許庁

A decoder 500 decodes information recorded in a DVD-VR format, and a microcomputer part 700 detects a parameter change of a decode signal and generates management information that manages a decode signal following after the parameter change as a new title for information of a DVD- Video format before a format converting part 900 converts the decode signal into the information for the DVD-Video format.例文帳に追加

DVD−VRフォーマットで記録された情報をデコーダ５００でデコードし、デコード信号をフォーマット変換部９００でDVD−Videoフォーマットの情報に変換するのに先立ち、マイクロコンピュータ部７００により前記デコード信号のパラメータの変化を検出し、パラメータの変化後に続くデコード信号を、DVD−Videoフォーマットの情報の新たなタイトルとして管理する管理情報を作成する。 - 特許庁

In a recording reproducer 2, the decoder circuit 19 decodes encrypted data read from a recording medium and acquires key data unique to the addressed device, when the authenticator circuit 18 authenticates this devices, the re-encrypting circuit 20 re-encrypts the data, using the acquired unit key data, and transmits the data from a communication I/F 21.例文帳に追加

記録再生装置２は、認証回路１８によりデータの送信先の装置の認証が取れたとき、記録媒体から読み出した暗号化されたデータを暗号解読回路１９で解読すると共に送信先の装置の固有鍵データを取得し、この取得した固有鍵データを用いて再暗号化回路２０でデータを再暗号化して通信Ｉ／Ｆ２１から送信する。 - 特許庁

The image encoder 190 receiving the recording request signal reads the synthesis image signal stored in the buffer 180 by choosing the right time when the buffer 180 stores the synthesis image signal, encodes the signal by a moving picture encoding system corresponding to the decoding processing of an image decoder 110, converts the signal into encoded image data and stores the data to a memory 200.例文帳に追加

記録要求信号を受け付けた画像符号化器１９０は、バッファ１８０に合成画像信号が記憶されるのを見計らって、バッファ１８０に記憶される合成画像信号を読み出し、これを画像復号器１１０の復号処理に対応した動画像符号化方式で符号化して符号化画像データに変換し、メモリ２００に記録するようにしたものである。 - 特許庁

The digital signal transmitting apparatus 10 is provided with: an encoder 20 which converts parallel input signals of a plurality of channels into serial data in a manner synchronized with a first clock signal MCLK1; and a decoder 30 which converts the serial data into parallel output signals of the plurality of channels in a manner synchronized with a second clock signal MCLK2 that operates asynchronously with the first clock signal MCLK1.例文帳に追加

デジタル信号伝送装置１０は、複数チャンネルのパラレル入力信号を第一のクロック信号ＭＣＬＫ１に同期してシリアルデータに変換するエンコーダ２０と、シリアルデータを第一のクロック信号ＭＣＬＫ１とは非同期に動作する第二のクロック信号ＭＣＬＫ２に同期して複数チャンネルのパラレル出力信号に変換するデコーダ３０とを備える。 - 特許庁

In a server 4, when a digest generator 48 combines the digest generated from the received content C1 with the digests of the other contents C2, C3 included in the additional information, a signature verifier 52 compares the combined digest with a digest generated by decoding the collective signatures by a signature decoder 50, thereby executing verification of the collective signatures added to the content C1.例文帳に追加

サーバ４において、ダイジェスト生成部４８が、受信したコンテンツＣ１から生成したダイジェストと付加情報に含まれている他のコンテンツＣ２，Ｃ３のダイジェストを結合すると、署名検証部５２は、この結合ダイジェストと署名復号部５０が一括署名を復号して生成したダイジェストとを比較することでコンテンツＣ１に付加された一括署名の検証を行う。 - 特許庁

Two AND gates 9, 10 controlled by an output from an external writing mode detection circuit 6 are connected on the way of control signals TEST, CHIP-ERASE outputted only by the external writing mode out of outputs from a command decoder 8 for detecting commands, and in the case of the MC mode, the output of the control signals TEST and CHIP-ERASE is interrupted.例文帳に追加

コマンドを検出するコマンドデコーダ８の出力の内、外部書込モードの時にのみ出力される制御信号ＴＥＳＴ、ＣＨＩＰ−ＥＲＡＳＥの途中に外部書込モード検出回路６の出力によって制御されるＡＮＤゲート９及び１０を設け、マイコンモードの場合に、制御信号ＴＥＳＴ及びＣＨＩＰ−ＥＲＡＳＥの出力を遮断する。 - 特許庁

An image signal encoder 11 converts a first part of an image signal whose information source is encoded into prescribed spread codes, applies spread modulation to a second part of the image signal whose information source is encoded by using the spread codes, and transmits the spread-modulated signal as a transmission signal to an image signal decoder 14 via a transmission device 12 and a reception device 13.例文帳に追加

画像信号符号化装置１１は、情報源符号化した画像信号のうちの第１の部分を所定の拡散符号に変換し、その拡散符号を利用して、情報源符号化した画像信号のうちの第２の部分を拡散変調して、それを伝送信号として送信装置１２および受信装置１３を介して画像信号復号装置１４に伝送する。 - 特許庁

An FM car radio receiver 45 uses an FM reception section 47 and a VICS decoder to extract VICS information from an FM multiplex radio broadcast program with VICS information that is selected at present and a sensitivity measurement circuit 50 scans an FM radio broadcast frequency band so as to retrieve the presence of an FM multiplex radio broadcast program with VICS information whose electric field strength E is a prescribed value Er or over at all times.例文帳に追加

ＦＭカーラジオ45は、ＦＭ受信部47及びＶＩＣＳデコーダ48において選局中のＶＩＣＳ情報付きＦＭ多重ラジオ放送からＶＩＣＳ情報を抽出するとともに、感度測定回路50において、ＦＭラジオ放送用周波数帯を走査して、電界強度Ｅが所定値Ｅｒ以上のＶＩＣＳ情報付きＦＭ多重ラジオ放送の有無を絶えず探索している。 - 特許庁

The apparatus for driving the liquid crystal display in this invention is equipped with a data integration circuit, a timing controller connected to the data integration circuit, an encoder which is formed in the timing controller, compares whether or not the previous line data and the present line data coincides and generates a line control signal and a decoder which is formed in the data integration circuit and receives the line control signal.例文帳に追加

本発明の液晶表示装置の駆動装置はデータ集積回路と、前記データ集積回路に接続されたタイミングコントローラと、前記タイミングコントローラに形成されて以前のラインデータと現在のラインデータとが一致するか否かを比較してライン制御信号を生成するエンコーダと、前記データ集積回路に形成されて前記ライン制御信号を受信するデコーダとを具備する。 - 特許庁

Thus, the degree of noncoincidence in the internal signals generated by a concealment processing in an encoder and a decoder is reduced, so that deterioration in sound quality is reduced in decoding the packet after the concealment processing.例文帳に追加

この際更新回路40は、復号回路30で生成された隠蔽音声が本来の音声から大きくずれていないと見なして、この隠蔽音声を用いて更新バッファ回路38の前記内部信号を更新することより、符号化装置側と復号装置側の間で隠蔽処理によって生じる内部信号の不一致の程度を低減し、隠蔽処理した後のパケットの復号における音質劣化を低減する。 - 特許庁

This decoder is provided with an error buffer 19b for storing error information indicating a region for storing image data of the macroblocks which are not decoded due to an error in a video buffer 19a, and a filter 21 for smoothing image data in a prescribed region including the macroblocks corresponding to the error information stored in the buffer 19b out of the image data stored in the buffer 19a.例文帳に追加

エラーに起因して正常に復号されなかったマクロブロックの画像データがビデオバッファ１９ａにおいて記憶される領域を示すエラー情報を記憶するエラーバッファ１９ｂと、ビデオバッファ１９ａに記憶された画像データのうち、エラーバッファ１９ｂにより記憶されたエラー情報に対応するマクロブロックを含んだ所定の領域の画像データを平滑化するフィルタ２１とを備える。 - 特許庁

To provide an error concealment method capable of reducing an arithmetic amount to estimate a motion vector, acquiring an accurate motion vector even in the presence of a high error rate, and employing an electronic watermark of a moving picture, the lower limit of the accuracy of which is almost equivalent to the accuracy of a conventional technology and taking into account to have the upper compatibility with a conventional decoder.例文帳に追加

動きベクトルを推定するための演算量を低減でき、高い誤り率の場合においても、正確な動きベクトルを獲得することを可能にし、また、従来の技術における精度をほぼ下限とし、更に、汎用のデコーダと上位互換性を持つように配慮された動画像の電子透かしを用いたエラー隠蔽方法を提供することを課題とする。 - 特許庁

A CPU 30 analyzes the stored signal and stores the analyzed data signal in a decoder buffer 41 when the compressed video signal or compressed audio signal is included in the analyzed data signal and their compression format is the same with the compressed video signal or compressed audio signal multiplexed with the digital broadcasting signal.例文帳に追加

ＣＰＵ３０はその格納されたデータ信号を解析し、解析したデータ信号に圧縮ビデオ信号あるいは圧縮オーディオ信号が含まれており且つそれらの圧縮形式がデジタル放送信号に多重された前記圧縮ビデオ信号あるいは前記圧縮オーディオ信号と等しい圧縮形式である場合に、前記ＣＰＵが解析したデータ信号をデコーダバッファ５１に格納する。 - 特許庁

In the case of HD video images comprising side panels, a microcomputer 105 judges depression of a specific key, controls an AV decoder 109, and performs control so as to output signals as 480P signals from which the side panels have been cut, resulting in enabling aspect changeovers as usual 480I or 480P 4:3 video images by the use of a video signal processing circuit 103.例文帳に追加

サイドパネルを含むＨＤ映像の場合に特定のキーの押下をマイクロコントローラ１０５で判断し、ＡＶデコーダ１０９をマイクロコントローラ１０５で制御しサイドパネル部分をカットした４８０Ｐ信号として出力するように制御し、映像信号処理回路１０３で通常の４８０Ｉあるいは４８０Ｐの４：３映像としてのアスペクト切替をできるようにする。 - 特許庁

The level of a transmit signal is monitored at the output terminal of an AD converter 3 and a level detector 17 detects the background noise and the level of environmental sound in a short section from line connection to the start of a talk; and a controller 18 performs switching control so that the voice encoder decoder 15 encodes data by the algorithm having the smaller encoded data amount.例文帳に追加

送話信号のレベルをＡＤ変換器３の出力端で監視し、回線接続後から送話開始までの短い区間の背景雑音，環境音のレベルをレベル検出器１７で検出し、制御器１８は背景雑音レベルが低いとき、音声符復号器１５に符号化データ量の少ない方のアルゴリズムで符号化するように切替え制御するように構成した。 - 特許庁

An entropy decoder 109 selectively receives the coded data corresponding to each channel and stored in each coded data, decodes the coded data of a channel 1 (CH1) after motion compensation and decodes only intra-frames of the coded data corresponding to the other channels (CH2-CH4) and a display device 117 can display the image corresponding to each channel at the same time.例文帳に追加

こうして各符号バッファに記憶された、各チャネルに対応する符号データを切替えてエントロピー復号化器１０９に入力し、チャネル１（ＣＨ１）の符号データは動き補償を行って復号し、他のチャネル（ＣＨ２〜ＣＨ４）に対応する符号データは、イントラフレームだけを復号して、各チャネルに対応する画像を同時に表示装置１１７に表示することができる。 - 特許庁

This memory system includes: a memory cell array; a row/column decoder for selecting a row/column of the memory cell array according to a multibit address signal; and a mode control circuit for setting an operation mode according to at least one bit of the multibit address signal used for selecting the row/column, and the method is provided for setting an operation mode in the memory system.例文帳に追加

本発明は、メモリセルアレイ、マルチビットアドレス信号に従って前記メモリセルアレイの行および列を各々選択する行および列デコーダと、前記行または列を選択するのに使用された前記マルチビットアドレス信号の少なくとも１ビットに従って動作モードを設定するモード制御回路を含むメモリ装置と、前記メモリ装置で動作モードを設定する方法に関するものである。 - 特許庁

A CONT circuit 19 of a data error correction circuit 2 provided in a microwave radio device makes switching control by determining logic of selection circuits 11, 13, 15, 17 for connecting or bypassing an encoder 10, an interleave circuit 12, a de-interleave circuit 14, a decoder 16, respectively based on received electric field information output from a received electric field monitoring circuit.例文帳に追加

マイクロ波無線装置に設けられたデータ誤り訂正回路２のＣＯＮＴ回路１９は、受信電界監視回路から出力された受信電界情報に基づいて、エンコーダ１０、インターリーブ回路１２、デ・インターリーブ回路１４、デコーダ１６、をそれぞれ接続またはバイパスさせるための選択回路１１，１３，１５，１７の論理を決定して切り替え制御を行う。 - 特許庁

A closed caption decoder 2 extracts start line information denoting a horizontal scanning start position and end line information denoting a horizontal scanning end position in a vertical direction of an effective area of the video signal to calculate the vertical video image width of the effective image area and controls a display position of the closed caption information on the basis of the obtained vertical video image width.例文帳に追加

クローズドキャプションデコーダ２にて映像信号の有効画像領域の垂直方向の水平走査開始位置を示すスタ−トライン情報と、水平走査終了位置を示すエンドライン情報とを抽出して有効画像領域の垂直方向映像幅を算出し、該垂直方向映像幅に基づいてクロ−ズドキャプション情報の表示位置を制御する。 - 特許庁

The read/write channel 5 including the turbo encoding/decoding circuits has the turbo encoding circuit 20 which includes an RSC encoder 202 for encoding a code length M having a relation of 'N=c.M, c>0' with an interleaver N as a unit to an RSC system and the turbo decoding circuit 21 which includes an APP decoder 210 for subjecting the RSC system to the APP decoding.例文帳に追加

ターボ符号化／復号化回路を含むリード／ライトチャネル５において、インターリーバ長Ｎとの関係が「Ｎ＝ｃ・Ｍ，ｃ＞０」となる符号長Ｍを単位としてＲＳＣ系列に符号化するＲＳＣ符号器２０２を含むターボ符号化回路２０と、ＲＳＣ系列に対してＡＰＰ復号化処理を行なうＡＰＰ復号器２１０を含むターボ復号化回路２１とを有する。 - 特許庁

The decoder for decoding an input LDPC code by repeating exchange of a message between check nodes and bit nodes corresponding to a check matrix by each iteration changes the order of message calculation of a cluster in one of at least two iterations in a temporal anteroposterior relationship and the order of message calculation of a cluster in the other iteration.例文帳に追加

入力されたLDPC符号から検査行列に対応した複数のチェックノード及び複数のビットノードの間でメッセージのやり取りをイタレーション毎に繰り返して復号する復号装置において、時間的に前と後の関係にある少なくとも２つのイタレーションのうち一のイタレーションにおけるクラスタのメッセージ計算の順番と、他のイタレーションにおけるクラスタのメッセージ計算の順番とを変える。 - 特許庁

A SDRAM comprises a data inverting decoder 44 which generates data selection signals DQS0 to DQS3 respectively corresponding to data signals DQ0 to DQ3 conforming to external control signals /OE, /LB, /UB in a test; and a data inverting circuit 30 which inverts each data signal DQ according to the data selection signals DQS0 to DQS3 and outputs them or outputs them without inverting them.例文帳に追加

ＳＤＲＡＭにおいて、テスト時に外部制御信号／ＯＥ，／ＬＢ，／ＵＢに従って、それぞれデータ信号ＤＱ０〜ＤＱ３に対応するデータ選択信号ＤＱＳ０〜ＤＱＳ３を生成するデータ反転デコーダ４４と、データ選択信号ＤＱＳ０〜ＤＱＳ３に従って各データ信号ＤＱを反転させ、または反転させずに出力するデータ反転回路３０とを設ける。 - 特許庁

This circuit consists of a depuncture 103 which depunctures data having two-dimensional (m) values, a Viterbi decoder 104 which decodes the depunctured data, a differential postocoder 105 which performs differential decoding for encoded bits after the Viterbi decoding, a puncture 107 which performs punctured encoding for data including information on Viterbi decoded unencoded bits, and a QAM demapper 108 which demaps the data after the punctured encoding.例文帳に追加

２次元ｍ値のデータをデパンクチャーするデパンクチャー１０３と、デパンクチャーされたデータをビタビ復号するビタビデコーダ１０４と、ビタビ復号された符号化ビットを差動復号するディファレンシャルポストコーダ１０５と、ビタビ復号された非符号化ビットの情報を含むデータをパンクチャド符号化するパンクチャー１０７と、パンクチャド符号化されたデータをデマッピングするＱＡＭデマッパー１０８とで構成した。 - 特許庁

To obtain a high image quality according to situations in spite of an inexpensive device having a small memory capacity, in an image forming apparatus which reads a document image by a reader and performs coding with data compression and decoding with data decompression by a coder/decoder (CODEC) apparatus when storing read image data into a memory and prints out the read image data by a printer.例文帳に追加

原稿画像を読取り装置で読取り、その読取った画像データをメモリへ記憶させるにあたって、符号化復号化装置（ＣＯＤＥＣ）でデータ圧縮を伴う符号化およびデータ伸張を伴う復号化を行い、読出した画像データをプリンタで印字出力する画像形成装置において、メモリの容量が小さい低価格機であっても、状況に応じた高い画質を得る。 - 特許庁

A predictive motion vector setting unit 523 sets the motion vector of a block which includes a target block and is at a higher hierarchical level and larger in block size than the target block to a predictive motion vector, and an adder unit 525 adds up the set predictive motion vector and a differential motion vector which is output from a selected variable length decoder unit to calculate the motion vector of a target block.例文帳に追加

予測動きベクトル設定部５２３は、復号化対象のブロックを含む該復号化対象のブロックよりもブロックサイズの大きい上位階層のブロックの動きベクトルを予測動きベクトルに設定して、加算部５２５は、設定された予測動きベクトルと選択された可変長復号化部から出力された差分動きベクトルを加算して、復号化対象のブロックの動きベクトルを算出する。 - 特許庁

In the write operation of the NAND-type flash memory, a row decoder applies a first voltage lower than a voltage applied to a control gate of other memory cells of a NAND string to a control gate of a first memory cell adjacent to a drain side selection gate transistor in NAND strings to cut off an area between the other memory cells of the NAND strings and the drain side selection gate transistor.例文帳に追加

ＮＡＮＤ型フラッシュメモリの書き込み動作時において、ロウデコーダは、ＮＡＮＤストリングのうちドレイン側選択ゲートトランジスタに隣接する第１のメモリセルの制御ゲートに、ＮＡＮＤストリングの他のメモリセルの制御ゲートに印加される電圧よりも低くい第１の電圧を、前記ＮＡＮＤストリングの他のメモリセルと前記ドレイン側選択ゲートトランジスタとの間をカットオフするように、印加する。 - 特許庁

Since the transmission path length of the clock whose source is the frequency signal of the exclusive crystal oscillator may be short compared to the transmission path length of the clock whose source is the frequency signal of an oscillation part inside the decoder, the influence on the clock, of high frequency noise inside the electronic equipment is reduced, and the amount of jitters generated in the pixel clock to be transmitted to the external equipment is reduced.例文帳に追加

デコーダ内の発振部の周波数信号をソースとするクロックの伝送路長に比較して専用の水晶発振器の周波数信号をソースとするクロックの伝送路長は短くて済むことで、電子機器内での高周波ノイズによるクロックへの影響が低減され、外部の機器に伝送されるピクセルクロックに発生するジッタの量を低減できる。 - 特許庁

When lack is generated in a video packet 101 received by a packet receiving part 11 at the time of continuously decoding the video packet 101 received by the packet receiving part 11 by a decoder 13, a receiving packet after the lacked packet is stored in a packet storage part 12 and reference data necessary for the decoding of the lacked packet are stored in a decoding reference data storage part 14.例文帳に追加

パケット受信部１１で受信したビデオパケット１０１を復号器１３により連続して復号しているときに、パケット受信部１１で受信したビデオパケット１０１に欠落が生じたとき、該欠落したパケットより後の受信パケットをパケット蓄積部１２に蓄積するとともに、欠落したパケットの復号に必要な参照データを復号参照データ蓄積部１４に記憶しておく。 - 特許庁

The decoder comprises a section 130 for determining at least two paths having a high likelihood from three or more paths reached respective states and selecting a most likelihood path out of at least these two paths, and a section 160 for determining and selecting the absolute value of difference between data corresponding to the most likelihood path and data corresponding to the next likelihood path.例文帳に追加

復号装置は、各ステートに到達した少なくとも３つ以上のパスのうち、尤度の高い少なくとも２つ以上のパスを求め、これらの少なくとも２つ以上のパスの中から最尤パスを選択するパス選択部１３０と、最尤パスに対応するデータと準最尤パスに対応するデータとの差分値の絶対値を求めて選択する絶対値データ選択部１６０とを備える。 - 特許庁

In synchronism with clock signals generated from polyphase clock generating sections 1, 2 connected in series, with a plurality of delay circuits for delaying the period of an input pixel clock by a time dividing it into eight substantially equal parts, modulating sections 6, 7 generate PWM signals (MOD1, MOD2) corresponding to respective semiconductor lasers based on respective 8 bit pixel data outputted from the decoder 3.例文帳に追加

変調部６，７は、入力する画素クロックの周期を略８等分する時間だけ遅延させる複数の遅延回路を直列に接続した多相クロック発生部１，２から発生されるクロック信号に同期して、デコーダ３から出力される各８ビットの画素データを基に、各半導体レーザに対応するパルス幅変調信号（ＭＯＤ１，ＭＯＤ２）を生成する。 - 特許庁

A jitter absorption circuit 42 processes the time interval Tts' between TS packets inputted from a TCP/IP interface 41 such that it becomes equivalent to the time interval Tts between TS packets outputted from an MPEG 2 encoder 31 in a transmitter 30 and provides an MPEG decoder 43 with such a TS stream as the TS packets have a regular time interval.例文帳に追加

ジッタ吸収回路４２は、ＴＣＰ／ＩＰインタフェース４１から入力されたＴＳパケットのパケット間の時間間隔Ｔｔｓ’を、送信機３０内のＭＰＥＧ２エンコーダ３１の出力ＴＳパケットのパケット間の時間間隔Ｔｔｓと同等になるように処理し、ＴＳパケット同士が等時間間隔となったＴＳストリームをＭＰＥＧデコーダ４３に供給する。 - 特許庁

An inverse spread circuit 82 applies inverse spread processing to the orthogonal signal by using a spread code, after an error correction decoder 831 applies error correction decoding to the processing result, a convolution coder 85 re-encodes the result, a symbol comparator 86 compares the coding result with the data spread inversely before decoding to obtain an error rate of the data spread inversely.例文帳に追加

逆拡散回路８２は、上記直交信号を拡散符号を用いて逆拡散処理し、この処理結果を誤り訂正復号器８３１で誤り訂正復号を行なった後、畳み込み符号化器８５で再び符号化し、この符号化結果と復号前の逆拡散されたデータとをシンボル比較器８６で比較することにより、逆拡散されたデータの誤り率を求める。 - 特許庁

The apparatus for correcting a block error comprises a CODEC decoder 30 for decoding an inputted image frame to output the decoded image frame; and an error correction section 33 for detecting the block in which the error occurs from the decoded image frame, correcting the detected error block through a median filter, and outputting the corrected image frame.例文帳に追加

入力された画像フレームを復号化し、前記復号化された画像フレームを出力するコーデックデコーダ３０と、前記復号化された画像フレームの中からエラーが発生したブロックを検出し、前記検出されたエラーブロックをメディアンフィルタ（ｍｅｄｉａｎ ｆｉｌｔｅｒ）を通して補正し、前記補正された画像フレームを出力するエラー補正部３３とを含んで構成される。 - 特許庁

The address signal input circuit 200-0 includes an address signal transmitting circuit 210 activated by an activating signal FACT, delay circuits 220, 230 delaying the output of the address signal transmitting circuit 210 and transmitting it, and a delay time selecting circuit 250 selecting either one of the delay circuit 220 or the delay circuit 230 in accordance with the kind of access and transmitting it to an address decoder 40.例文帳に追加

アドレス入力回路は、活性化信号ＦＡＴＤによって活性化されるアドレス伝達回路２１０と、アドレス信号伝達回路の出力を遅延して出力する遅延回路２２０、２３０と、アクセスの種類に応じて遅延回路２２０および遅延回路２３０のいずれか一方を選択してアドレスデコーダ４０に伝達する遅延時間選択回路２５０を含む。 - 特許庁

Then, folding information corresponding to each of those sets of entries for identifying the number of instructions (when they are present) and the dimensions of those instructions is generated by the fold decoders, and stored in the first entry of the set, and transmitted to a main decoder so as to be used at the time of folding the instructions in a decoding period.例文帳に追加

畳込むことが可能な命令の数（存在する場合）及び畳込むことが可能な各命令の寸法を識別する夫々の組のエントリの各々に対する畳込み情報が該畳込みデコーダによって発生され且つその組の最初のエントリ内に格納され、次いでデコーディング期間中に命令を畳込む場合に使用するためにメインのデコーダへ送信される。 - 特許庁

To provide a compression video decoder and a method thereof, which decodes a standard compressed and encoded video stream, directly outputs the decoded image according to a screen size of a display device without using a special scale-down block for scaling down the image, increases a speed by reducing computational complexity for scaling down the image, maintains quality of the original image, and minimizes distortion.例文帳に追加

本発明は標準圧縮符号化ビデオストリームを復号化すると共に、別のイメージ縮小のためのスケール−ダウンブロックを使用せず、ディスプレイ装置の画面の大きさに適合するように直接出力できるようにして、イメージを縮小するのに必要な計算量を低減して、速い速度に元のイメージ画質を維持すると共に、歪曲を最小化することができるようにする。 - 特許庁

Manufactured is the FM character multiplex broadcasting receiver having: an antenna; an FM tuner unit; an FM multiplex signal decoder which demodulates program data of an FM character multiplex broadcasting included in a signal received by the antenna; a storage unit which stores the program data of the FM character multiplex broadcasting; and an information display unit of an electrophoresis type display panel displaying the program data of the FM character multiplex broadcasting.例文帳に追加

アンテナとＦＭチューナ部と、前記アンテナの受信した信号に含まれるＦＭ文字多重放送の番組データを復調するＦＭ多重信号デコーダと、前記ＦＭ文字多重放送の番組データを記憶する記憶部と、前記ＦＭ文字多重放送の番組データを表示する電気泳動型の表示パネルの情報表示部を有するＦＭ文字多重放送受信機を製造する。 - 特許庁

A decoder 6 of an ADPCM scheme comprises switching means 7, 8, 10, 11 for switching and selecting either data of a current sampling term or preceding data by one sampling term as data to be used for decoding and if any error is detected in inputted compression data, preceding data by one sampling term are selected by the switching means 7, 8, 10, 11.例文帳に追加

ＡＤＰＣＭ方式の復号化器６に、復号化を行うために用いるデータとして、現在のサンプリング周期のデータか、１サンプリング周期前のデータかのいずれかを切り換えて選択する切換手段７，８，１０，１１を備え、入力された圧縮データに誤りが検出された場合、切換手段７，８，１０，１１によって１サンプリング周期前のデータを選択する。 - 特許庁

To provide a digital broadcasting receiver capable of shortening time from when starting channel selection to when video display is completed by acquiring, before channel selection, video format information and aspect ratio information on the program of a channel to be selected before channel selection is made after setting the video format information and the aspect ratio information to a monitor, a caption decoder, and an OSD display section.例文帳に追加

選局対象チャンネルの番組の映像フォーマット情報及びアスペクト比情報を選局前に取得しその映像フォーマット情報及びアスペクト比情報をモニタ、字幕デコーダ、ＯＳＤ表示部に設定してから選局を開始することで、選局開始から映像表示が完了するまでの時間を短縮できるデジタル放送受信装置を提供する。 - 特許庁

A cellular phone 1 includes a decoder 825 for converting voice data into a first voice signal, speakers 800A and B for emitting predetermined sound based on the first signal, an equalizer 834 for adjusting the frequency characteristics of the first voice signal to output a second voice signal, and voice signal output terminals 19c and 19d for outputting the second voice signal towards a placing base 900.例文帳に追加

携帯電話機１は、音声データを第１音声信号に変換するデコーダ８２５と、第１音声信号に基づいて所定の音を発するスピーカ８００Ａ、Ｂと、第１音声信号の周波数特性を調整して第２音声信号を出力するイコライザ８３４と、第２音声信号を置き台９００側に出力する音声信号出力端子１９ｃ、１９ｄとを備える。 - 特許庁

The digital broadcast receiver 20 has a plurality of demodulation sections 24, and in the digital broadcast receiver 20, at least one demodulation section 24 performs a channel search, when performing a channel search; and a demodulation signal of digital broadcast radio waves from the remaining demodulation sections 24 is decoded by a low-resolution video decoder 22 for decoding video, whose resolution is the lowest during the channel search.例文帳に追加

本発明のディジタル放送受信装置２０は、複数の復調部２４を有し、チャネルサーチを行う場合に、少なくとも１つの復調部２４にチャネルサーチを行わせ、チャネルサーチが行われている間は、残りの復調部２４からのディジタル放送電波の復調信号を、解像度の最も低い映像をデコードする低解像度映像デコーダ２２にデコードさせる。 - 特許庁