「input processing circuit」に関連した英語例文の一覧と使い方(19ページ目) - Weblio英語例文検索

Thus, even when plural kinds of liquid crystal display panels 100A, 100B having different V-T characteristics and an image signal processing circuit 300A are combined, since respective data values of the input image data Da can be assigned to be within a desired impression voltage range, the optoelectronic device can display the highly accurate image.例文帳に追加

これにより、Ｖ−Ｔ特性の異なる複数種類の液晶表示パネル１００Ａ、１００Ｂと画像信号信号処理回路３００Ａを組み合わせても、入力画像データＤａの各データ値を所望の印加電圧範囲に割り当てることができるから、高精細な画像を表示することが可能となる。 - 特許庁

A CCU (Camera Control Unit) is provided with a PinP circuit 55 that combines an RGB signal after gamma correction resulting from applying signal processing to an imaging signal received from a camera head with an external video signal received from an external input terminal and converted into a digital signal to provide an output of a composite image signal.例文帳に追加

ＣＣＵ（画像処理装置）は、カメラヘッドから入力される撮像信号を信号処理して得たγ補正後のＲＧＢ信号に、外部入力端子から入力された外部映像信号をデジタル信号に変換した後、合成して合成画像信号を出力するＰｉｎＰ回路５５を設けている。 - 特許庁

In a gradation conversion circuit 201, a signal processing part 211 applies prescribed basic correction to an inputted input Y signal a plurality of times and generates a Y signal subjected to gradation conversion by respectively multiplying the inputted Y signals by a gain signal supplied to a microcomputer 204 to adjust the degree of correction, synthesizing the inputted Y signals.例文帳に追加

階調変換回路２０１は、入力された入力Y信号に対して、信号処理部２１１において、所定の複数の基本補正を行い、それぞれ、マイクロコンピュータ２０４に供給されたゲイン信号を乗算して補正の度合いを調整し、合成して、階調変換されたＹ信号を生成する。 - 特許庁

Furthermore, the output terminal of a transmission processing section 206 of a transmission system block 200 is connected to the input/output terminal 10 via an overvoltage protection circuit 203, a high-pass filter 202 for overvoltage countermeasures and a low pass filter 201 that suppresses harmonics generated in the high-pass filter 202.例文帳に追加

また送信系ブロック２００の送信処理部２０６出力端子は、過電圧保護回路２０３、過電圧対策用の高域通過フィルタ２０２、この高域通過フィルタ２０２で生じる高調波を抑圧するための低域通過フィルタ２０１を介して先の入出力端子１０に接続されている。 - 特許庁

To realize the ideal specified DSV, e.g. DSV=0 and to attain the reduction of the circuit scale and the improvement of the processing speed by permitting the automatic slice level control with respect to a differential input signal, differentially transferring an analog signal to remove the noise of same phase an reducing the influence to the S/N caused thereby.例文帳に追加

差動入力信号に対する自動スライスレベルコントロールを可能とし、アナログ信号を差動転送して同相雑音を除去し、これによるＳ／Ｎへの影響を改善し、理想的な所定のＤＳＶ、例えば、ＤＳＶ＝０を実現すること、また、回路規模の縮小及び処理速度の向上を図る。 - 特許庁

This processing controls a large deviation between the present position and the floating target position of the rotor to gradually decrease from the input of the floating start command to the attainment of the stationary state so as to prevent a power amplifier circuit 12 from being damaged by the heavy current and the contact sound from generated by the contact with the protection bearing.例文帳に追加

この処理により浮上開始指令が入力されてから定常状態に到達するまでの回転体の現在位置と浮上の目標位置との大きな偏差を徐々に小さくなるように制御され、大電流によるパワー増幅回路１２の損傷や保護ベアリングとの接触音の発生が防止される。 - 特許庁

A partial control data flow graph(CDFG) including in a CDFG is preliminarily subjected to a logical synthesis and a circuit obtained by performing logical synthesis is dealt with as one node in the case of converting an operation description where only a processing operation is described is described into the CDFG consisting of a node showing an operation and input- output branches showing data flow.例文帳に追加

処理の動作のみを記述した動作記述を、演算を示す節点とデータの流れを示す入出力枝とによって構成されるコントロールデータフローグラフ（ＣＤＦＧ）に変換する際に、ＣＤＦＧに含まれる部分ＣＤＦＧを、予め論理合成し、論理合成して得られる回路を１つの節点として扱う。 - 特許庁

An address conversion circuit 4 converts an input address into a different address through the use of the symmetry of an impulse response characteristic to decrease number of bits of the address, and the storage of the same value (absolute value) in duplicate to different addresses of the memory 5 is avoided, to reduce the capacity of the memory required for filter processing.例文帳に追加

インパルス応答特性の対称性を利用して、アドレス変換回路４により、入力アドレスを異なるアドレスに変換することにより、アドレスのビット数を減らし、メモリ５の異なるアドレスに同じ値（絶対値）が重複して格納されることを避けて、フィルタ処理に必要なメモリ容量を低減する。 - 特許庁

Then, in the drive circuit 10, the low band components of 200-800 Hz are emphasized in signal processing circuits 11 and 12 for input stereo acoustic signals L and R of two channels whihch are inputted to first attenuators 14 and 13 of channels opposite to each other, and polarity inversion and 3 dB attenuation are performed to prepare signals L2 and R2.例文帳に追加

そして、その駆動回路１０では、２チャネルの入力ステレオ音響信号Ｌ，Ｒを信号処理回路１１，１２で２００〜８００Ｈｚの低域成分を強調し、それを相互に逆チャネルの第１の減衰器１４，１３に入力し、極性反転および３ｄＢ減衰して信号Ｌ２，Ｒ２を作成する。 - 特許庁

This inverse conversion circuit is provided with product-sum operation parts 3-6 each executing a product-sum operation of column data d_0-d_3 outputted from an input preprocessing part 1 and row data c outputted from a coefficient table 2, and a variable rounding part 7 executes separate rounding processing in each row element of an operation result in the product-sum operation part 3-6.例文帳に追加

入力前処理部１から出力された列データｄ_0〜ｄ_3と係数テーブル２から出力された行データｃとの積和演算を実施する積和演算部３〜６を設け、可変丸め部７が積和演算部３〜６における演算結果の行要素毎に、別々の丸め処理を実施するようにする。 - 特許庁

This integrated circuit is provided with the plurality of blocks including the input block, the output block, and the signal processing block; and a front side memory for writing and a back side memory for reading as a plurality of communication memories corresponding to a plurality of transmission paths among the blocks, wherein the front side memory and the back side memory are switched in each sampling cycle.例文帳に追加

入力ブロック、出力ブロック、信号処理ブロックを含む複数のブロックと、ブロック間の複数の伝送経路に対応した複数の通信メモリで書き込み用の表側メモリと読み出し用の裏側メモリとを有し、サンプリング周期毎に表側メモリと裏側メモリとが入れ替わるものとを含むようにする。 - 特許庁

When the vector control is carried out to drive a motor 17 of the washing machine via an inverter circuit 12, a calculation process to perform the vector control and a control process concerning an input operation or the like for the washing machine 41 are carried out by a single microcomputer 54 which has a processing power of 50MIPS.例文帳に追加

洗濯機のモータ１７を、インバータ回路１２を介して駆動するためベクトル制御を行う場合に、ベクトル制御を行うための演算処理と、洗濯機４１の入力操作などに関する制御処理とを５０ＭＩＰＳの処理能力を備える単一のマイコン５４で行うように構成する。 - 特許庁

Then, a data-flow controller 12 allows an output DMAC 16w of the image processing circuit 16 to write image-band data into one of the band memories 3c1, 3c2, and allows an input DMAC 17r of the JPEG codec 17 to read the preceding image-band data from the other of the band memories 3c1, 3c2 in parallel.例文帳に追加

そして、データフローコントローラ１２は、画像処理回路１６の出力ＤＭＡＣ１６ｗにより画像バンドデータをバンドメモリ３ｃ１，３ｃ２の一方へ書き込ませ、それと並行して、ＪＰＥＧコーデック１７の入力ＤＭＡＣ１７ｒにより、１つ前の画像バンドデータをバンドメモリ３ｃ１，３ｃ２の他方から読み出させる。 - 特許庁

Moreover, an out-put terminal of a transmitting processing portion 206 of a transmitting system block 200 is connected with a previous input/output terminal 10 through an overvoltage protection circuit 203, a high-pass filter 202 for overvoltage prevention and a low-pass filter 201 for oppressing harmonics generated by this high-pass filter 202.例文帳に追加

また送信系ブロック２００の送信処理部２０６出力端子は、過電圧保護回路２０３、過電圧対策用の高域通過フィルタ２０２、この高域通過フィルタ２０２で生じる高調波を抑圧するための低域通過フィルタ２０１を介して先の入出力端子１０に接続されている。 - 特許庁

When a control circuit 12 recognizes that voice is input from a microphone 13, the portable terminal unit A1 transmits a conversation authority acquisition request to a PTT server 4, and performs processing for acquiring authority for conversation without using the PTT button 15 in the same manner as when the PTT button 15 is pressed.例文帳に追加

携帯端末装置Ａ１はＰＴＴボタン１５を使用しなくても、マイク１３から音声が入力されたことを制御回路部１２が認識した場合、ＰＴＴボタン１５が押された時と同様に、会話権限獲得要求をＰＴＴサーバ４に送信して会話を行う権限を獲得する処理を行う。 - 特許庁

A band pass filter extracts a voice signal within a voice band after a mute circuit of a voice signal circuit is opened, a detector detects the extracted voice signal, and the detected voltage is input to a voltage comparator with a reference voltage set beforehand, whereby the output from the voltage comparator is logically inverted when voice is present and a central processing unit recognizes that voice is present.例文帳に追加

音声信号回路のミュート回路をオープンとした後に、帯域制限濾波器により音声帯域内の音声信号を抽出し、該抽出した音声信号を検波器によって検波した電圧を、予め基準電圧を設定した電圧比較器に入力することにより、音声有りの場合には電圧比較器の出力の論理が反転し、中央演算処理装置が音声ありと認識する。 - 特許庁

The control device 10 for the plant includes an input means 13 for inputting process signals sent from the plant, a numerical operation part 11 for outputting a boolean value that has determined the normality/abnormality of the process signals through arithmetic processing based on a program, and a control module 20 for outputting control signals associated with the safety protection operation of the plant by logically processing the boolean value on the basis of a logic circuit.例文帳に追加

プラントの制御装置１０において、プラントから送信されるプロセス信号を入力する入力手段１３と、プログラムに基づく演算処理によって前記プロセス信号の正常／異常を判定したブール値を出力する数値演算部１１と、論理回路に基づき前記ブール値を論理処理し前記プラントの安全保護動作に係る制御信号を出力させる論理処理部２０と、を備える。 - 特許庁

Therefore, the LED lighting device not only lights up an LED by processing a high-frequency AC power source input through a ballast of the fluorescent lamp lighting system, but can be also used for the fluorescent lamp lighting system employing the magnetic type lighting method which internally connects a closed circuit cut off by a starter.例文帳に追加

そのために、ＬＥＤ照明装置は、蛍光灯用照明システムの安定器を通じて入力される高周波の交流電源を処理して、ＬＥＤを点灯させるだけでなく、スターターによって断絶された閉回路を内部的に連結することで、磁気式点灯方式の蛍光灯用照明システムにも他の操作なしに使用可能にする。 - 特許庁

In the electronic trip device, the power supply circuit comprises voltage raising means 19 and 20 enabling a raised voltage VB to be supplied to the input end of the voltage regulator 17 designed to supply the supply voltage VA to the electronic processing unit, and the raised voltage VB is higher than a voltage VM between the terminals of the storage capacitor.例文帳に追加

電子引外し装置中では、電源回路は、電子処理ユニットに電源電圧（ＶＡ）を供給するように設計された電圧レギュレータ（１７）の入力端に、昇圧された電圧（ＶＢ）が供給されることを可能にする昇圧手段（１９、２０）を含み、前記昇圧された電圧（ＶＢ）は蓄積コンデンサの端子間電圧（ＶＭ）よりも高い。 - 特許庁

The termination of the resistive center conductor signal cable 206 in the signal processing instrument is provided to the signal acquisition system, where the capacitive load of a device under test at higher frequencies is reduced by reducing the input capacitance of the probe tip circuit resulting in an increase in signal acquisition frequency bandwidth.例文帳に追加

信号処理装置内における抵抗性中心導体信号ケーブル２０６の終端が信号取込みシステムに提供されるが、これによれば、プローブ・チップ回路の入力キャパシタンスを減少させることで、信号取込み周波数の帯域幅が増加する結果となり、これよって、高周波数における被測定デバイスへのキャパシタンスの負荷が低減される。 - 特許庁

This invention provides the image photographing method that uses a color processing system with two color correction matrices; a first matrix and a second matrix with a white balance correction circuit inbetween to convert input image data into output image data, and discriminates a range of a photographing light source and decides the first matrix on the basis of the discriminated range of the light source to solve the task above.例文帳に追加

ホワイトバランス補正回路を挟んで第１マトリクスおよび第２マトリクスの２つの色補正マトリクスを有する色処理系により、入力画像データを出力画像データに変換する画像撮影方法であって、撮影光源の範囲を判別し、判別された光源の範囲に基づいて第１マトリクスを決定することにより前記課題を解決する。 - 特許庁

The amplifier circuit includes: an amplification section (50) for amplifying a first signal to generate a second signal (Vo), and a characteristic correction section (20) for generating the first signal by performing or without performing frequency characteristic processing to all or a part of input signals (Vg) based on a state variable (VxTyp) that varies according to the state of the amplification section.例文帳に追加

増幅回路は、第１信号を増幅して第２信号（Vo）を生成する増幅部（５０）と、当該増幅部の状態に応じて変動する状態変数（VxTyp）に基づいて、その入力信号（Vｇ）の全部又は一部に対し周波数特性処理を施し又は施さないで、前記第１信号を生成する特性補正部（２０）と、を備える。 - 特許庁

A calibration wireless circuit 107 obtains a phase difference or an amplitude difference among input signals received by each of antenna elements 105-1 to 105-n in the case of realizing an adaptive array antenna system and executes calibration by instructing the digital signal processing section 101 to carry out amplitude and phase control of the plurality of antenna elements 105-1 to 105-n.例文帳に追加

校正用無線回路１０７は、アダプティブアレイアンテナシステムを実現するにあたり、各アンテナ素子１０５−１〜１０５−ｎに入力する入力信号間の位相差または振幅差を求めて、複数のアンテナ素子１０５−１〜１０５−ｎの振幅・位相制御を行うようにディジタル信号処理部１０１へ指示することにより校正を行う。 - 特許庁

For an input image from an image reading device 101, a dot decision information adding circuit 102 decides a dot image in advance with a cycle characteristic of the image noted, the result of the decision is added to the image as dot decision information, and the various image processing are executed in an arbitrary order by using the image data.例文帳に追加

画像読み取り装置１０１からの入力画像に対し、網点判定情報付加回路１０２で画像の周期性に着目した網点画像の判定を先行して行い、その判定結果を網判定情報として画像に付加し、その画像データを用いて各種画像処理を任意の順序で実行する構成とする。 - 特許庁

The RFID unit has several combinations of antennas, tuning circuits which are tuned to the carrier frequencies of RFID communications, and SAW filters which determine the resonance frequencies of the tuning circuits, and the CPU unit is equipped with an interface circuit used for carrying out the input/output processing of the external analog signals or digital signals.例文帳に追加

ＲＦＩＤ部には個々のＲＦＩＤ通信用のキャリア周波数に同調するアンテナ及び同調回路と当該同調回路の共振周波数を決定するためのＳＡＷフィルタとの組合せを複数有し、ＣＰＵ部には外部アナログ信号又はデジタル信号の入出力処理を行うためのインターフェース回路を有す。 - 特許庁

A phase processing circuit 35 constituting the inductive load driving device outputs two PWM signals that are respectively outputted to two FETs 23A and 23B in accordance with an input of a driving command signal from an engine ECU 32 in a state where the start timing of the fall of one signal is made to coincide with the end timing of the rise of the other signal.例文帳に追加

誘導性負荷駆動装置を構成する位相処理回路３５は、エンジンＥＣＵ３２からの駆動指令信号の入力に応じて２つのＦＥＴ２３Ａ，２３Ｂに夫々出力する２つのＰＷＭ信号について、一方の信号の立下り開始タイミングと、他方の信号の立上がり終了タイミングとを一致させた状態で出力する。 - 特許庁

To obtain a unit cell structure suited to a highly integrated device and a high speed operation in a semi-customized conductor integrated circuit device wherein the degree of freedom about the substrate design of transistors is improved and the wiring layer conversion for processing input/output signals of unit cells which would obstruct the layout of other wiring layers is possibly reduced.例文帳に追加

セミカスタム半導体集積回路装置において、トランジスタの下地の設計に関する自由度を向上させ、更に、他の配線層敷設の妨げとなるような、ユニットセルの入出力信号を処理するための配線層変換を極力低減した、設計自由度が高く、高集積化および高速動作に適したユニットセルの構造を実現する。 - 特許庁

The compatibility between the measures against dielectric breakdown of the display device and the circuit inspection on the processing substrate can be realized by facilitating switching between the short-circuiting state and opening state across the signal input terminals of the display device by the contact and non-contact between this wiring pattern 0901 and detachable conductive tool 0902.例文帳に追加

この配線パターン０９０１と脱着可能な導電性器具０９０２との接触と非接触によって、表示装置の信号入力端子同士をショートする状態とオープンにする状態との切り替えを容易にすることにより、加工基板上の表示装置の静電破壊防止対策と回路検査との両立を実現する。 - 特許庁

The nonlinear signal processing circuit section includes a logarithmic converter 210 for performing logarithmic conversion of the signal input from the sensor unit 100, an A/D converter 220 for digitalizing the signal obtained by performing the logarithmic conversion by the logarithmic converter 210, and an inverse logarithmic converter 232 for performing inverse logarithmic conversion of the signal digitalized by the A/D converter 220.例文帳に追加

そして、当該ノンリニア信号処理回路部に、センサ部１００から入力される信号を対数変換する対数変換器２１０と、当該対数変換器２１０で対数変換された信号をデジタル化するＡ／Ｄ変換器２２０と、Ａ／Ｄ変換器２２０でデジタル化された信号を逆対数変換する逆対数変換器２３２と、を備える。 - 特許庁

The Z-sorting processing circuit 24 includes a floating decimal point comparison device 130 which compares an average depth value of a semitransparent polygon with a minimum pooling depth value; a plurality of AND gates 110-1 to 110-23 and 120-1 to 120-23, which are connected to the input stage of the floating decimal point comparison device 130; and a decimal part mask value 140 for controlling precision.例文帳に追加

本発明に係るＺソート処理回路２４は、半透明ポリゴンのデプス平均値と最小保持デプス値とを比較する浮動小数点比較器１３０と、浮動小数点比較器１３０の入力段に接続された複数のＡＮＤゲート１１０−１〜１１０−２３、１２０−１〜１２０−２３と、精度制御用小数部マスク値１４０とを含む。 - 特許庁

An arithmetic processing circuit 7 is provided with two register devices 70a and 70b in which two multiplication coefficients are stored, one arithmetic unit 75 equipped with two input terminal and one output terminal, a selector 72a for supplying any coefficient to the multiplier 75, and a register device 70e in which the output value of the multiplier 75 is stored.例文帳に追加

本発明に係る演算処理回路７は、２つの乗算係数がそれぞれ格納された２つのレジスタ装置70a、70bと、２つの入力端子及び１つの出力端子を具えた１つの乗算器75と、前記係数の何れかの係数を乗算器75に供給するセレクタ72aと、乗算器75の出力値が格納されるレジスタ装置70eとを具えている。 - 特許庁

The semiconductor integrated circuit includes an input section for inputting the address and command transferred at the same timing, an internal address generating section constructed for outputting an internal address by adjusting it depending on a predetermined timing margin for processing an internal signal, and an internal command generating section constructed for outputting an internal command having a predetermined time difference from the internal address by adjusting the timing of the input command.例文帳に追加

本発明は、同一のタイミングに伝送されたアドレス及びコマンドの入力が行われる入力部；入力されたアドレスのタイミングを既設定の内部信号処理タイミングマージンに応じて調整して、内部アドレスを出力するように構成される内部アドレス発生部；及び、入力されたコマンドのタイミングを調整して、内部アドレスと既設定の時間差を有する内部コマンドを出力するように構成される内部コマンド発生部を備えることを特徴とする。 - 特許庁

A packet input processing circuit 110 determines whether a received communication packet is stored or aborted on the basis of the header information of the communication packet and the state of each queue of a queue section 120 and generates storage area identification information for identifying a packet data storage area for storing the communication packet and generates packet information when the storage of the communication packet is determined.例文帳に追加

パケット入力処理回路１１０において、通信パケットのヘッダ情報とキュー部１２０が有する各キューの状態とに基づいて、入力された通信パケットを記憶するかまたは廃棄するかを決定し、通信パケットを記憶すると決定したとき、この通信パケットを記憶させるパケットデータ記憶領域を識別する記憶領域識別情報、および、パケット情報を生成する。 - 特許庁

The demodulation circuit D of the digital radio receiver carries out processing to properly demodulate the signal without being affected by interference waves, by performing the AGC in two steps of a level detector 9 and an IFAGC amplifier 3 in order to keep an input of A/D4 constant, and a level detector 7 and a BBAGC amplifier in order to keep output of a demodulation base band signal constant.例文帳に追加

デジタル無線受信器の復調回路Ｄは、Ａ／Ｄ４の入力を一定にする為のレベル検波器９とＩＦＡＧＣアンプ３、および復調ベースバンド信号の出力を一定にする為のレベル検波器７とＢＢＡＧＣアンプとの２段階でＡＧＣを行うことにより干渉波の影響を受けることなく信号を適正に復調する処理を行う。 - 特許庁

The television signal processing apparatus 200 for receiving the input of the composite video signal from the television signal receiver 100 includes: a PLL circuit 32 for generating a clock signal synchronously with a synchronizing signal on the basis of a phase difference between the synchronizing signal separated from the composite video signal and a frequency-divided system clock; and a video signal adjustment section for adjusting the video signal separated from the composite video signal.例文帳に追加

テレビジョン信号受信装置からコンポジット映像信号の入力を受けるテレビジョン信号処理装置であって，前記コンポジット映像信号から分離された同期信号との位相差に基づき，前記同期信号に同期した前記クロック信号を生成するＰＬＬ回路と，前記コンポジット映像信号から分離された映像信号を調整する映像信号調整部とを有する。 - 特許庁

An input device 30 designates points to be connected and connection directions of the points, an arithmetic processing unit 10 reads data representing one point by making component arrangement on a circuit board or coordinates showing a read position and a name that can specify the position as a set, and a wiring pattern is prepared by connecting points whose numbers constituting the name are equal to one another.例文帳に追加

入力装置３０によって、結線するポイントと当該ポイントの結線方向とを指定し、演算処理装置１０によって、回路基板上の部品配置またはリードの位置を示す座標値とその位置を特定することができる名前とを組にして一つのポイントを表したデータを読み込み、その名前を構成する数字が等しいポイント同士を結線して配線パターンを作成する。 - 特許庁

The device is provided with a digital signal processing(DSP) section 6 which converts input voice signal into digital signals (5) and codes the signals employing a prescribed sample unit, and a main controlling circuit 9 which controls recording and reproducing operations so that the coded data obtained by the section 6 are recorded on a recording medium 11 by a recording means and the coded data reproduced by a reproducing means.例文帳に追加

アナログの入力音声信号をディジタル信号に変換し、所定のサンプル単位で符号化するＤＳＰ６と、ＤＳＰ６の符号化により得られた符号化データを記録手段により記録媒体１１に記録しながら、記録媒体１１に記録した符号化データを再生手段によって再生するように記録再生動作を制御する主制御回路９とを具備する。 - 特許庁

The photoelectric conversion signal processing circuit has a current voltage converting unit for converting a signal current to be input from a photoelectric conversion element to a voltage, and a band control unit for reducing a frequency band (cut-off frequency) of a voltage to be output from the current voltage converting unit in response to a voltage converted by the current voltage converting unit when the signal current is reduced.例文帳に追加

光電変換素子から入力された信号電流を電圧に変換する電流電圧変換部と、信号電流が減少すると前記電流電圧変換部により変換された電圧に応じて電流電圧変換部の出力する電圧の周波数帯域（カットオフ周波数）を減少させる帯域制御部と、を有することを特徴とする光電変換信号処理回路。 - 特許庁

An exemplary apparatus includes a window comparator 14 operative to generate an output signal having a first value if the input signal is within a desired voltage region; a sampling device 16 operative to sample the output signal; an event array counter 24 representing the number of sampled inputs within one or more desired time offsets and the desired voltage regions; and a trigger processing circuit 26 operative to generate a bit offset signal that controls the counting.例文帳に追加

装置は、入力信号が所望の電圧範囲内にあるときに最初の値をもつ出力信号を発生するウィンドウコンパレータと、前記出力信号をサンプリングするサンプリングデバイスと、１或いはそれ以上の所望の時間オフセットと所望の電圧範囲内でサンプリングされた入力の数を表す事象アレイカウンタと、該カウントを制御するビットオフセット信号を発生するトリガー処理回路を含む。 - 特許庁

The device includes a window comparator operative to generate an output signal having a first value if the input signal is within a desired voltage region; a sampling device operative to sample the output signal; an event array counter representing the number of sampled inputs within one or more desired time offsets and the desired voltage regions; and a trigger processing circuit operative to generate a bit offset signal that controls the counting.例文帳に追加

装置は、入力信号が所望の電圧範囲内にあるときに最初の値をもつ出力信号を発生するウィンドウコンパレータと、前記出力信号をサンプリングするサンプリングデバイスと、１或いはそれ以上の所望の時間オフセットと所望の電圧範囲内でサンプリングされた入力の数を表す事象アレイカウンタと、該カウンタを制御するビットオフセット信号を発生するトリガー処理回路を含む。 - 特許庁