「input processing circuit」に関連した英語例文の一覧と使い方(18ページ目) - Weblio英語例文検索

A power supply circuit 12 in a signal processing circuit of an LNB 1 is driven by DC voltages V1a-V1d given from 4 tuners 34 via signal input output terminals 4a-4d to generate power supply voltages V2a-V2d of the LNB 1 and equally distributes the consumed current of the LNB 1 to the 4 terminals 4a-4d.例文帳に追加

ＬＮＢ１の信号処理回路において、電源回路１２は、４台のチューナ３４から信号入出力端子４ａ〜４ｄを介して与えられる直流電圧Ｖ１ａ〜Ｖ１ｄによって駆動され、ＬＮＢ１の電源電圧Ｖ２ａ〜Ｖ２ｄ，Ｖ３を生成するとともに、ＬＮＢ１の消費電流を４つの端子４ａ〜４ｄに等分配する。 - 特許庁

When a digital signal is inputted from a SEL input terminal, by shortening a recording wavelength by increasing a recording frequency of a digital signal in the first digital signal processing circuit 11, a digital signal is recorded in a magnetic tape T with a short wavelength by rotary magnetic heads 16a, 16b through a recording and reproducing circuit 14.例文帳に追加

ＳＥＬ入力端子からディジタル信号を示す信号が入力されると、第１のディジタル信号処理回路１１でディジタル信号に対して記録周波数を上げて記録波長を短くすることにより、記録再生回路１４を介して回転磁気ヘッド１６ａ，１６ｂにより磁気テープＴにディジタル信号が短波長で記録される。 - 特許庁

Each of the arithmetic processing circuits 2, 3 outputs data Da, Db to the other arithmetic processing circuits 3, 2 in synchronization with the clock signal CLK0 upon input of the time-up signals TUPa, TUPb, mutually collates data DATAa, DATAb and outputs alternate signals CMPa, CMPb indicating the collated results to a collation circuit 4.例文帳に追加

演算処理回路２，３は、それぞれ、この計時完了信号の入力を契機に、クロック信号ＣＬＫ０に同期してデータＤａ，Ｄｂを他方の演算処理回路３，２に出力して、データＤＡＴＡａ，ＤＡＴＡｂを互いに照合し、その照合結果を示す交番信号ＣＭＰａ，ＣＭＰｂを照合回路４に出力する。 - 特許庁

A secondary processing section 50 composed of a coordinate transformation circuit 51, look-up table 52, and adder circuits 54Y, 54U, 54V updates the content of the look-up table 52 which holds data corresponding to a color difference signal of a video signal according to the control by an image processing unit controller 31, and corrects input data based on the look-up table 52 to output.例文帳に追加

座標変換回路５１、ルックアップテーブル５２及び加算回路５４Ｙ，５４Ｕ，５４Ｖからなるセカンダリー処理部５０において、画像処理ユニットコントローラ３１による制御にしたがって、映像信号の色差信号に対応するデータを保持するルックアップテーブル５２の内容を更新し、ルックアップテーブル５２により入力データを補正して出力する。 - 特許庁

The integrated circuit device 1 comprises four or more buffers 20, a buffer control part 30 which controls write processing of data to the buffers and read processing of data from the buffers based on a command from a host 100, and a reproduction voice data output processing part 50 which is adapted so that a plurality of voice data can be simultaneously received, and outputs reproduction voice data based on the simultaneously input voice data.例文帳に追加

集積回路装置１は、４個以上のバッファ２０と、ホスト１００からのコマンドに基づいて、バッファへのデータの書き込み処理、及び、バッファからのデータの読み出し処理を制御するバッファ制御部３０と、複数の音声データを同時に受け付け可能に構成されており、同時に入力された音声データに基づいて、再生用の音声データを出力する再生音声データ出力処理部５０とを含む。 - 特許庁

Level detectors 112-115 detect a reception level of an input signal subject to DFT processing by a DFT circuit 101, a selector 102 extracts a carrier whose reception level is lowest from the result of the level detectors 112-115, the detection processing of this carrier is assigned to a synchronization detector 106 and the detection processing of the other three carriers is assigned to delay detectors 103-105.例文帳に追加

ＤＦＴ回路１０１によってＤＦＴ処理が施された入力信号は、レベル検出器１１２〜１１５によって受信レベルの検出が行なわれ、選択器１０２はレベル検出器１１２〜１１５の結果から受信レベルが最も低いキャリアを抽出し、このキャリアの検波処理は同期検波器１０６に割り当て、他の３つのキャリアの検波処理は遅延検波器１０３〜１０５に割り当てる。 - 特許庁

The envelope signal 71 is compared with a threshold 75 decided based on the power supply voltage of a signal processing circuit, and when the threshold 75 is larger than the envelope signal 71, the ultrasonic output is controlled so as to be made small, and the ultrasonic vibration is generated by the input pen again.例文帳に追加

エンベロープ信号７１を信号処理回路の電源電圧に基づき定めたしきい値７５と比較し、しきい値７５よりもエンベロープ信号７１の方が大きかった場合は超音波出力が小さくなるよう制御した上、再度入力ペンから超音波振動を発生させる。 - 特許庁

The signal processing circuit 11 electrically compensates the fluctuations of the impedance between a driver and a module of a liquid crystal, and the fluctuations of the flickers in a panel plane (not shown) of the display device 14 after detecting the difference between the image fields detected by the two-dimensional sensor 12 and superimposing its reverse components on the input signal.例文帳に追加

信号処理回路１１は二次元センサ１２による映像フィールド間の差分を検出し、その逆成分を入力信号に重畳することで、液晶ドライバ／液晶モジュール間のインピーダンスと表示デバイス１４のパネル面（図示せず）内のフリッカのバラツキとを電気的に補正する。 - 特許庁

Because the processing part is composed of PLDs, by rewriting a program, one general-purpose function circuit can realize various functions of I/O function, input time constant function, interruption function, counter function, pulse output function, PWM function, positioning function or the like.例文帳に追加

演算処理部３をＰＬＤで構成しているため、プログラムを書き換えることで１つの汎用機能回路にてＩＯ機能，入力時定数機能，割込機能，カウンタ機能，比較出力機能，パルス出力機能，ＰＷＭ出力機能，位置決め機能等の種々の機能を実現することができる。 - 特許庁

The monitoring television interphone 2 includes a liquid crystal monitor unit 43 for displaying the image signal sent from the main control unit 3, a voice processing circuit 44 for controlling a transmission condition to the intercom with a camera, and a microphone MIC and a speaker SP for input and output of voice at transmission time.例文帳に追加

モニタテレビインターホン２はメイン制御ユニット３から送られてきた映像信号を表示する液晶モニタ４３と、カメラ付ドアホン子器との通話状態を制御する音声処理回路４４や通話時の音声入出力のためのマイクＭＩＣ、スピーカＳＰを備えている。 - 特許庁

A processing circuit 71 predetermines target concn. to obtain respective values at first from the input of respective signals to calculate the generation amt. of waste water and that of nitrate nitrogen contained in waste water and calculates the reduction amt. from the generation amt. of nitrate nitrogen necessary for setting nitrate nitrogen to the amt. corresponding to a predetermined target concn.例文帳に追加

複数の系統に分けられる排水、および排水中に含まれる硝酸態窒素の発生量をそれぞれ求め、前記硝酸態窒素を予め定める目標濃度以下とするために必要な前記発生量からの減少量を算出する。 - 特許庁

The processing circuit 3 controls input values for the Hall devices 2a and 2b so that the sum of the sizes of respective output values of the Hall devices 2a and 2b is made at a constant value, and detects the difference between the sizes of the output values of one pair of the Hall devices 2a and 2b, as the positional output.例文帳に追加

処理回路３は、ホール素子２ａ，２ｂの各出力値の大きさの和が一定値になるように各ホール素子２ａ，２ｂに対する各入力値を制御した上で、１組のホール素子２ａ，２ｂの各出力値の大きさの差を、位置出力として検出する。 - 特許庁

A selector 15 selects a digital video signal b1 from an A/D converter 11 or a digital video signal c1 from an input interface means and leads the selected signal to a magnifieation processing circuit 13 and an output interface means 17.例文帳に追加

セレクタ１５は、入力端子２４からの選択制御信号に基づいて、ＡＤコンバータ１１からのディジタル映像信号ｂ１と、入力インターフェイス手段１６からのディジタル映像信号ｃ１の一方を選択して拡大処理回路１３及び出力インターフェイス手段１７に導く。 - 特許庁

An AC coupling capacity is deleted from a sensor signal processing circuit 11, and a DC component is separated from an output signal Vout by a low-pass filter (R2, C1), and a DC current corresponding to a differential voltage between the DC component and a reference voltage Vref is fed back to an input side.例文帳に追加

センサ信号処理回路１１より交流結合容量を削除すると共に、出力信号Ｖｏｕｔからローパスフィルタ（Ｒ２、Ｃ１）により直流成分を分離し、この直流成分と基準電圧Ｖｒｅｆとの差電圧に応じた直流電流を入力側に電流帰還する。 - 特許庁

Since the n-bit scramble patterns are generated in parallel, that is, at the same time, the n-bits of the input signal to be scrambled can simultaneously be scramble- processed, thus the generating circuit can sufficiently cope with high-speed signal processing and can adopt a conventional CMOS-IC.例文帳に追加

このｎビットスクランブルパタンが並列に、すなわち同時に生成されるので、スクランブルすべき入力信号のｎビットを同時にスクランブル処理することができることになり、高速性の信号処理にも十分に対処可能となり、一般のＣＭＯＳ−ＩＣが使用可能となる。 - 特許庁

When one of the CPU units becomes abnormal, and WDT is switched ON, the output of the AND circuit is switched ON when the reset flag of the other CPU unit is switched ON, and a reset signal is input to a reset terminal of the abnormal CPU unit, so that the abnormal CPU unit is recovered from the abnormal state by reset processing.例文帳に追加

一方のＣＰＵユニットが異常となりＷＤＴがＯＮの時に、他方のＣＰＵユニットのリセットフラグがＯＮになると、アンド回路の出力もＯＮになり、異常状態のＣＰＵユニットのリセット端子にリセット信号が入力され、リセット処理されて正常に復帰する。 - 特許庁

The chopper circuit 5 is intermittently driven at the duty ratio α that is set in accordance with a motor output demand value determined by a torque processing controller 14 and an inverter input voltage obtained from the demand value, in such a way as to be changed over between the maximum value that the battery 1 can output and the value lower than it.例文帳に追加

チョッパ回路５は、トルクプロセシングコントローラ１４で決定されたモータ出力要求値、及びこれから求めたインバータ入力電圧に応じて設定されるデューティ比αで、バッテリ１の出力可能な最大値とこれより低い値との間で切り替えるように間欠駆動される。 - 特許庁

The video signal receiving apparatus includes: a frequency discrimination unit (31A) for discriminating the frequency of a synchronizing signal of an input analog video signal; and a video signal processing circuit (31B) for determining scanning line conversion process and an angle of view and executing the process according to a discrimination result.例文帳に追加

入力アナログ映像信号の同期信号の周波数判別を行う周波数判別器（３１Ａ）と、判別結果にしたがって前記入力アナログ映像信号に対する走査線変換処理、画角調整を決定して実行する映像信号処理回路（３１Ｂ）とを有する。 - 特許庁

Correction information R(m) including a correction value for distortion correction and a flag for the thinning processing is stored in a line memory 13, and the correction information R(m) is read at a timing synchronized with the input of image signals A(n) and inputted to a distortion correction circuit 11 together with the image signals A(n).例文帳に追加

ラインメモリ１３に、歪み補正のための補正値と間引き処理のためのフラグとを含む補正情報Ｒ(m)を記憶し、この補正情報Ｒ(m)を画像信号Ａ(n)の入力に同期するタイミングで読み出して画像信号Ａ(n)と共に歪み補正回路１１に入力する。 - 特許庁

When the control circuit 12 detects that no sound is input from the microphone 13 for a fixed amount of time, the portable terminal unit A1 transmits a conversation authority release request to the PTT server 4, and performs processing for releasing the authority for conversation in the same manner as when the PTT button 15 is released.例文帳に追加

携帯端末装置Ａ１は制御回路部１２がマイク１３から一定時間音声が入力されなかった場合、ＰＴＴボタン１５が離された時と同様に、会話権限解放要求をＰＴＴサーバ４に送信して会話を行う権限を解放する処理を行う。 - 特許庁

Switching circuits 13a-1, 13a-2, and so on are provided which are capable of switching between a mode of inputting one data string as it is on the input side of the data comparison circuit 10 and a mode of inputting one data string after changing it by bit inversion processing or the like so as to make it non-coincident with the other data string.例文帳に追加

ここにおいて、データ比較回路１０の入力側で１つのデータ列をそのまま入力させるモードと、ビット反転処理などにより他のデータ列と不一致となるように変化させて入力させるモードとを切替え可能な切替回路１３ａ−１、１３ａ−２、・・・を設ける。 - 特許庁

Similarly in succeeding clocks, an adder (132, 133, 134) sums a prescribed filter coefficient that is multiplied with an input signal of the filter processing circuit or an output signal of a pre-stage delay unit (113, 114, 115) by a multiplier (121, 124, 125) and an output of the pre-stage delay unit (113, 114, 115).例文帳に追加

以降のクロックでも同様に、前段の遅延器（１１３、１１４、１１５）と、乗算器（１２１、１２４、１２５）によってフィルタ処理回路の入力信号あるいは出力信号に所定のフィルタ係数を乗じた乗算値とが加算器（１３２、１３３、１３４）によって加算される。 - 特許庁

The glitch compensation circuit 3, to which a frequency difference signal Sfdif and the glitch generation period signal Sgctim output from the adder 13 is input, performs, when the glitch generation period signal Sgctim is in an enable state, reduction processing of glitch noise contained in the frequency difference signal Sfdif.例文帳に追加

グリッチ補正回路３は、加算器１３から出力される周波数差信号Ｓｆｄｉｆ及びグリッチ発生期間信号Ｓｇｃｔｉｍが入力され、グリッチ発生期間信号Ｓｇｃｔｉｍがイネーブル状態のときに周波数差信号Ｓｆｄｉｆに含まれるグリッチノイズを低減処理する。 - 特許庁

To correctly generate an error correction code even when one part bytes of input data are missing at the time of generating an error correction code constituted of circulating codes by processing data by plural byte units in an error correction code generating circuit.例文帳に追加

本発明は、誤り訂正符号生成回路に関し、特に複数バイト単位でデータを処理して巡回符号による誤り訂正符号を生成する場合に適用して、入力データの一部バイトが欠落した場合でも正しく誤り訂正符号を生成することができるようにする。 - 特許庁

Each of GE 11-14 is provided with a plotting operation processor 34 for performing coordinate calculating processing to the distributed plotting command, a GE into FIFO 32 for holding the plotting command and a FIFO capacity check circuit 33 for checking the empty capacity of the GE input FIFO.例文帳に追加

各ＧＥ１１〜１４は、分配されてくる描画コマンドに対して座標計算処理を行う描画演算プロセッサ３４と、描画コマンドを保持するＧＥ入力ＦＩＦＯ３２と、ＧＥ入力ＦＩＦＯの空き容量をチェックするＦＩＦＯ容量チェック回路３３とを備える。 - 特許庁

Interface circuits 131a and 132a for direct input and an interface circuit 134a for direct output are connected to the data bus 118 of a microprocessor 111 having a non-volatile memory 112 in which a control program or the like is stored and an RAM memory 113 for arithmetic processing.例文帳に追加

制御プログラム等が格納された不揮発メモリ１１２と演算処理用ＲＡＭメモリ１１３を有するマイクロプロセッサ１１１のデ−タバス１１８には、直接入力用インタフェ−ス回路１３１ａ、１３２ａ、直接出力用インタフェ−ス回路１３４ａが接続される。 - 特許庁

A semiconductor integrated circuit includes: an attenuator (10) that attenuates an input signal with a variable attenuation amount; a source follower (20) that receives an output of the attenuator (10); and amplification means (30) that performs filtering processing on an output of the source follower (20) and that amplifies it with a variable gain.例文帳に追加

半導体集積回路は、入力された信号を可変減衰量で減衰させるアッテネータ（１０）と、アッテネータ（１０）の出力を受けるソースフォロワ（２０）と、ソースフォロワ（２０）の出力に対してフィルタリング処理を行ってから可変ゲインで増幅する増幅手段（３０）とを備えている。 - 特許庁

This navigation system is provided with a detecting part for the absolute position and an orientation 1, a relative orientation detecting part 2, a vehicle detecting part 3, a main CPU and its peripheral circuit 4, a memory group M, a displaying part 10, an input part 11, a CD-ROM control part 12, an FM multiplex receiving and processing part 13.例文帳に追加

絶対位置・方位検出部１、相対方位検出部２、車速検出部３、メインＣＰＵ及びその周辺回路４、メモリ群Ｍ、ユーザインタフェース部９、表示部１０、入力部１１、ＣＤ−ＲＯＭ制御部１２、ＦＭ多重受信及び処理部１３を備える。 - 特許庁

To provide a data storage circuit not requiring a processor capable of processing data at high speed, composable without restriction of a throughput, and capable of preventing throughput decline of a device without providing respectively a queue corresponding to each input port and a queue corresponding to each output port.例文帳に追加

データを高速に処理可能なプロセッサを必要とせず、かつスループットの制限なく構成可能で、さらに各入力ポートに対応したキューと各出力ポートに対応したキューとを各々設けることなく装置のスループットの低下を防止可能なデータ記憶回路を提供する。 - 特許庁

In an image processing circuit, a D/A convertor 301 generates an image signal VID by converting input image data Da into an analog signal and its output range is controlled by an output range controlling signal CTLout whose signal level differs according to the classification of liquid crystal display panels 100A, 100B.例文帳に追加

Ｄ／Ａ変換器３０１は入力画像データＤａをアナログ信号に変換して画像信号VIDを生成するが、その出力範囲は、液晶表示パネル１００Ａ，１００Ｂの種別に応じて信号レベルが異なる出力範囲制御信号ＣＴＬoutによって制御される。 - 特許庁

In the handwritten character input system, a character input menu sheet MS is arranged on an optional position of a tablet 12 at an optional angle, and when characters are handwritten from the surface of the menu sheet MS by a pen cursor PC, the handwritten character information is entered from a tracer system 1 to a computer system 2 through a tablet detection and control circuit 11 and character discrimination processing is carried out.例文帳に追加

この発明による手書き文字入力システムでは、タブレット１２上の任意箇所に任意の角度で文字入力メニューシートＭＳを配置し、文字入力メニューシートＭＳの上からペンカーソルＰＣで文字を手書きすると、この手書き文字情報は、タブレット検出及び制御回路１１を介してトレーサシステム１からコンピュータシステム２に取り込まれ、文字判別の処理がなされる。 - 特許庁

A dropped-out pixel creating circuit 12 determined a class of the noticed pixel out of plural classes in accordance with position information and selects plural pixels from an input picture signal as predictive taps and performs operation processing based on conversion data preliminarily obtained by learning for each class and predictive taps to output an output picture signal of which the quality is higher than that of the input picture.例文帳に追加

欠落画素創造回路１２は、位置情報に応じて、複数のクラスから注目画素のクラスを決定し、入力画像信号から複数の画素を予測タップとして選択し、クラス毎に予め学習により得られた変換データ、および、予測タップに基づく演算処理を行うことにより、入力画像より高質な出力画像信号を出力する。 - 特許庁

This dynamic reconfiguration device has: a processer element having a bit slice structure to set wiring connection in a configuration circuit by bit, and reconfiguring the processor processing a signal with the designated arbitrary bit width; an external bus connecting input/output signals between the processer elements outside the processer element; and a crossbar switch dynamically changing connection between an intersection of the external bus and an input/output signal line of the processer element.例文帳に追加

構成回路をビット単位で配線接続を設定できるビットスライス構造を有し、指定された任意のビット幅で信号処理するプロセッサを再構成するプロセッサエレメントと、プロセッサエレメントの外部でプロセッサエレメント間の入出力信号を接続する外部バスと、プロセッサエレメントの入出力信号線と外部バスの交差点の接続を動的に変更するクロスバースイッチとを備えた。 - 特許庁

The data input processing circuit 22 mounted in a display side housing 20 outputs a low speed processing signal (first digital signal) synchronized with a clock signal inputted from a controller mounted in a housing 10, and one high speed processing signal selected from a plurality of high speed processing signals (second digital signals) asynchronous with the clock signal and inputted by digital through, to a controller by time sharing.例文帳に追加

筐体１０に実装されるコントローラから入力されるクロック信号に同期させた信号である低速処理信号（第１のデジタル信号）と、前記クロック信号に非同期の信号である複数の高速処理信号（第２のデジタル信号）のうちから一の前記高速処理信号を選択し、選択した前記高速処理信号のデジタルスルーによる信号とを、時分割多重により前記コントローラに出力する、表示側筐体２０に実装されるデータ入力処理回路２２から構成される。 - 特許庁

The projection display system 1 having a digital processing circuit 7, through which a crosswise trapezoidal distortion is compensated, includes a determining means 12 for determining an image format of an input image signal selected as a signal for projecting the image, and a control means 12 for controlling the compensation range of the trapezoidal distortion in the circuit 7 according to the determined result through the determining means 12.例文帳に追加

横方向の台形歪みを補正するためのデジタル処理を行う回路７を有する投射型表示装置において、映像を投影すべき信号として選択された入力映像信号の映像フォーマットを判別する判別手段１２と、判別手段１２の判別結果に応じて回路７での台形歪みの補正範囲を制御する制御手段１２とを備える。 - 特許庁

The imaging system includes an endoscope which images an object and outputs imaging signals, an external processor 3 with a subsequent stage signal processing circuit 30 which processes the imaging signals input from the endoscope 2 and produces image signals which can be output to display means, and an output detecting circuit 31 to detect presence of outputs of the imaging signal and the image signal.例文帳に追加

被写体を撮像して撮像信号を出力する内視鏡２と、内視鏡２から入力された撮像信号を処理し表示手段に出力可能な映像信号を生成する後段信号処理回路３０を有する外部プロセッサ３と、撮像信号出力の有無、および映像信号出力の有無を検知する出力検知回路３１とを有する。 - 特許庁

When a composition ratio generating circuit 113 takes out the contents of a γ table, i.e., a composition rate value by using the G signal of an original as an address, a CMYK editing circuit 107 writes the composition ratio value to a composition ratio RAM in real time and puts an input image signal and a background color signal together at the composition ratio value when performing a watermarked painting processing.例文帳に追加

合成比率作成回路１１３が原稿のＧ信号をアドレスとしてγテーブルの内容すなわち合成比率値を取り出すと、ＣＭＹＫ編集回路１０７では、この合成比率値を合成比率ＲＡＭにリアルタイムで書き込み、透かしペイントなどおこなう場合には、入力画像信号と背景色信号をこの合成比率値にしたがって合成する。 - 特許庁

If the maximum number of lines are al busy, the control circuit 31 validates the input to release the call by call function and discriminates whether or not an idle line exists in another trunk group in the channel group to which this trunk group belongs, and the control circuit 31 uses the idle line to perform call originating processing when existence of the idle line in another trunk group is detected.例文帳に追加

また、制御回路３１は、最大回線数が全て使用済みである場合には、前記コールバイコール機能を解除するための入力を有効として、発信を行うトランクグループが属するチャネルグループ内の他のトランクグループに空き回線があるか否かを判断し、他のトランクグループに空き回線があることが検出されたときには、当該空き回線を用いて発信処理を行う。 - 特許庁

This is a method for rewriting a non-volatile memory which is constituted of a CPU 1 for operating prescribed processing, a non-volatile memory 2 in which at least the processing program of the CPU 1 is stored and the contents are rewritable, and a logical device 4 having plural rewritable logical modules and a wiring area between them being a peripheral circuit such as the input and output part of the CPU 1.例文帳に追加

所定の処理を行うＣＰＵ１と、少なくとも同ＣＰＵ１の処理プログラムが格納された内容の書き換え可能な不揮発メモリ２、及びそのＣＰＵ１の入出力部等の周辺回路となる、書き換え可能な、多数の論理モジュール及びその間の配線領域を有する論理デバイス４とを備えた不揮発メモリの書き換え方法である。 - 特許庁

This method for performing processing digital signal has a step (a) that respectively represents a plurality of signals as RNS number having a plurality of RNS digits physically shown in one hot RNS format and a step (b) that receives input in one hot RNS format and processes the signals using processing circuit part for providing output in one hot RNS format.例文帳に追加

本発明が提供するデジタル信号を処理する方法は、複数の信号を、ワンホットＲＮＳ形式で物理的に表記された複数のＲＮＳ桁を有するＲＮＳ数としてそれぞれ表現するステップ（ａ）と、ワンホットＲＮＳ形式で入力を受け取り、ワンホットＲＮＳ形式で出力を提供する処理回路部を用いて該信号を処理するステップ（ｂ）とを有する。 - 特許庁

The image forming device has a control section having a processor, the hard disks to read/write image data from and to, an image data processing section having a memory sending and receiving data to and from an extension circuit or a compression circuit and sending and receiving data to and from the hard disks, an image processing engine, and an input operation section.例文帳に追加

プロセッサを有した制御部と、画像データを書き込み及び／又は読み出すハードディスクと、伸長回路又は圧縮回路との間でデータ授受を行うとともにハードディスクとの間でデータ授受を行うメモリを有する画像データ処理部と、画像処理のエンジンと、入力操作部と、を備えた画像形成装置であって、エンジンで取り扱う原稿用紙の種別情報（長尺紙又は不定型紙）に基づいて、アクセスするハードディスクのプラッタ位置を設定（外周部設定）すること。 - 特許庁

A processing circuit 34 of the port allocation design support system 30 reads information out of the microcomputer information DB31 and signal identification information DB32 in response to microcomputer identification information and signal identification information inputted from an input means 33, generates port allocation information regarding the allocation of input signals to ports that the microcomputers are equipped with, and displays the generated port allocation information by a display means 35.例文帳に追加

ポート割付設計支援システム３０の処理回路３４は、入力手段３３から入力されるマイコン識別情報および信号識別情報に応答し、マイコン情報ＤＢ３１および信号情報ＤＢ３２から情報を読出し、マイコンに備えられるポートに対する入出力信号の割付に関するポート割付情報を作成し、作成されたポート割付情報を表示手段３５に表示する。 - 特許庁

The transmitter includes RF power amplifiers (PA1 and PA2) which generate an RF transmission signal that is supplied to an antenna, and an RF transmission signal processing circuit (RF IC) which generates an RF transmission input signal that is supplied to the RF power amplifier by up-converting a base band transmission signal.例文帳に追加

アンテナに供給されるＲＦ送信信号を生成するＲＦ電力増幅器（ＰＡ１、ＰＡ２）と、ベースバンド送信信号をアップコンバートすることにより前記ＲＦ電力増幅器に供給されるＲＦ送信入力信号を生成するＲＦ送信信号処理回路（ＲＦ ＩＣ）とを具備する。 - 特許庁

An interruption factor value VAL is given to a priority decision circuit 40 by an interruption request IRQ, a task number and fixed priority to perform the processing, and variable preemption priority in correspondence with situations are stored in an input task register 15, and written in cyclic registers 11 and 12.例文帳に追加

割込要求ＩＲＱにより、割込制御回路３６から割込要因値ＶＡＬが優先度決定回路４０に与えられ、その処理を行うタスク番号と固定の優先度及び状況に応じた可変の横取り優先度が入力タスクレジスタ１５に格納され、巡回レジスタ１１，１２に書込まれる。 - 特許庁

The data line driving circuit 30 selects, through controlling an analog SW36, one of the output data VAout (output of a video amplifier 35) obtained by signal processing the input image data DATAin and complementing video data HDout (a desired analog voltage), and uses it as a video voltage Vout to be ultimately supplied to the data line.例文帳に追加

データ線駆動回路３０は、入力映像データＤＡＴＡｉｎを信号処理した出力データＶＡｏｕｔ（ビデオアンプ３５の出力）と、補完ビデオデータＨＤｏｕｔ（所望のアナログ電圧）とをアナログＳＷ３６を制御して択一的に選択し、最終的にデータ線に供給するビデオ電圧Ｖｏｕｔとする。 - 特許庁