「instruction processor」に関連した英語例文の一覧と使い方(21ページ目) - Weblio英語例文検索

The processor base device 32 then executes the document download instruction of the device connected to the network, specifies the position of a data file specified from a specified origin of network connection 36, and downloads its file.例文帳に追加

プロセッサべース装置（３２）は、その後、その装置がネットワークに接続され、そのドキュメントダウンロード命令を実行し、特定されたネットワーク接続元（３６）から特定されたデータファイルの位置を特定し、そのファイルをダウンロードする。 - 特許庁

With a load instruction from the RISC processor 10 as a trigger, the product sum operating coprocessor 12 executes the cross operation while using the multiplicand and multiplier written in the registers 34 and 36 and writes the result into an output register 42.例文帳に追加

積和演算コプロセッサ１２は、ＲＩＳＣプロセッサ１０からのロード命令をトリガーとしてレジスタ３４、３６に書き込まれた被乗数及び乗数を用いてタスキ掛け演算を実行し、出力レジスタ４２に書き込む。 - 特許庁

The processor may execute an instruction that performs an operation on a first array of the set of arrays so that the operation is performed with selectivity with respect to the data elements of the first array.例文帳に追加

プロセッサは複数アレイのセットのうちの第１のアレイについて操作を実行する命令を実行することができ、その操作が第１のアレイのデータ・エレメントに関する選択性によって実行されるようになっている。 - 特許庁

METHOD AND SYSTEM FOR REFINED SEGMENTATION IN NODULE IN COMPUTER SUPPORT DIAGNOSIS, AND INSTRUCTION EXECUTABLE BY PROCESSOR PROGRAMMED FOR REFINED SEGMENTATION IN NODULE IN COMPUTER SUPPORT DIAGNOSIS例文帳に追加

コンピュータ支援診断における小結節の改善されたセグメンテーションのための方法及びシステム及びコンピュータ支援診断において小結節の改善されたセグメンテーションのためのプログラムされたプロセッサにより実行可能な命令 - 特許庁

A standby instruction signal is received from an external processor via a LAN I/F 12 (a step ST1), the image forming apparatus warms the image recording part 10 of the self device up and makes the image recording part 10 into the standby state (a step ST2).例文帳に追加

外部処理装置からスタンバイ指令信号を、ＬＡＮＩ／Ｆ１２を介して受信すると（ステップＳＴ１）、自装置の画像記録部１０をウォームアップし、画像記録部１０をスタンバイ状態とする（ステップＳＴ２）。 - 特許庁

A sub processor A111 or D114 gives an instruction for transferring the protocol control information from a main memory 104 and storing it in a PCB cache memory 121 which can be accessed at a higher speed than the main memory 104 or the like.例文帳に追加

サブプロセッサＡ１１１又はＤ１１４は、主メモリ１０４からプロトコル制御情報を転送し、主メモリ１０４より高速アクセス可能なＰＣＢキャッシュメモリ１２１に格納するための指示等を行う。 - 特許庁

When an active instruction can be retried at the time when the processors 12B and 12C receive the all processors stop command information, the processors 12B and 12C perform interrupt processing and return reply information to the processor 12A.例文帳に追加

プロセッサ１２Ｂ，１２Ｃで全プロセッサ停止指令情報を受信したときに実行中の命令がリトライ可能であるならば、プロセッサ１２Ｂ，１２Ｃは、割り込み処理をしてリプライ情報をプロセッサ１２Ａに返送する。 - 特許庁

To solve the problem that in an environment where record processors autonomously operate on a distributed environment, each record processor side has the selection right of a Push mode or Pull mode for operation, and a record accumulation device side cannot perform central control by giving instruction to the record processor side to operate the Push mode/Pull mode.例文帳に追加

分散環境上でレコード処理装置が自律的に動作している環境では、各レコード処理装置側にＰｕｓｈモードで動作するかＰｕｌｌモードで動作するかの選択権があり、レコード蓄積装置側からＰｕｓｈモード／Ｐｕｌｌモードで動作せよという指示を出して集中管理することができない。 - 特許庁

The radio communications equipment suppresses switching of a network communication mode, until this information processor completes a processing request transmitted from any radio communications equipment, even if the switching instruction of the network communication mode is entered during processing of the processing request by the information processor.例文帳に追加

この無線通信装置は、他の何れかの無線通信装置から送信されてきた処理要求を情報処理装置が処理している最中に、ネットワーク通信モードの切り替え指示が入力されたとしても、少なくとも情報処理装置が処理要求を完遂するまでは、ネットワーク通信モードの切り替えを抑制する。 - 特許庁

When a copy mode is set to the interface circuit boards 21, 22 in active and standby sides under the control of the processor 1 in this copy function, both interface circuit boards 21, 22 respectively inform the switches 61, 62 under the control about a control instruction from the processor 1 to control the switches.例文帳に追加

このコピー機能においては、プロセッサ１の制御により、動作側及び待機側のインタフェース回路基板２１、２２に対してコピーモード設定されると、両側のインタフェース回路基板はプロセッサ１からの制御命令を、それぞれ配下の該当するスイッチ６１，６２に対して通知し、制御するという動作を実行するものである。 - 特許庁

A photographing apparatus comprises a solid state image sensor that takes an image of an object on an imaging surface, a release switch that inputs an instruction to start exposure to the imaging surface, a mechanism controlling processor that performs drive-control on mechanical operation of the photographing apparatus, and an image generating processor that processes an output signal from the solid state image sensor to produce an image.例文帳に追加

撮影装置を、撮像面上の被写体の像を撮像する固体撮像素子と、撮像面への露光開始を指示入力するレリーズスイッチと、撮影装置の機械動作を駆動制御する機構制御プロセッサと、固体撮像素子の出力信号を処理して画像を生成する画像生成プロセッサとから構成する。 - 特許庁

When the print processing is outputted from a second information processor 2, authentication information is accepted, and second information about the print processing instruction of the second information processor 2 is displayed on the display means only when the accepted authentication information coincides with previously stored authentication information.例文帳に追加

一方、第２情報処理装置２から印刷処理命令が出力された場合は、認証情報を受け付け、この受け付けた認証情報が予め記憶した認証情報に一致する場合に限り、第２情報処理装置２の印刷処理命令に関連する第２情報を表示手段に表示する。 - 特許庁

A data processing machine comprises a processor for performing an instruction; and a memory device comprises the electric field programmable film, wherein the electric field programmable film comprises a polymer bonded to an electroactive moiety, and further wherein the memory device is in electrical and/or optical communication with the processor.例文帳に追加

命令を実行するためのプロセッサ；および電界プログラマブルフィルムを含むメモリデバイスを含むデータ処理機であって、前記電界プログラマブルフィルムが電気活性部分に結合したポリマーを含み、さらに、前記メモリデバイスがその前記プロセッサと電気および／または光通信しているデータ処理機も本明細書において開示する。 - 特許庁

The processor 19 for the instructor generates the RF signals by modulating instruction signals to the operator, which is inputted from the instructor, transmits them as radio waves 93 to the processor 15 for the operator, and demodulates original image signals and inquiry information from the RF signals indicated by the radio waves 58.例文帳に追加

指導者用プロセッサ装置１９は、指導者から入力される術者への指示信号を変調してＲＦ信号を生成し、電波９３として術者用プロセッサ装置１５に送信するとともに、電波５８で表されるＲＦ信号から元の画像信号および問い合わせ情報を復調する。 - 特許庁

The central processor 104 responds a channel switchover by a user instruction, prepares a literal information screen including information of a program by using the video processor 96 which is being broadcasted on the channel when a CM is broadcasted on a switched channel, and displays it at a display portion 100 until a video display thereof becomes possible.例文帳に追加

中央処理部１０４はユーザ指示によるチャンネル切替に応答して、切替先チャンネルがＣＭを放映中の場合、当該チャンネルで放送中の番組の情報を含む文字情報画面を、映像処理部９６により作成し、映像表示が可能になるまで表示部１００により表示する。 - 特許庁

The information processor compares received history information (j) with history information on data stored by the information processor (to which a number (k) is attached), and when j ≤ k ("YES" of step "S4"), it judges that backup is necessary and sends an instruction to execute backup, and data to the backup auxiliary apparatus (step "S15" and "S16").例文帳に追加

情報処理装置は受信した履歴情報（ｊ）を情報処理装置の記憶するデータの履歴情報（番号ｋが付されている。）と比較し、ｊ≦ｋならば（ステップ“Ｓ１４”の“ＹＥＳ”）バックアップが必要と判断して、バックアップ補助装置に対してバックアップ実行の指示とデータを送信する（ステップ“Ｓ１５”、“Ｓ１６”）。 - 特許庁

In the method, when performing the task newly, at least the number of instruction code regarding to processing contents of the task is acquired from the task as a predicted load information using for a prediction of a load of the processor, so that the task decided to be performed within a reserve capacity of the processor based on the load information.例文帳に追加

新たにタスクを実行させる際に、少なくともそのタスクの処理内容にかかる命令コードの数をプロセッサの負荷を予測するために用いる予測負荷情報として該タスクから獲得し、この予測負荷情報に基づきプロセッサの余力内で実行可能と判断したタスクを実行させる。 - 特許庁

The method and apparatus include: translating a software program by page units from a first instruction set architecture (ISA) into a second ISA using one or more processors of a set of the processors of a multi-processor system; and executing the translated software program by using the other dedicated processors of the multi-processor system.例文帳に追加

方法及び装置は、マルチプロセッサシステムのプロセッサのセットのうちの１つ以上のプロセッサを使用して、ソフトウェアプログラムを第１の命令セットアーキテクチャ（ＩＳＡ）から第２のＩＳＡにページ単位で変換し、前記マルチプロセッサシステムその他の専用のプロセッサを使用して前記変換されたソフトウェアプログラムを実行する。 - 特許庁

At the time of performing erocetta sine casella operation and sum and difference operation, the processor 10 issues a register wire instruction and writes data to be operated in the input registers 34 and 36 of a processor 12, executes the erocetta sine casella operation or sum and difference operation by using the written data to be operated, and writes the operated results in an output register 42.例文帳に追加

タスキ掛け演算並びに和差演算を行う場合、ＲＩＳＣプロセッサ１０はレジスタ書き込み命令を発行し、コプロセッサ１２の入力レジスタ３４、３６に被演算データを書き込み、書き込まれた被演算データを用いてタスキ掛け演算或いは和差演算を実行し、演算結果を出力レジスタ４２に書き込む。 - 特許庁

The image data management device reports the content of predetermined processing to a first information processor which has transmitted first image data to the image data management device (S5) when it is determined that the predetermined processing is performed to the first image data based on instruction from a second information processor different from the first information processor (Yes in S3).例文帳に追加

画像データ管理装置に第一の画像データを送信した第一の情報処理装置と異なる第二の情報処理装置からの指示に基づいて前記第一の画像データに対して所定の処理がなされたと判断された場合（Ｓ３のＹｅｓ側）に，前記所定の処理の内容を前記第一の情報処理装置に通知すること（Ｓ５）を特徴とする画像データ管理装置として構成される。 - 特許庁

The system is provided with plural processor simulation models 103 for simulating software instruction operation, a logical circuit simulation model 105 for simulating a logical circuit part, a model switching means 102 for dynamically switching plural processor simulation models 103, and a synchronizing means 104 for synchronizing the simulation of the processor simulation models 103 with that of the logical circuit simulation model 105.例文帳に追加

ソフトウェアの命令動作をシミュレートする複数のプロセッサシミュレーションモデル（１０３）と、論理回路部をシミュレートする論理回路シミュレーションモデル（１０５）と、複数のプロセッサシミュレーションモデルを動的に切り替えるモデル切替手段（１０２）と、プロセッサシミュレーションモデルと論理回路シミュレーションモデルのシミュレーションを同期させる同期手段（１０４）とを備え、相互に作用を及ぼし合うプロセッサ部の命令動作と論理回路部の動作の検証を行う。 - 特許庁

The method (and a system), for executing a mutiprocessor program created for a target instruction set architecture on a host computing system having a plurality of processors designed for processing an instruction of second instruction set architecture, includes a step which expresses each part of a program designed for being operated on one processor of a target computing system as one or two or more program threads to be executed on a host computing system.例文帳に追加

第２の命令セット・アーキテクチャの命令を処理するように設計された複数のプロセッサを有するホスト・コンピューティング・システム上でターゲット命令セット・アーキテクチャ用に作成されたマルチプロセッサ・プログラムを実行するための方法（およびシステム）は、ターゲット・コンピューティング・システムの１つのプロセッサ上で動作するように設計されたプログラムの各部分を、ホスト・コンピューティング・システム上で実行すべき１つまたは複数のプログラム・スレッドとして表現するステップを含む。 - 特許庁

The writing processor 40 comprises a section 41 for making a decision whether writing attributes pertaining to an inputted figure writing instruction can be omitted or not based on the writing attributes of the figure pertaining to the figure writing instruction, and a selecting section 42 for invalidating the part of the figure writing instruction which can be omitted and validating other parts.例文帳に追加

描画処理装置４０に、入力される図形描画命令についてその図形描画命令に係る描画を省略できるか否かの描画省略判定を、上記図形描画命令に係る図形の描画属性によって行う描画省略判定部４１と、上記図形描画命令のうち描画省略判定部４１によって省略できると判定された部分を無効にし、それ以外の部分を有効にする選別部４２とを設ける。 - 特許庁

To provide an image processor and an image processing method for generating intermediate code image data for each plotting processing instruction, and for re-generating the intermediate code image data for forming an image corresponding to an object shown by page description data even if a logical arithmetic instruction or a clip instruction is included in the intermediate code image data, and for reducing the data quantity of the intermediate code image data.例文帳に追加

中間コード画像データが描画処理命令毎に生成され、且つ中間コード画像データに論理演算命令またはクリップ命令が含まれる場合であっても、ページ記述データによって示されるオブジェクトに応じた画像を形成するための中間コード画像データを再生成することができるとともに、中間コード画像データのデータ量を削減することが可能な画像処理装置及び画像処理方法を提供する。 - 特許庁

After receiving image data and order information from an order reception terminal, a print processor requests a print preparation instruction to an ordering confirmation terminal in a level that the print preparation processing can be started, and receives the print preparation instruction transmitted according to the request, and starts the print preparation processing.例文帳に追加

プリント処理装置が、受注端末から画像データおよび注文情報を受け取った後、そのプリント作成処理が開始可能となる段階で、発注確認端末にプリント作成指示を要求し、その要求に応じて送信されたプリント作成指示を受け取ることにより、プリント作成処理を開始することで、上記課題を解決する。 - 特許庁

To provide a cache system and a cache control method therefor that, when a fault is detected during the execution of a microcode, achieve the improvement of instruction rewrite success rate by writing data contents executed with a microcode preceding the microcode in execution back into a cache memory, in a processor that unwinds an instruction code into the microcodes to execute it.例文帳に追加

命令コードをマイクロコードに展開して実行するプロセッサにおいて、マイクロコード実行中に障害を検出した場合、当該マイクロコードに先行するマイクロコードにより実行されたデータ内容をキャッシュメモリに書き戻す事により、命令リトライ成功率の向上を実現するキャッシュシステムとそのキャッシュ制御方法を提供する。 - 特許庁

The processor 106 performs the voice communication with another communication terminal using the first communication device 101, the speaker 109 and the microphone 108, receives an instruction to start the data communication during the voice communication with another communication terminal, and performs the data communication with another communication terminal using the second communication device 102 while performing the voice communication corresponding to the instruction.例文帳に追加

プロセッサ１０６は、第１の通信デバイス１０１とスピーカ１０９とマイク１０８とを用いて、他の通信端末との音声通話を行い、他の通信端末との音声通話中に、データ通信を開始するための命令を受け付け、命令に応じて、音声通話を行いながら、第２の通信デバイス１０２を用いて、他の通信端末とのデータ通信を行なう。 - 特許庁

In this information processor having a byte code accelerator BCA which converts an intermediate language (byte code) of stack base into an instruction of a register base, the BCA and a selector SEL for switching instructions are arranged between an instruction fetching part FET and a decoding part DEC and data transfer paths (P4, P5) are provided between the BCA and a register file REG_FILE.例文帳に追加

スタックベースの中間言語(バイトコード）をレジスタベースの命令に変換するバイトコードアクセラレータＢＣＡを備える情報処理装置において、命令フェッチ部ＦＥＴとデコード部ＤＥＣの間にＢＣＡと命令切換のためのセレクタＳＥＬを配置し、ＢＣＡとレジスタファイルＲＥＧ＿ＦＩＬＥとの間にデータ転送経路（Ｐ４、Ｐ５）を設ける。 - 特許庁

A processor includes a return stack circuit used for predicting procedure return addresses for instruction pre-fetching, wherein a return stack controller determines the number of return levels associated with a given return instruction, and pops that number of return addresses from the return stack, to pre-fetch the return address of the original calling procedure in a chain of successive procedure calls.例文帳に追加

プロセッサは、命令プリフェッチングのためのプロシージャ復帰アドレスを予測するために使用される復帰スタック回路を含み、復帰スタックコントローラが、所与の復帰命令に関連する復帰レベルの数を決定し、その数の復帰アドレスを復帰スタックからポップすることにより、一連の連続したプロシージャ呼出し中の最初の呼出プロシージャの復帰アドレスをプリフェッチする。 - 特許庁

In this information processor, a weight selection part 61 selects and reads weight corresponding to a normal spacing index 87 generated by use of a plurality of multiplex addresses having comparatively short mutual inter-instruction distances or a long spacing index 88 generated by use of a plurality of multiplex addresses having comparatively long mutual inter-instruction distances from a weight table 82.例文帳に追加

重み選択部６１は、重みテーブル８２から、互いの命令間距離が比較的短い複数の多重化アドレスを用いて生成された通常間隔インデックス８７、または、互いの命令間距離が比較的長い複数の多重化アドレスを用いて生成された長間隔インデックス８８に対応する重みをそれぞれ選択して読み出す。 - 特許庁

The scanner 2 includes a storing part 21 for storing scanner set information 210, a set information managing means 200A for changing the scanner set information 210 on the basis of a setting instruction information for instructing to change a set value, and a set command generating means 203 for outputting the setting instruction information as a setting command to another image processor.例文帳に追加

スキャナ２は、スキャナ設定情報２１０を記憶する記憶部２１と、設定値を変更するように指示する設定指示情報に基づいてスキャナ設定情報２１０を変更する設定情報管理手段２００Ａと、その設定指示情報を設定コマンドとして他の画像処理装置に出力する設定コマンド生成手段２０３とを備える。 - 特許庁

To provide an arithmetic processor which can suppress the increase of instruction code size and enhancing arithmetic efficiency by the instruction code in a CPU, which can be efficiently used by eliminating loss of time during arithmetic processing to the utmost and which can enhance the performance as an arithmetic processing system in an extended arithmetic unit.例文帳に追加

ＣＰＵにおいて、命令コードサイズの増加を抑え、かつその命令コードによる演算効率を向上することができるとともに、拡張演算器において、演算処理中の時間的ロスを極力なくし効率的に利用することができ、演算処理システムとしてのパフォーマンスを向上することができる演算処理装置を提供する。 - 特許庁

To provide a device, method and program for testing a branch prediction circuit of an information processor, in which verification of the branch prediction circuit can be easily and efficiently performed without performing processing for specifying a branch point and substituting a branch instruction by the other instruction.例文帳に追加

分岐ポイントを特定して分岐命令を他の命令で置き換える処理を行うことなく、容易に、かつ効率的に分岐予測回路の検証を可能とする情報処理装置の分岐予測回路の試験装置、情報処理装置の分岐予測回路の試験方法及び情報処理装置の分岐予測回路の試験プログラムを提供すること。 - 特許庁

This real time processor 1 includes a timer register 11 updating a time at prescribed intervals, a time register 12 storing an optional time, a time comparator 13 comparing the time of the register 11 with a time stored in the register 12 and an instruction execution mechanism 10 which executes an instruction whose execution situation is changed due to the compared results of the comparator 13.例文帳に追加

実時間プロセッサ１は、所定間隔で時刻を更新するタイマレジスタ１１と、任意の時刻を記憶する時刻レジスタ１２と、タイマレジスタ１１の時刻と時刻レジスタ１２に記憶される時刻とを比較する時刻比較器１３と、時刻比較器１３の比較結果によって実行状況が変化する命令を実行する命令実行機構１０とを含む。 - 特許庁

An instruction for reading data set on a recycling object from a memory and an instruction for allowing a processor to vary the recycle recovery quantity of the recycle object in term of probability according to the number of deterioration items based on the data set and to calculate the distribution of variation in the recycle ratio of the whole recycling object by using the recycle recovery quantity.例文帳に追加

メモリからリサイクル対象に関するデータセットを読み込ませる命令と、プロセッサにおいて前記データセットに基づき劣化項目数に応じて前記リサイクル対象のリサイクル回収量を確率的に変動させ、該リサイクル回収量を用いて前記リサイクル対象全体のリサイクル率の変動分布を算出させる命令とを含む。 - 特許庁

This information processor comprises a proof control part which controls a proof attribute setting instruction and an extended proof printing instruction for a proof attribute function setting screen and a permission list in the printer driver; and a proof control part which controls non-print job processing involving proof attribute setting with the permission list and print job processing retaining the extended proof function attribute in a printer.例文帳に追加

プリンタドライバでのプルーフ属性機能設定画面、許可リストをプルーフ属性設定指示、拡張プルーフ印刷指示を制御するプルーフ制御部と、印刷装置にて許可リストを伴ったプルーフ属性設定を伴った非印刷ジョブ処理、拡張プルーフ機能属性を保持する印刷ジョブ処理を制御するプルーフ制御部で構成される。 - 特許庁

To provide an information processor capable of restoring a faulty circuit, without providing a reset instruction circuit for instructing resetting after detecting that the circuit connected to a USB interface has failed.例文帳に追加

ＵＳＢインタフェースに接続された回路が異常な状態に陥ったことを検出してリセットを指示するリセット指示回路を設けることなく、異常な状態に陥った回路を復旧することができる情報処理装置を提供する。 - 特許庁

The information processor 102 issues the operation start instruction to the output device 101 and relates the information outputted from the output device 101 with the user information received from the output device 101 before and store them.例文帳に追加

情報処理装置１０２は、出力装置１０１へ動作開始指示を発行し、これにより出力装置１０１から出力される情報を、先に出力装置１０１から通知された利用者情報に関連付けて蓄積する。 - 特許庁

To provide an information processor, an information processing system and an information processing program for creating and outputting electronic information and relevant electronic information related thereto based on an instruction from a terminal device such as a portable terminal.例文帳に追加

携帯端末等の端末装置からの指示に基づき、電子情報と、これに関連する関連電子情報とを生成し、出力するための情報処理装置、情報処理システムおよび情報処理プログラムを提供する。 - 特許庁

In a host computer 1, a printer driver realized in such a manner that a processor operates on the basis of a driver program 15a performs a printing instruction and print data transmission to a digital combination machine 2 in response to a printing request from a user.例文帳に追加

ホストコンピュータ１では、プロセッサ１１がドライバプログラム１５ａに基づいて動作することで実現されるプリンタドライバが、ユーザからの印刷要求に応じてディジタル複合機２への印刷指示および印刷データの送信を行う。 - 特許庁

To save the contents of a general register and a control register in main storage at high speed when an interrupt occurs in a processor having no data path and instruction set for directly transferring the contents of a control register group to the main storage.例文帳に追加

制御レジスタ群の内容を主記憶へ直接に転送するデータパス及び命令セットを有しないプロセッサにおいて、割込み発生時に汎用レジスタおよび制御レジスタの内容を主記憶へ高速に退避し得るようにする。 - 特許庁

This image processor 1 is configured to display an image to an orientation preliminarily decided from rotation input information or image rotating direction statistical information, and the image is rotated according to the aspect rate of the image according to an instruction from an edition button.例文帳に追加

画像処理装置１は、回転入力情報又は画像回転方向統計情報から予め定められた向きに画像を表示し、編集ボタンによる指示により画像のアスペクト比に応じて画像を回転する。 - 特許庁

Each of the actuators 11, 12 and 13 linearly moves a movable member (support leg) between a storage position and a protruding position where it protrudes from a bottom wall 304 of a casing 300 to the base face side in response to an instruction from an information processor.例文帳に追加

アクチュエータ１１，１２，１３の各々は、情報処理装置からの指示に応じて、可動部材（支持脚）を、収容位置と、筐体３００の底壁３０４から基面側に突出される突出位置との間で線形的に移動する。 - 特許庁

An address saving part 44 of the second processor saves, upon receiving the interruption from the interruption generation part 24, a return address for returning to the main routing after completion of a sub-routine called by the call instruction in a predetermined memory area.例文帳に追加

第２のプロセッサのアドレス退避部４４は、割込発生部２４から割込を受けたとき、コール命令によって呼び出されるサブルーチンの処理が完了したときメインルーチンへ戻るための戻りアドレスを所定のメモリ領域に退避する。 - 特許庁

To provide a configuration which obtains a desired performance while reducing an instruction cache capacity, in a configuration wherein a plurality of processors are provided and data to be processed are divided into prescribed units and respective pieces of data are processed in parallel by respective processor.例文帳に追加

複数のプロセッサを備え、処理するデータを所定の単位に分割し、各データに対して、各プロセッサで並列に処理を行う構成において、命令キャッシュ容量を低減しながら所望のパフォーマンスを得る構成を提供する。 - 特許庁