| 例文 |
instruction processorの部分一致の例文一覧と使い方
該当件数 : 1314件
Thus, it is possible to prevent the structure state of the process from being affected by the selected instruction among the instructions inputted to the processor pipe line in response to the invalidation word.例文帳に追加
この構成により、無効ワードに応じて、プロセッサ・パイプラインに入る命令の内、選択された命令がプロセッサの構造状態に影響を及ぼすのを防止する。 - 特許庁
In an information processor for executing first and second threads for executing methods transmits a second thread execution stop instruction to the second thread.例文帳に追加
メソッドを実行する第1及び第2のスレッドを実行する情報処理装置において、第1のスレッドが第2のスレッドの実行中止命令を前記第2のスレッドに送信する。 - 特許庁
To provide a packet processing processor that can process packets at high speed and process packets with instruction procedures whose number is independently of the data length of the packets.例文帳に追加
高速なパケット処理が可能であり、しかもパケットのデータ長に依存しない数の命令手順を有するパケット処理を行うことができるパケット処理装置を提供すること。 - 特許庁
The processor PE1 which generates the valid slave thread ends the processing of the thread by completing the execution to the instruction of an address immediately before the start address of the valid slave thread.例文帳に追加
有効な子スレッドを生成したプロセッサPE1 は、有効な子スレッドの開始アドレスの直前のアドレスの命令まで実行を完了することによりスレッドの処理を終了する。 - 特許庁
An image processor creates raster data showing a result of drawing an object in a plurality of drawing bands according to input data including the drawing instruction of the object.例文帳に追加
画像処理装置は、オブジェクトの描画命令を含む入力データに応じて、オブジェクトの描画結果を表すラスターデータを複数の描画バンドに分けて作成する。 - 特許庁
Concerning this timing setting system, the address range of a bus repeater 1 is arbitrarily set according to a software instruction from a processor (CPU) 4 and performs independent timing setting within the set address range.例文帳に追加
プロセッサ(CPU)4からのソフトウエア命令にて、バス中継器1におけるアドレス範囲の設定を任意に行い、設定したアドレス範囲の独立したタイミング設定を行う。 - 特許庁
In one state of the S latch, the processor is set so as to be put in a security mode where only an instruction is performed, and any command from an ICE device is not performed.例文帳に追加
Sラッチの1つの状態は、プロセッサが命令だけを実行し、インサーキット・エミュレータ(ICE)装置からのコマンドを実行しないという機密保護モードにプロセッサを設定する。 - 特許庁
METHOD FOR PERFORMING I/O OPERATION ON INFORMATION PROCESSOR, COMPUTER-READABLE MEDIUM CONTAINING PROGRAM INSTRUCTION FOR SAME, AND INFORMATION PROCESSING SYSTEM FOR PERFORMING I/O例文帳に追加
情報処理装置内でI/O動作を実行するための方法、そのためのプログラム命令を含むコンピュ—タ可読媒体、およびI/Oを実行するための情報処理システム - 特許庁
To provide an image processor preventing occurrence of a timeout in response to an instruction to transmit image data from an OS, and an image processing method.例文帳に追加
OSからの画データの送信の指示に対する応答のタイムアウトの発生を防止できる画像処理装置及び画像処理方法を提供することを目的とする。 - 特許庁
A digital signal processor(DSP) uses variable instruction length, has high code density, easily performs programming and is optimized so as to execute with low power consumption and high efficiency.例文帳に追加
ディジタル信号プロセッサ(DSP)は可変命令長で、コード密度が高く、プログラミングが容易であり、低い電力消費と高い効率で実行するよう最適化される。 - 特許庁
To provide an image processor capable of specifying an instruction position on a pick up image by an object for imaging with high accuracy using image data of the pick up image which is picked up.例文帳に追加
撮像された撮像画像の画像データを用いて撮像対象による撮像画像上の指示位置を高精度に特定可能な画像処理装置を提供する。 - 特許庁
During the picture non-display period, the instruction timing control part 142 instructs the display control requests selected by the display control selection part 141 to a display processor 130.例文帳に追加
そして画面非表示期間に指示タイミング制御部142で、表示制御選択部141が選択した表示制御要求を表示用プロセッサ130に対して指示する。 - 特許庁
The formed floating-point addition instruction is emulated only with a fixed-point command and processed using only a fixed-point computing element of a processor to form an expectation value (S4).例文帳に追加
作成した浮動小数点加算命令を固定小数点命令のみでエミュレートしプロセッサの固定小数点演算器のみを使用して処理し期待値を作成する(S4)。 - 特許庁
To provide an information processor which improves the parallel degree of instruction execution and improves the throughput of a processor by proposing a method increasing conditional instructions without receiving the constraint of the number of bits of an instruction code, reducing the number of condition branches and improving the degree of freedom for changing execution orders of instructions.例文帳に追加
本発明は、命令コードのビット数の制約を受けることなく条件付命令を増加させる手法を提案し、条件分岐の数を削減して、命令の実行順序の入れ替えの自由度を高めることにより、命令実行の並列度を向上させ、プロセッサの処理能力の向上を図ることができる情報処理装置を提供することを課題とする。 - 特許庁
This image processor(data processor) 1 for executing the processing of data and the invalidation of processed data accepts a priority instruction to instruct which of the processing of data and the invalidation of data should be given priority according to the operation of a user, and stores which of the processing of data and the invalidation of data has been given priority according to the priority instruction as a use history.例文帳に追加
データの処理と処理済みのデータの無効化とを行う画像処理装置(データ処理装置)1は、データの処理とデータの無効化とのいずれを優先するかを指示する優先指示を使用者の操作により受け付け、優先指示に従ってデータの処理とデータの無効化とのいずれを優先的に実行したかを使用履歴として記憶する。 - 特許庁
A processing instruction outputted from the main processor is converted to a JTAG signal adapted to input to the debugging execution part by a sub-processor control part 4, and the JTAG signal and a control signal from the debugger are selectively inputted to the sub-processor 3 by a JTAG signal selector 8.例文帳に追加
メインプロセッサから出力される処理命令は、サブプロセッサ制御部4によってデバッグ実行部への入力に適合するJTAG信号に変換され、当該JTAG信号は、JTAG信号セレクタ8によってデバッガからの制御信号との間で選択的にサブプロセッサ3に対して入力される。 - 特許庁
In a processor 102 equipped with an instruction execution unit 102-1 to 102-N which can process multiple instructions simultaneously, memory readout processing is duplicated according to a logic of a software which operates on the processor 102, and determination is made whether both the data is in agreement on the processor 102.例文帳に追加
複数の命令を同時に処理可能な命令実行ユニット102−1乃至102−Nを備えるプロセッサ102において、プロセッサ102上で動作するソフトウェアの論理に従って、メモリ読み出し処理を二重化するととともに、プロセッサ102上で双方のデータが一致するか否かの判定を実施する。 - 特許庁
An image processor displays a screen for designating a cooperative processing performed in cooperation with another image processor on the basis of screen information received from outside, and executes processing that should be executed for the cooperative processing by the former image processor when an execution instruction of the processing is received from the outside.例文帳に追加
画像処理装置は、他の画像処理装置と連携して行う連携処理を指定するための画面を外部から受信した画面情報に基づいて表示し、当該連携処理のために前記画像処理装置で実行すべき処理の実行指示を外部から受信すると、当該処理を実行する。 - 特許庁
A work management tag recording device 5 is connected to the data processor 3, and the work management tag recording device 5 records information composed of safe processing item data to a blank tag based on instruction from the data processor 3 to form the work management tag 7.例文帳に追加
データ処理装置3には作業管理タグ記録装置5が接続され、作業管理タグ記録装置5は、データ処理装置3からの指示に基づいてブランクタグに安全処置項目データからなる情報を記録して作業管理タグ7を作成する。 - 特許庁
An image processing system 100 is constituted of an imaging apparatus 101 which images an object, an information processor 103 which performs image processing, and a manipulator 102 which transmits instruction contents data of image processing to the information processor 103.例文帳に追加
被写体を撮像する撮像装置101と、画像処理をおこなう情報処理装置103と、画像処理の指示内容データを情報処理装置103に送信する操作装置102とから画像処理システム100が構成される。 - 特許庁
The processor core 11 checks the value of the F/F 14, and when the value is 1, the processor core 11 decides that the clock stop state is obtained when the exceptional processing is generated, and executes the clock stop instruction for restoring the clock stop state after the exceptional processing is ended.例文帳に追加
プロセッサコア11はF/F14の値をチェックし、1であった場合、例外処理要求発生時ではクロック停止状態であると判定し、例外処理の終了後にクロック停止命令を実行しクロック停止状態に復帰する。 - 特許庁
Support is provided for taking the output from a compilation driver and combining all the necessary components together to produce a unified executable element capable of running on both the instruction processor and reconfigurable processor.例文帳に追加
コンパイルドライバからの出力を取得し、かつ命令プロセッサおよび再構成可能なプロセッサの双方で実行することのできる統一された実行可能要素を生成するためにすべての必要な構成要素を互いに結合するためのサポートを与える。 - 特許庁
When the processor executes the cache line fill instruction, the processor registers prescribed data in the cache line of tag address corresponding to the designation address in a cache memory, and validates the flag corresponding to the cache line of the tag address corresponding to the designation address.例文帳に追加
そして、プロセッサは、キャッシュライン充填命令を実行した場合に、キャッシュメモリにおける指定アドレスに対応するタグアドレスのキャッシュラインに所定データを登録するとともに、指定アドレスに対応するタグアドレスのキャッシュラインに対応するフラグを有効にする。 - 特許庁
The effective width of the SIMD processor is extended by clocking the instruction processing side of the SIMD processor at a fraction of the rate of the data processing side and by providing multiple execution pipelines, each with multiple data paths.例文帳に追加
SIMDプロセッサの有効幅は、データ処理側の速度の何分の1かの速度でSIMD処理装置の命令処理側をクロッキングし、各々が複数のデータ経路を有する複数の実行パイプラインを提供することにより、拡張される。 - 特許庁
When the program stored in the memory 12 is executed by the processor 11 to output an action instruction signal to the verification objective circuit 13 from the processor 11, while an output specification signal is outputted to the peripheral circuit simulator 20 via the bus 15.例文帳に追加
プロセッサ11に、メモリ12に記憶されているプログラムを実行させて、プロセッサ11から検証対象回路13へ動作指示信号を出力させると共に、バス15を介して周辺回路シミュレータ20へ出力仕様信号を出力させる。 - 特許庁
Then, the host computer 200 confirms the presence/absence of the multi-feeding of checks in the check processor 100 based on the received check information, and issues a print instruction to instruct the check processor 100 to execute print to the check S according to a confirmation result.例文帳に追加
そして、ホストコンピュータ200は、受信した小切手情報に基づいて小切手処理装置100における小切手重送の有無を確認し、確認結果に応じて小切手処理装置100に小切手Sへの印字を指示する印字指示を行う。 - 特許庁
The processor 11 directs an installation unit to perform the installation based on an instruction of installation from the content that the processor 11 is regenerating or executing, and also prevents an installation process to execute an action on the recording device 20 without using the installation unit.例文帳に追加
処理部11は、処理部11が再生又は実行中のコンテンツからのインストール命令に基づいてインストール処理部にインストール指示し、インストール処理部以外によって記録装置20の特定領域へのインストール処理が実行できないようにする。 - 特許庁
An image area separating device for separating a character portion and a pattern portion of an image is provided with an SIMD (single instruction-stream multiple data-stream) type processor, and a table converter 81 performing table conversion using data of a register 53 of a register file 43 of the SIMD type processor as an address.例文帳に追加
画像の文字部と絵柄部とを像域分離する像域分離装置は、SIMD型プロセッサと、SIMD型プロセッサのレジスタファイル43のレジスタ53のデータをアドレスとするテーブル変換を行なうテーブル変換器81とを備えている。 - 特許庁
Each processor element generates data obtained by fixing a digit designated when writing a numerical value characteristic to the processor element by a binary system to '0' or '1', compares the data generated by each processor element and a numerical value designated by an instruction code simultaneously through all the processor elements, and sets the comparing result to a flag included in the arithmetic control register.例文帳に追加
各プロセッサエレメントにて、プロセッサエレメントに固有の数値を2進法により表記させた際の、指定された位を“0”若しくは“1”に固定させたデータを生成し、上記の各プロセッサエレメントにて生成されたデータと、命令コードにより指定された数値を全プロセッサエレメントに渡って同時に比較し、比較結果を上記演算制御レジスタに含まれるフラグに設定する。 - 特許庁
Data obtained by fixing a designated digit to "0" or "1" in describing a specific value in the processor element are generated by each processor element; the data generated by the respective processor elements are simultaneously compared with values designated by an instruction code throughout all the processor elements, and the comparison result is set in a flag included in the arithmetic control register.例文帳に追加
各プロセッサエレメントにて、プロセッサエレメントに固有の数値を2進法により表記させた際の、指定された位を“0”若しくは“1”に固定させたデータを生成し、上記の各プロセッサエレメントにて生成されたデータと、命令コードにより指定された数値を全プロセッサエレメントに渡って同時に比較し、比較結果を上記演算制御レジスタに含まれるフラグに設定する。 - 特許庁
This ticket issue information providing device is equipped with an input processor 510 for accepting input from the passenger, display device 550 for displaying information to be shown for the passenger, processor 530 (570) for performing processing for acquiring and outputting travel information based on the input accepted by the input processor 510, and ticket issuing device 540 for issuing the ticket while receiving an instruction from the processor 530 (570).例文帳に追加
旅客からの入力を受け付ける入力処理装置510と、旅客に示す情報を表示する表示装置550と、入力処理装置510で受け付けた入力に基づいて、旅行情報を取得して出力するための処理を行う処理装置530(570)と、処理装置530(570)からの指示を受けて、旅券を発券する発券装置540とを備える。 - 特許庁
A processing deciding part 104 has a storing part which stores an operation instruction corresponding to the movement direction of the device, etc., and the kind of the user's action and outputs an operation instruction corresponding to analysis results of the parts 102 and 103 to an information processor.例文帳に追加
処理決定部104は、装置の動き方向等とユーザ動作の種類とに対応した操作指示を記憶した記憶部を有し、動き解析部102とユーザ動作解析部103との解析結果に対応した操作指示を情報処理装置に出力する。 - 特許庁
The signal processor 20 allows the filter 2a, or the like to select a prescribed carrier according to the instruction to the filter 2a, or the like for outputting, and allows the AGC amplifier 3a, or the like to control the power of the prescribed carrier by the instruction to the AGC amplifier 3a, or the like.例文帳に追加
信号処理部20はフィルタ2a等への指示によりフィルタ2a等に所定のキャリアを選択させ出力させるとともに、AGCアンプ3a等への指示によりAGCアンプ3a等に前記所定のキャリアの電力を制御させ出力させる。 - 特許庁
The processor element 12 constituted so as to execute the 32-bit fixed length instruction set architecture has the backward compatibility with the 16-bit fixed length instruction set by converting respective 16-bit instructions into one or plural sequences of 32-bit instructions.例文帳に追加
32ビット固定長命令セットアーキテクチャを実行するように構成されたプロセッサエレメント12は、各16ビット命令を1つ又は複数の32ビット命令のシーケンスに変換することによって16ビット固定長命令セットアーキテクチャと後方互換性がある。 - 特許庁
A customizable instruction set processor realizes complicated operation to take a long time not by executing the sequence of operations in a software routine and by executing one group of specific functions in hardware while reconstituting one part of an instruction executing device 34.例文帳に追加
カスタマイズ可能な命令セット・プロセッサは、ソフトウェア・ルーチンにおいて演算の列を実行するのではなく、命令実行装置34の一部分を再構成して、ハードウェアにおいて一群の特有の関数を実施することによって、複雑で時間のかかる演算を実現する。 - 特許庁
When a geometrical operation processing means 23 receives a plotting instruction, the same processing as processing executed in a sub-processor 5 in a conventional method is executed by both geometrical operation processing means 23, 24 and the plotting instruction is outputted to a plotting processing part 6.例文帳に追加
幾何演算処理手段23が描画指示を受けた場合には、従来、副プロセッサ5で実行していたのと同じ処理が幾何演算処理手段23および幾何演算処理手段24で実行され、描画処理部6へ描画指示が出力される。 - 特許庁
This cache controller prefetching an instruction code from a memory and storing it into the cache has: an address output part outputting a prefetch address corresponding to a comparison address when an instruction fetch address from a processor accords with the comparison address; and a load control part loading the instruction code to the cache from the outputted prefetch address of the memory.例文帳に追加
命令コードをメモリからプリフェッチしてキャッシュに格納させるキャッシュコントローラであって、プロセッサから命令フェッチアドレスが比較アドレスに一致したときには、比較アドレスに対応するプリフェッチアドレスを出力するアドレス出力部と、出力されたメモリのプリフェッチアドレスからキャッシュに命令コードをロードするロード制御部と、を有することを特徴とするキャッシュコントローラ。 - 特許庁
This content display processor 1 is provided with a first content acquisition part 121 for giving an instruction to display the first content; a keyword list generation part 123 for giving an instruction to display a keyword applied to the first content; and a second content list generation part 125 for giving an instruction to display the second content to which the displayed keyword is applied.例文帳に追加
コンテンツ表示処理装置1は、第1のコンテンツを表示する指示を与える第1コンテンツ取得部121と、第1のコンテンツに付与されたキーワードを表示する指示を与えるキーワードリスト生成部123と、該表示されているキーワードが付与された第2のコンテンツを表示する指示を与える第2コンテンツリスト生成部125とを備える。 - 特許庁
This image processor reads a document having instruction information of a process described therein, identifies an instructed color of the instruction information and a position of the instructed color in the document, displays the instructed color and the content of the process corresponding to the instructed color, and changes the content of the process corresponding to the instructed color in accordance with input of an instruction from a user after the content is displayed.例文帳に追加
処理の指示情報が記載された原稿を読み取り、前記指示情報の指示色と前記原稿における前記指示色の位置を特定し、前記指示色と該指示色に対応する処理の内容の表示を行い、前記表示された後、前記指示色に対応する処理の内容を、ユーザからの指示の入力に応じて変更する。 - 特許庁
This image processor stores information about a plurality of drawn image elements, receives a deformation instruction with a part of the image elements specified by the information about the image elements as a target, and retrieves the image element that is not the target of the deformation instruction and having relation based on a predetermined condition with the image element that is the target of the deformation instruction.例文帳に追加
それぞれ描画された複数の画像要素の情報を記憶し、画像要素の情報で特定される画像要素の一部を対象とした変形指示を受け入れて、変形指示の対象となった画像要素との間に、予め定めた条件に基づく関係を有し、変形指示の対象となっていない画像要素を検索する。 - 特許庁
The image processor has a plurality of drawing instruction processing parts 21 to 24 each having local memories 21A to 24A, and a drawing processing control part 13 for allocating respective divided drawing areas obtained by dividing a drawing area based on the same drawing instruction generated from printing data to the respective drawing instruction processing parts 21 to 24 as an area for performing drawing processing.例文帳に追加
それぞれローカルメモリ21A〜24Aを有する複数の描画命令処理部21〜24と、印刷データから生成された同一の描画命令に基づく描画領域を分割した各分割描画領域を、描画処理を行う領域として、各描画命令処理部21〜24に割り当てる描画処理制御部13と、を有する。 - 特許庁
In this image processor 61, an instruction interpreting part 210 interprets an instruction, a processing source estimating part 232 predicts execution resources required to perform service processing described in the instruction, a processing resource detecting part 228 detects actually usable execution resources, and a determining part 234 compares them and determines whether processing is possible from comparison results.例文帳に追加
画像処理装置61では、指示書解釈部210で指示書を解釈し、処理資源推定部232で指示書に記述されたサービス処理遂行のために必要な実行資源を予測し、処理資源検出部228では実際に利用可能な実行資源を検出し、これらを判定部234で比較しかつ比較結果から処理が可能か否かを判定する。 - 特許庁
A processor decodes the number of instructions equal to or more than the number of mounted arithmetic units, decides executing conditions by an instruction issuance control part 31 before an execution stage, as regards an instruction whose conditions are false, invalidates the instruction itself, and performs allocation so that the arithmetic units (hardware) are effectively used by the succeeding valid instructions.例文帳に追加
プロセッサは、実行ステージ以前に命令発行制御部31にて、搭載された演算器の個数以上の命令を解読して実行条件の判定を行い、条件が偽であった命令に関しては、その命令自体を無効化し、後続する有効な命令によって演算器(ハードウェア)が有効に使用されるように割り当てを行う。 - 特許庁
In an information processor having a byte code accelerator BCA for converting a stack base intermediate language (byte code) into a register base instruction, between an instruction fetch part FET and a decoding part DEC, a selector SEL for the BCA and an instruction switch is disposed, and between the BCA and a register file REG_FILE, data transfer channels (P4, P5) are provided.例文帳に追加
スタックベースの中間言語(バイトコード)をレジスタベースの命令に変換するバイトコードアクセラレータBCAを備える情報処理装置において、命令フェッチ部FETとデコード部DECの間にBCAと命令切換のためのセレクタSELを配置し、BCAとレジスタファイルREG_FILEとの間にデータ転送経路(P4、P5)を設ける。 - 特許庁
A GUID detection part 118 selects an identification information adding instruction in which the identifier is described in a field from the memory image of the local memory of a processor to be inspected, and takes out the identifier.例文帳に追加
GUID検出部118は、検査対象プロセッサのローカルメモリのメモリイメージから識別子がフィールドに記述されている識別情報付加命令を選択し、識別子を取り出す。 - 特許庁
A numerically control device 10 is provided with a processor (CPU) 16 for sending an operation instruction to a machine tool 1 by executing a first working program 12 or a second working program 14.例文帳に追加
数値制御装置10は、第1の加工プログラム12又は第2の加工プログラム14を実行して工作機械1に動作指示を送る処理装置(CPU)16を有する。 - 特許庁
When the instruction for the starting of a pronunciation exercise is performed from an input device 5 in order to perform a pronunciation exercise, the sentence of the exercise is loaded from the storage device 2 to a data processor 1.例文帳に追加
学習者が発音練習を行うために入力装置5から開始指示を行うと、例題の文章が文章データ記憶装置2からデータ処理装置1にロードされる。 - 特許庁
When the operating plane is judged as the second plane, an instruction selecting part 9 instructs and selects the coordinate value inputted to the information processor corresponding to the motion within the first plane.例文帳に追加
操作平面が第2の平面であると判断されたとき、指示選択部9は、第1の平面内の動きに応じて情報処理装置へ入力された座標値を指示選択する。 - 特許庁
The sound processor 30 performs normalizing processing using the input channel constitution information G and the output control information Z, only when the normalizing method instruction information M is internally calculated.例文帳に追加
音響処理部30は、正規化方法指示情報Mが内部算出である場合のみ、入力チャンネル構成情報G、出力制御情報Zを用いて正規化処理を行う。 - 特許庁
| 例文 |
| Copyright © Japan Patent office. All Rights Reserved. |
|
ログイン |
Weblio会員(無料)になると
|
|
ログイン |
Weblio会員(無料)になると
|