| 例文 |
integrated methodの部分一致の例文一覧と使い方
該当件数 : 8526件
To provide a versatile method for manufacturing an integrated circuit by a flexible film formed by an extremely thin stress reducing dielectric material such as silicon dioxide and silicon nitride and a semiconductor layer.例文帳に追加
二酸化ケイ素や窒化ケイ素など非常に薄い低応力誘電体材料と半導体層とで形成された可とう性の膜で集積回路(24、26、28、...30)を製造する汎用手法を提供する。 - 特許庁
To provide a delay adjusting circuit device and a delay adjusting method for a semiconductor integrated circuit which can adjust a delay of a signal in units of several picoseconds without increasing a circuit scale.例文帳に追加
回路規模の増大を招くことなく、数ピコ秒単位で信号の遅延を調整することができる半導体集積回路の遅延調整回路装置および遅延調整方法を提供する。 - 特許庁
To provide a wiring design method of a semiconductor integrated circuit which can adjust capacitance formed by adjacent two signal lines and a delay value of a signal running in a signal line.例文帳に追加
本発明は、隣接する2本の信号線が形成するキャパシタンスと、信号線を流れる信号の遅延値を調整することができる半導体集積回路の配線設計方法を提供する。 - 特許庁
To provide a scan test circuit device and a flip-flop group initialization method inside an integrated circuit capable of reducing wiring by simplifying a constitution for initialization reset and by heightening operation speed.例文帳に追加
初期化リセットのための構成を簡単にし、動作速度を上げて、配線を少なくすることができるスキャンテスト回路装置および集積回路内部のフリップフロップ群初期化方法を提供する。 - 特許庁
To provide a test circuit and a test method in which a test is completed without interruption even though input signals are interrupted or changed, and to provide a semiconductor integrated circuit including the test circuit.例文帳に追加
入力信号が中断又は変更されても、テストを中断させずに完了させることができるテスト回路、テスト方法、及びテスト回路を含む半導体集積回路装置を提供する。 - 特許庁
To provide an automatic wiring method of a semiconductor integrated circuit which can restrain the increase of wiring capacitance and wiring delay time when a long wiring exists.例文帳に追加
配線長の長い配線があっても配線容量の増加を抑えることができ、配線遅延時間の増大を抑制することが可能な半導体集積回路の自動配線方法を提供する。 - 特許庁
To provide an arrangement and wiring method for a semiconductor integrated circuit, capable of performing effective wiring even to a narrow-width arrangement and wiring region, without wiring congestion to the narrow-width arrangement and wiring region.例文帳に追加
狭幅の配置配線領域に対する配線混雑が発生せず、狭幅配置配線領域へも有効に配線することが可能な半導体集積回路の配置配線方法を提供する。 - 特許庁
To provide a semiconductor device capable of highly precise temperature detection while taking the shape of monolithic integrated circuit, an infrared sensor provided with the semiconductor device and the manufacturing method of the semiconductor device.例文帳に追加
モノリシックな集積回路の形態を採りながら高精度な温度検出が可能な、半導体装置、該半導体装置を有する赤外線センサ、及び上記半導体装置の製造方法を提供する。 - 特許庁
To provide a semiconductor storage device that is of a semiconductor storage device and can particularly realize a highly integrated DRAM with micro cell areas in a small number of processes and a method for manufacturing the same.例文帳に追加
半導体記憶装置に係り、特に、高集積化されたDRAMを、少ない工程数で、且つ微細なセル面積で実現できる半導体記憶装置及びその製造方法を提供する。 - 特許庁
To provide an integrated circuit device capable of reducing electric power used for distribution of common signals such as a clock signal and capable of suppressing timing dispersion of common signals and its layout designing method.例文帳に追加
クロック信号などの共通信号の分配に費やされる電力を削減でき、共通信号のタイミングばらつきを抑制できる集積回路装置とそのレイアウト設計方法を提供する。 - 特許庁
To provide a semiconductor integrated circuit device in which the connection in logical unit cells and the connection among the cells can be performed easily without producing any useless basic cell, and a method for manufacturing the device.例文帳に追加
論理ユニットセル内の接続及び論理ユニットセル間の接続を無駄な基本セルを生じることなく容易に行うことができる半導体集積回路装置及びその製造方法を提供する。 - 特許庁
To achieve circuit speed that is closer to constant (versus VCC, temperature, and process variation) in an integrated circuit transistor body bias regulation circuit and a method especially for low voltage applications.例文帳に追加
特に低電圧用途に関して適用可能な集積回路トランジスタボディバイアス調整回路および方法において、(VCC、温度およびプロセスの変動に対して)より一定に近い回路速度を達成する。 - 特許庁
To provide an information processing method and an information processor allowing easy correction of an edited base file in integration of different type of application software for construction of integrated application software.例文帳に追加
異なる形式のアプリケーションソフトウエアを統合して統合アプリケーションソフトウエアを構築する際に編集後のベースファイルの修正が容易な情報処理方法及び情報処理装置を提供する。 - 特許庁
To constitute a high-frequency integrated circuit which can be miniaturized with high drive capability per unit area by a method, wherein a switch circuit is constituted of bidirectional heterojunction-type bipolar transistors as a switching element.例文帳に追加
双方向のヘテロ接合型バイポーラトランジスタをスイッチング素子としてスイッチ回路を構成することにより、単位面積あたりの駆動能力が高く小型化が可能な高周波集積回路を構成する。 - 特許庁
The method may further include a step of controlling operation of the device in the actual environment using the simulation of the representation of the device in the integrated simulation model of the actual environment.例文帳に追加
当該方法はさらに、現実の環境の統合シミュレーションモデルにおいて当該装置の表現体のシミュレーションを用いて、現実の環境における装置の動作を制御するステップを含み得る。 - 特許庁
The semiconductor integrated chip 42 is constituted using a switching element control circuit formed by a dielectric separation method, and opposing its silicon-substrate surface 421 to the frame 41 via a bonding agent 43.例文帳に追加
半導体集積チップ42は、スイッチング素子を制御する制御回路を誘電分離方式によって形成してなり、そのシリコン基板面421を接着剤43を介してフレーム41に対面させてなる。 - 特許庁
To provide a method of manufacturing a discharge machining electrode using metal powder sintering type laminated molding whereby an integrated electrode can be easily manufactured regardless of the shape and number of discharge machining portions.例文帳に追加
放電加工箇所の形状、数によらず一体化した電極を容易に製作することができる金属粉末焼結型積層造形による放電加工用電極製作方法を提供する。 - 特許庁
A method and structure of increasing the area of a trench and a flat integrated circuit capacitor and the capacitance use silicon nodules 105 adhered to a seed layer 20 comprising a thin dielectric.例文帳に追加
トレンチと平坦な集積回路キャパシタとの面積およびキャパシタンスを増大させる方法および構造は、薄い誘電体よりなるシード層20に付着されるシリコン・ノジュール105を用いている。 - 特許庁
To improve reliability of a semiconductor element by forming semiconductor element wiring having a low surface resistance for a high-speed highly integrated semiconductor element in a method of forming semiconductor element wiring.例文帳に追加
半導体素子の配線形成方法において、高速且つ高集積の半導体素子に対して面抵抗の低い半導体素子の配線を形成し、半導体素子の信頼性を向上する。 - 特許庁
To provide an apparatus and method for decoding video data while maintaining a target video quality using an integrated error control system including error detection, resynchronization and error recovery.例文帳に追加
誤り検出、再同期化および誤り回復を含めて、統合誤り制御システムを使用して目標ビデオ品質を維持すると同時に、ビデオデータを復号するための装置および方法を提供する。 - 特許庁
To realize a manufacturing method of a piezoelectric oscillator that corresponds to the miniaturization of a semiconductor integrated component circuit (IC) to be mounted on a compacted piezoelectric oscillator and a temperature compensating oscillator.例文帳に追加
小型化する圧電発振器や温度補償型発振器に実装する半導体集積部品回路(IC)の小型化に対応した圧電発振器の製造方法を実現することを目的とする。 - 特許庁
To provide an aligner, together with a manufacturing method of a semiconductor element using it, which manufactures a highly integrated semiconductor element where relative alignment between a mask and a wafer is performed precisely.例文帳に追加
マスクとウエハとの相対的位置決めを高精度に行うことのできる高集積の半導体素子を製造することができる露光装置及びそれを用いた半導体素子の製造方法を得ること。 - 特許庁
To provide a timing verification method capable of reducing development man-hours of a semiconductor integrated circuit by appropriately performing timing verification in consideration of a power source voltage decline in a semiconductor chip.例文帳に追加
半導体チップ内の電源電圧降下を考慮したタイミング検証を的確に実施し、半導体集積回路の開発工数を削減することができるタイミング検証方法を提供すること。 - 特許庁
To obtain a semiconductor device and its manufacturing method in which a mass-storage memory and a highly integrated logic circuit can be combined in the semiconductor device having the semiconductor memory and the logic circuit.例文帳に追加
半導体メモリと論理回路とを有する半導体装置において、大容量のメモリと高い集積度の論理回路とを混載することができる半導体装置及びその製造方法を提供する。 - 特許庁
To provide a method for forming a hybrid mask for optically transferring a lithographic pattern corresponding to an integrated circuit from the mask to the top of a semiconductor substrate by using an optical exposure tool.例文帳に追加
光学的露光ツールの使用によって、集積回路に対応するリソグラフィック・パターンをマスクから半導体基板上に光学的に転写するためのハイブリッド・マスクを形成する方法を提供すること。 - 特許庁
To provide a circuit constitution method for more efficiently reducing power consumption in a semiconductor integrated circuit having one or a plurality of circuit blocks and executing an instruction set.例文帳に追加
1つまたは複数の回路ブロックを有し、命令セットを実行する半導体集積回路において、より効率的に消費電力の低減を図ることができる回路構成方法を提供する。 - 特許庁
To provide an integrated photovoltaic device manufacturing method which prevents process failures of a backside electrode film, even if an amorphous semiconductor layer constituting a photoelectric conversion layer is made thin.例文帳に追加
この発明は、光電変換層を構成する非晶質半導体層が薄膜化しても、裏面電極膜の加工不良の発生を防止する集積型光起電力装置の製造方法を提供する。 - 特許庁
To provide a method for estimating SSO noise capable of estimating the SSO (simultaneous switching output) noise of a semiconductor integrated circuit by analytical calculation in a short time without performing circuit simulation.例文帳に追加
回路シミュレーションを行わずに、解析的計算により半導体集積回路のSSO(同時スイッチング出力)ノイズを短時間で見積もることができるSSOノイズ見積もり方法を提供する。 - 特許庁
To provide a library for the arrangement and wiring of an integrated circuit, and a wiring method for improving the wiring performance of outer- marco wiring by limiting and permitting the direction of the passage of the outer-marco wiring over the marco.例文帳に追加
マクロ外配線がマクロ上を通過する方向制限して許可することにより、マクロ外配線の配線性を向上させる集積回路の配置配線用ライブラリ及び配線方法を提供する。 - 特許庁
In this resolution compression method for compressing the lower bit of the waveform data, the lower bits to be compressed are integrated, and correction for adding '+1' to a higher bit is executed at the carry time as the result of integration.例文帳に追加
波形データの下位ビットを圧縮する解像度圧縮方法において、圧縮すべき下位ビットを積算し、積算結果桁上がりした時点で上位ビットに“+1”する補正を実行する。 - 特許庁
To develop a bonding tool optimum for an insulator-coated bonding wire for preventing a circuit from short circuiting in highly integrated and closely gathered wirings by multipl wirings in an electronic device, and to provide a method for bonding the same.例文帳に追加
電子デバイスにおける高集積化と多配線による密集配線における、回路の短絡等を防ぐ絶縁被覆ボンディングワイヤに最適なボンディングツールとそのボンディング方法を開発する。 - 特許庁
To provide an integrated light power generation element for which the problem of performance decline to the exposure of a formed power generation layer in the air is solved, and to provide a method for manufacturing the same.例文帳に追加
成膜された発電層が大気中に曝露されることを原因とする性能低下の問題を解決した集積型光発電素子及びその製造方法を提供することにある。 - 特許庁
To provide a semiconductor integrated circuit in which an area required for arrangement of a memory cell array and circuit design is easy to carry out, by avoiding congestion of wirings on an upper wiring layer, and to provide a manufacturing method therefor.例文帳に追加
上位の配線層の配線の混雑を回避し、メモリセルアレイの配置領域を大きくでき、回路設計が容易な半導体集積回路及びその製造方法を提供すること。 - 特許庁
To provide a data-relay integrated circuit, a data relay device and a data relay method for efficiently transferring write data from a host computer to a cache memory, thus reducing the loss of processing time.例文帳に追加
ホストコンピュータからキャッシュメモリへのライトデータの転送を効率的におこない、処理時間のロスを抑制するデータ中継集積回路、データ中継装置およびデータ中継方法を提供する。 - 特許庁
OBJECT COMPILATION DEVICE, INTEGRATED OBJECT OF OPERATION PROGRAM, INFORMATION TRANSMITTER, METHOD FOR STARTING OPERATION PROGRAM STORED IN INFORMATION TRANSMITTER AND STARTING PROGRAM OF OPERATION PROGRAM STORED IN INFORMATION TRANSMITTER例文帳に追加
オブジェクト編纂装置、動作プログラムの一体化オブジェクト、情報伝達装置、情報伝達装置に格納された動作プログラムの起動方法、および情報伝達装置に格納された動作プログラムの起動プログラム - 特許庁
To provide a nonvolatile memory cell which is reduced in overall size while securing stable operation reliability, and is thereby applicable to a highly integrated memory element, and a method of manufacturing the same.例文帳に追加
本発明は、安定した動作信頼性を確保しつつ、全体的にセルのサイズを減少させ、これによって高集積メモリ素子に適用可能な不揮発性メモリセル及びその製造方法を提供する。 - 特許庁
To provide a flattened semiconductor integrated circuit having a multilayered wiring structure such that the pattern of its lower wiring layer can be observed, and to provide a method for detecting secondary charged particle image.例文帳に追加
多層配線構造を有し平坦化された半導体集積回路において、下層配線層のパターンを観察できる半導体集積回路の構造及び2次荷電粒子像検出方法を提供する。 - 特許庁
To provide a design device and an automatic design method for a semiconductor integrated circuit, capable of suppressing increase in processing time and deterioration of wirability which are caused by substitution of area-preferential cells by yield-preferential cells.例文帳に追加
面積優先セルを歩留まり優先セルで置換することによる処理時間の増加、及び配線性の低下を抑制する半導体集積回路の設計装置及び自動設計方法を提供する。 - 特許庁
In this apparatus and method , air is heated in a fully integrated manner, and is converted VOC into nontoxic gas, by including a regenerative combustor as an integral element in the drying apparatus.例文帳に追加
本発明の装置及び方法では、再生式燃焼装置を乾燥装置に一体的要素として含めることにより完全に一体化した様式で、空気を加熱し、VOCを無害なガスに変換する。 - 特許庁
To provide an integrated circuit with built-in ROM having an error correction function capable of reducing test time and further improving manufacture yields and reliability, and to provide a test method therefor.例文帳に追加
テスト時間の短縮が図れ、さらには、製造歩留りおよび信頼性を向上させることのできる誤り訂正機能付きROM内蔵集積回路およびそのテスト方法を提供する。 - 特許庁
The moving image encoding device can prevent a buffer overflow by a very simple method that monitors the integrated value of the generated codes amount in a block unit, and continuously and stably encode the moving image.例文帳に追加
この動画像符号化装置は、ブロック単位の発生符号量の積算値を監視する、極めて簡単な方法でバッファーのオーバーフローを防ぎ、動画像の安定的な符号化を続行することができる。 - 特許庁
To provide a highly densely integrated field emission type electron emitting element wherein withstand voltage between a negative electrode and a gate electrode is sufficiently secured, and efficiency of electron emission is high, and also to provide a method for manufacturing the field emission type electron emitting element.例文帳に追加
カソード電極とゲート電極との間の絶縁耐圧が充分に確保され、電子放出の効率が高く、高密度に集積された電界型電子放出素子を提供することである。 - 特許庁
To provide a manufacturing method which can efficiently form an end surface and a sloped surface of an optical waveguide on a substrate with high precision for an optical integrated circuit having a spatial reflection type structure.例文帳に追加
空間反射型構造を有する光集積回路に関し、基板上の光導波路に対して端面および斜面を高い精度で効率良く形成できる製造方法を提供する。 - 特許庁
To provide a mounted type lens for reverse surface analysis of a semiconductor device, and a reverse surface analysis method such that a substrate integrated type SIL formed on a reverse surface of a semiconductor substrate can be made large in effective radius.例文帳に追加
半導体基板裏面に形成された基板一体型SILの実効半径を大きくすることが可能な裏面解析用搭載型レンズ又は裏面解析方法を提供すること。 - 特許庁
To provide a method of measuring the concentration of nitrogen for quantitatively measuring a very small amount of nitrogen of 1×10^15 atom/cm^3 or lower, to provide a silicon substrate having an effective gettering center and its manufacturing method and a method of controlling the quality thereof, and also to provide a semiconductor integrated circuit using asilicon crystal.例文帳に追加
1×10^15atom/cm^3 以下の微量窒素を定量測定する窒素濃度測定方法を提供すると共に、効果的なゲッタリングセンターを有するシリコン基板、その製造方法およびその品質管理方法、さらにはそのシリコン結晶を使用した半導体集積回路を提供する。 - 特許庁
To provide a dipping treatment method for reducing the power consumed, by turning off a heater power supply in standby when magazines are not thrown in integrated dipping treatment, for example anodization treatment, and to provide a dipping treating apparatus, an anodizing method, an anodizing apparatus, and a method for manufacturing a liquid crystal device.例文帳に追加
一体化された浸漬処理、例えば陽極酸化処理の中で、マガジンが投入されていない待機時にはヒータ電源をオフにして消費される電力を低減できる浸漬処理方法、浸漬処理装置、陽極酸化方法、陽極酸化装置及び液晶装置の製造方法を提供すること。 - 特許庁
To surely photograph desired scenes in slow motion, by applying an imaging device to, for example, a video camera having an integrated recording means, and to provide a control method of the imaging device, a program for the control method of the imaging device, and a recording medium with the program for controlling the method of the imaging device stored.例文帳に追加
本発明は、撮像装置、撮像装置の制御方法、撮像装置の制御方法のプログラム及び撮像装置の制御方法のプログラムを記録した記録媒体に関し、例えば記録手段を一体化したビデオカメラに適用して、所望するシーンを確実にスローモーション撮影することができるようにする。 - 特許庁
The solar energy can be utilized with the maximum efficiency by a method wherein solar light is converted into electricity to produce hot-water by the solar heat and convection energy or the new invention is added to the method while these methods are integrated to effect them simultaneously by one set of facility.例文帳に追加
太陽光を電気に変換することと、太陽熱で温水をつくることに加え、対流エネルギという新しい発明を加え、これらを一体にまとめて同時に一体の設備で行うことにより太陽エネルギを最大効率で利用することができる。 - 特許庁
A semiconductor integrated circuit device which is excellent in performance is constituted by building the buried channel MOSFET optimized in channel surface concentration profile by a manufacturing method using a new gate oxide film forming method and, at the same time, mounting a nonvolatile memory on the circuit device.例文帳に追加
チャネル表面濃度プロファイルを最適化した埋め込みチャネル型MOSFETを新しいゲート酸化膜形成方法を用いた製造方法で構築し、同時に不揮発性メモリーを搭載し、パフォーマンスに優れた半導体集積回路装置を構成するものである。 - 特許庁
| 例文 |
| Copyright © Japan Patent office. All Rights Reserved. |
|
ログイン |
Weblio会員(無料)になると
|
|
ログイン |
Weblio会員(無料)になると
|