「integrated method」に関連した英語例文の一覧と使い方(150ページ目) - Weblio英語例文検索

To provide a method for removing etching residues from ≥1 opening part formed in ≥1 one layer of small relative permittivity insulating materials on the copper metal interconnecting layer of the integrated circuit structure.例文帳に追加

集積回路構造の銅金属相互接続層上の低比誘電率絶縁材料の一以上の層において形成される一以上の開口部からエッチング残留物を除去するための方法を提供する。 - 特許庁

To provide an information processor and a data processing method, allowing stabilization of communication between the information processor having a reader/writer function and an information processing terminal mounted with a non-contact type IC (Integrated Circuit) chip.例文帳に追加

リーダ／ライタ機能を備える情報処理装置と非接触式ＩＣチップを搭載した情報処理端末との間における通信を安定化することが可能な情報処理装置、およびデータ処理方法を提供する。 - 特許庁

To provide a method and a device for realizing processing of a data carrier such as an identification, and an ID card having an integrated circuit IC connected to an antenna with simple structure while maintaining high productivity.例文帳に追加

アンテナに接続された集積回路ＩＣを有する身分証明書、ＩＤカード等のようなデータキャリアの加工を高い生産能力を維持しつつ、簡単な構成で実現するするための方法及び装置を提供する。 - 特許庁

To provide a manufacturing method of a semiconductor memory element capable of securing misalignment margin in contact hole formation in an active area even on a high integrated memory element and decreasing junction capacitance and leak current.例文帳に追加

高集積メモリ素子でも活性領域におけるコンタクトホール形成時のミスアラインマージンを確保でき、かつ接合キャパシタンス及び漏れ電流を減少させることができる半導体メモリ素子の製造方法を提供すること。 - 特許庁

In a method for forming a chip from wafer, a die 30 containing an integrated circuit removes a substrate material 32 damaged in a cutting process through selective etching, after the material 32 is separated (cut off) from a wafer with a CO2 laser beam in the cutting process.例文帳に追加

本発明の一実施例によれば、集積回路を含むダイがＣＯ_2レーザによりウェハから分離（切断）された後、この切断プロセスの間に損傷を受けた基板材料を、選択性エッチングプロセスで除去する。 - 特許庁

This method of displaying the capacity of a secondary battery comprises computation of an integrated charging current value for calculating remaining capacity or detection of battery voltage or for detecting the remaining capacity of the secondary battery 3 and display the remaining capacity.例文帳に追加

二次電池の容量表示方法は、充電電流の積算値を演算して残存容量を計算し、あるいは、電池電圧を検出して二次電池３の残存容量を検出して、残存容量を表示する。 - 特許庁

To provide a display method of data for analyzing the cause of an error generated in a logic circuit which can grasp the connectional relation in a logic circuit easily in a short time when a trouble analysis of a semiconductor integrated circuit is executed.例文帳に追加

半導体集積回路の故障解析において、短時間で容易に論理回路の接続関係を把握することができ、論理回路のエラーの発生原因を解析するためのデータの表示方法を提供する。 - 特許庁

To improve junction reliability in a method of manufacturing a component built-in substrate, when a plurality of semiconductor elements to be integrated into the component built-in substrate is uniformly attached by pressure so as to be bonded into an internal layer of a plurality of multilayered circuit boards.例文帳に追加

部品内蔵基板の製造方法に関し、部品内蔵基板に内蔵する複数の半導体素子を均等圧着して複数の多層回路基板の内層に接合させる際の接合信頼性を高める。 - 特許庁

To provide a semiconductor integrated circuit and a test method for enabling an at_speed test at a fundamental clock frequency for data transfer between clock domains in a synchronous divided-by-2 relationship.例文帳に追加

同期した１／２の分周関係にあるクロックドメイン間でのデータ転送に対する基本クロック周波数によるａｔ＿ｓｐｅｅｄテストを行なうことのできる半導体集積回路およびテスト方法を提供する。 - 特許庁

To enable an excellent integrated circuit pattern to be formed when an semiconductor is manufactured by a method wherein a BARL film is made to display its function sufficiently, and the BARL film is improved in bonding properties to a resist film.例文帳に追加

半導体を製造する場合に、ＢＡＲＬ膜の機能が充分発揮される様にすると共にＢＡＲＬ膜とレジスト膜との接合性を改善し、良好な集積回路パターン作成を可能とする。 - 特許庁

To provide a method for transmitting structured meta-data for adopting a unit configuration of a plurality of structured data in an integrated way and transmitting each of the structured meta-data as each unit so as to enhance the transmission efficiency.例文帳に追加

統合可能なように複数の構造化メタデータをユニット化し、各構造化メタデータを各ユニットとして伝送することにより伝送効率を高めることを可能とする構造化メタデータの伝送方法を提供する。 - 特許庁

To provide a method for testing the detection voltage level kept by the voltage detection circuit of the semiconductor voltage detection circuit with a small number of DC measurement units for the semiconductor integrated circuit with a built-in voltage detection function.例文帳に追加

電圧検出機能を内蔵した半導体集積回路において、その半導体集積回路の電圧検出回路が保持する検出電圧レベルを少ないＤＣ測定ユニットで検査する方法を提供する。 - 特許庁

To provide a heat pipe which can be fixed stably with high reproducibility regardless of the diameter of the heat pipe without requiring any fixing jig or solder material, its fixing method, and a stem integrated with heat pipe.例文帳に追加

固定冶具や半田材を必要とせず、ヒートパイプのパイプ径の大小に関わらず安定して再現性良く取り付けることの可能なヒートパイプおよびヒートパイプの取付方法およびヒートパイプ一体型ステムを提供する。 - 特許庁

The method for making an integrated circuit includes formation of an aluminum layer close to a semiconductor wafer, and formation of a photo- resist layer close to the aluminum layer at least a part of it is not covered by the photo-resist layer.例文帳に追加

集積回路の製造方法は、半導体ウエハに隣接してアルミニウム層を形成し、このアルミニウム層に隣接して、アルミニウム層の少なくとも一部が覆われないように、フォトレジスト層を形成することを含む。 - 特許庁

To provide a wiring method capable of reducing an effect of a crosstalk between adjacent wirings in the same wiring layer or between the upper and lower wirings concerning a semiconductor integrated circuit having not less than two wiring layers.例文帳に追加

２層以上の配線層を有する半導体集積回路の同一配線層あるいは上下の配線層間で隣接する配線間のクロストークの影響を低減させることのできる配線方法を提供する。 - 特許庁

To provide a manufacturing method of a field-effect transistor realizing a larger field-effect transistor in a semiconductor integrated circuit, namely, the field-effect transistor having larger electric power and a smaller required space.例文帳に追加

半導体集積回路において、より大形の電界効果トランジスタ、即ち、電力がより大きく所要スペースがより小さい電界効果トランジスタを実現する電界効果トランジスタの製造方法を提供する。 - 特許庁

Compared with a prior manufacturing method, a semiconductor device which is highly integrated can be mass-produced at a low cost and in high throughput, and the production cost per a semiconductor device can be controlled.例文帳に追加

従来の作製方法と比べて、低いコストで、なおかつ高いスループットで高集積化された半導体装置を大量生産することができ、半導体装置一つ当たりの生産コストを抑えることができる。 - 特許庁

The forming method of the bipolar junction transistor capable of being integrated with a CMOS process of this invention forms a base region by adding a mask process and ion implantation process to the CMOS process.例文帳に追加

ＣＭＯＳ工程に統合されることができる本発明のバイポーラ接合トランジスタ形成方法は、ＣＭＯＳ工程でマスク工程及びイオン注入工程を追加することによってベース領域を形成する。 - 特許庁

To provide a method for laying out a semiconductor integrated circuit, in which error free power supply net wiring can be laid out accurately by single layout processing while reducing the total labor for layout.例文帳に追加

１回のレイアウト処理で誤配線のない正確な電源ネット配線をレイアウトすることができ、レイアウト作業での全工数を少なく抑え、ることができる半導体集積回路のレイアウト方法を提供する。 - 特許庁

To provide a sensor having an electrode protection structure and its manufacturing method, wherein an attempt can be made to protect an electrode simply and accurately about various sensors mounted on a board, etc. as an integrated circuit.例文帳に追加

集積回路化されて基板等に実装される各種センサについて、より簡易且つ的確にその電極保護を図ることのできる電極保護構造を有するセンサおよびその製造方法を提供する。 - 特許庁

In a method for manufacturing the hollow shaft having the integrated flange 12 made of the fiber composite material, a plurality of cross roll parts 13 made of a fibrous material are applied to a core 20 inside a shaft part 11.例文帳に追加

繊維複合材製の一体的なフランジ１２を有する中空シャフトの製造方法において、繊維材料で作られた複数の交差巻回部１３が、シャフト部１１の内側のコア２０に適用される。 - 特許庁

To provide a standard cell layout capable of suppressing the leak current without changing the existing processes, a standard cell library thereof, a semiconductor integrated circuit using the standard cell layout and its design method.例文帳に追加

既存のプロセス工程を変更することなくリーク電流を押さえることができるスタンダードセルレイアウト、スタンダードセルライブラリ並びにそのスタンダードセルレイアウトを用いた半導体集積回路及びその設計方法を提供する。 - 特許庁

To connect the electrodes without bringing about short-circuiting between the adjoining electrodes as the connection resistance between the electrodes is made small in the connection method of the anisotropy conductive film and the integrated circuit device using the same.例文帳に追加

異方性導電フィルムおよびこれを用いた集積回路デバイスの接続方法において、電極間の接続抵抗が小さく隣接する電極が短絡を起こすこと無く電極どうしを接続させる。 - 特許庁

This invention relates to a method and a structure of an integrated circuit provided with a first transistor and an embeded carbon nanotube field effect transistor (CNT FET) which is adjacent to and smaller than the first transistor.例文帳に追加

第１トランジスタと、第１トランジスタに近接し、第１トランジスタより小さい寸法の埋め込み炭素ナノチューブ電界効果トランジスタ（ＣＮＴ ＦＥＴ）とを備える集積回路についての方法及び構造である。 - 特許庁

To provide a method for designing a semiconductor integrated circuit for arranging capacity cells necessary and sufficient for the respective circuit modules adjacent to the respective circuit modules without increasing loads of a design flow.例文帳に追加

設計フローの負荷を増大させることなく、それぞれの回路モジュールに必要十分な容量セルを、それぞれの回路モジュールに近接配置することができる半導体集積回路の設計方法を提供する。 - 特許庁

To provide an integrated surface light laser device of a monitor optical detector and its manufacturing method, which is coupled with an automatic output control circuit to precisely control the output of the surface light laser.例文帳に追加

自動出力調節回路と結合して表面光レーザーの出力をより精密に制御することができるモニター用光検出器の一体型表面光レーザー装置およびその製造方法を提供する。 - 特許庁

To provide a layout designing method of a semiconductor integrated circuit which actualizes the suppression of development cost and the shortening of development period, by suppressing the number of mask change to the minimum when a circuit change occurs.例文帳に追加

回路変更が生じた場合に変更マスク数を最小限に抑えることにより、開発コストの抑制および開発期間の短縮を実現する半導体集積回路のレイアウト設計方法を提供する。 - 特許庁

To provide a method of manufacturing a gas diffusion layer integrated membrane electrode assembly, which effectively prevents fibers included in a gas diffusion layer substrate from damaging the membrane electrode assembly.例文帳に追加

この発明は、ガス拡散層基材に含まれる繊維が膜電極接合体を傷つけるのを効果的に防止することができるガス拡散層一体化膜電極接合体の製造方法を提供することを目的とする。 - 特許庁

To provide a semiconductor integrated circuit testing apparatus and a method, capable of acquiring digital waveform data wherein the position on the time base is accurate, when testing a test object device for outputting analog signal.例文帳に追加

アナログ信号を出力する被試験対象デバイスを試験する場合において、時間軸上の位置が正確なデジタル波形データを得ることのできる半導体集積回路試験装置及び方法を提供する。 - 特許庁

The bismuth-containing oxide thin film formed by the method can be used, for example, as a ferroelectric material or a dielectric material in an integrated circuit, and as a superconductor material.例文帳に追加

本発明の方法により作製されるビスマス含有酸化物薄膜は、例えば、集積回路における強誘電体材料または誘電材料として、および超伝導体材料として使用することができる。 - 特許庁

To provide a method for manufacturing a film-integrated resin keytop, which can control potholes called sinks to occur on the resin keytop, can improve productivity, and can reduce manufacturing cost.例文帳に追加

樹脂キートップにひけと呼ばれる窪み部が発生するのを抑制することができるとともに、生産性を向上させ、生産コストを低減することができるフィルム一体型樹脂キートップの製造方法を提供する。 - 特許庁

To provide a semiconductor integrated circuit and a method for processing an address and a command which prevent malfunction by internally ensuring a margin between both signals even when the address and command are simultaneously input.例文帳に追加

本発明は、アドレス及びコマンドが同時に入力されても、内部的に両信号間のマージンを確保することで、誤動作を防止できる半導体集積回路及びそのアドレス／コマンド処理方法を提供する。 - 特許庁

A layout design method of a semiconductor integrated circuit includes: high-speed wiring processing for performing wiring at a first wiring pitch; and normal wiring processing for performing wiring at a second wiring pitch narrower than the first wiring pitch.例文帳に追加

半導体集積回路のレイアウト設計方法は、第１の配線ピッチで配線を行う高速配線処理と、第１の配線ピッチより狭い第２の配線ピッチで配線を行う通常配線処理と、を有する。 - 特許庁

To provide a method for manufacturing a semiconductor integrated circuit wafer having an SiOC (Carbon Doped Silicon Oxide) film as its interlayer insulating film, low in dielectric constant, excellent in adhesion to a metallic film, and free of deterioration or deformation when subjected to CMP.例文帳に追加

低誘電率で、金属膜への密着が良く、ＣＭＰ処理においても変質、変形がない、層間絶縁膜としてＳｉＯＣ膜を有する半導体集積回路ウエハの製造方法を提供する。 - 特許庁

To provide a method for manufacturing a microstructure that is improved in productivity by simplifying a processing stage of forming a desired pattern by using a liquid material, a functional element, an optical element, an integrated circuit, and electronic equipment.例文帳に追加

液状材料を用いて所望パターンを形成する際の処理工程を簡略化し、生産性の向上を図った微細構造物の製造方法、機能性素子、光学素子、集積回路及び電子機器を提供する。 - 特許庁

To provide a step frame of making the most of beautiful surface luster possessed by a stainless steel plate and a painted stainless steel plate by being integrated by mechanical meshing instead of a welding method unavoidable from a surface defect such as a welding scar.例文帳に追加

溶接痕等の表面欠陥が不可避な溶接法に代わる機械的噛合いで一体化することにより、ステンレス鋼板や塗装ステンレス鋼板が有する美麗な表面光沢を活かしたステップフレームを提供する。 - 特許庁

To provide a memory interface control method of an integrated circuit such as an LSI or an FPGA(Field Programmable Gate Array) which can access a memory at an optimum timing by recognizing an access timing suitable for a memory property even if the memory is replaced.例文帳に追加

本発明はＬＳＩやＦＰＧＡ等の集積回路のメモリ・インタフェース制御方式に関し，メモリを置き換えてもメモリの特性に適したアクセス・タイミングを認識して，最適なタイミングでアクセスすることを目的とする。 - 特許庁

To provide a method for manufacturing a DRAM mixture loading semiconductor integrated circuit device in which the difference of the film thickness of the upper electrode of a capacitor is alleviated without reducing a short margin of the upper electrode of the capacitor of the DRAM with a bit line contact.例文帳に追加

ＤＲＡＭ部のキャパシタ上部電極とビットラインコンタクトとのショートマージンが少なくならず、キャパシタ上部電極の膜厚分の段差が緩和されるＤＲＡＭ混載半導体集積回路装置の製造方法を得る。 - 特許庁

To provide the pattern generating device and method capable of easily generating a pattern such as an address complement pattern without a limit in a maximum value of a line address and a row address, and to provide a semiconductor integrated circuit test device.例文帳に追加

行アドレス及び列アドレスの最大値に制限無く、容易にアドレスコンプリメントパターン等のパターンを発生することができるパターン発生装置及び方法並びに半導体集積回路試験装置を提供する。 - 特許庁

To provide a semiconductor integrated circuit capable of detecting a mounting defect without deteriorating input/output characteristics of an input/output terminal, and an inspection method capable of specifying a defective terminal.例文帳に追加

入出力端子の入出力特性を劣化させることなく実装不良の検出を行うことを可能とする半導体集積回路、および、その不良端子の特定を可能とする検査方法を提供する。 - 特許庁

In the method and the apparatus for manufacturing a sleeve printing plate, the flexographic plate is turned by being stuck on and integrated with an outer peripheral surface of the sleeve for the printing, and four-corner positions of the outer edge of the flexographic plate are detected along with the movement of a sealing agent application means.例文帳に追加

印刷用スリーブの外周面にフレキソ印刷版を貼着一体化して回転させると共に、目張り剤塗布手段を移動させながら、フレキソ印刷版外縁の４角位置を検出する。 - 特許庁

To provide a method for producing a high-quality artificial leather base in which an extra fine fiber (A) having a fineness of 0.01-0.5 dtex and a cut length of 2-6 mm and a knitted base fabric (B) are entangled and integrated and which has no lateral bar pattern.例文帳に追加

繊度０．０１〜０．５ｄｔｅｘ、カット長２〜６ｍｍの超極細繊維（Ａ）と編地基布（Ｂ）とが交絡一体化された横段模様のない高品位な人工皮革基体の製造方法を提供する。 - 特許庁

To provide an ISAR(integrated synthetic aperture radar) signal processing method and a device capable of making a hardware resource small- scaled and constant by forming an ISAR image merely by a data process in a required synthetic aperture time or below.例文帳に追加

必要な合成開口時間分以下のデータ処理のみで１枚のＩＳＡＲ画像を形成することでハードウェアリソースを小規模かつ一定にすることができるＩＳＡＲ信号処理方法および装置を得る。 - 特許庁

To provide a forming method of a wiring in an integrated circuit chip or in a mounting system for mounting the chip, which enables the formation of an extremely thin film while controlling the thickness highly precisely for a large area.例文帳に追加

広い面積について、極薄い薄膜を高精度に厚さを制御して、形成することが可能な、集積回路チップ内又は該チップを搭載するための実装系内における配線の形成方法を提供すること。 - 特許庁

A method for manufacture of a pipe body is provided wherein while a metal strip is spirally wound on a surface of an olefin based resin pipe, it is pressed and integrated by a rolling having a plurality of projected pressing points on the surface.例文帳に追加

オレフィン系樹脂管の表面に帯状金属板を螺旋状に巻回被覆しながら、表面に複数個の凸状押圧子を有する転圧ローラーによって押圧一体化することを特徴とする管体の製造方法。 - 特許庁