「integrated method」に関連した英語例文の一覧と使い方(144ページ目) - Weblio英語例文検索

To provide a manufacturing method of a fiber-reinforced resin product capable of easily obtaining even a long length fiber-reinforced resin product, of which the transport to the job site is difficult, on the site as an integrated product.例文帳に追加

現場への輸送が困難な長尺の繊維補強樹脂製品であっても、現場で一体物として容易に得ることができる繊維補強樹脂製品の製造方法を提供する。 - 特許庁

To provide an integrated forming method of a superplasticity material capable of preventing generation of a wrinkle on a surface of a formed part beforehand when integrally forming metal plates of three sheets or more in super plastic forming.例文帳に追加

３枚以上の金属板材を超塑性成形にて一体成形する際に、成形品の表面における皺の発生が未然に防止できる超塑性材料の一体成形方法を提案する。 - 特許庁

To provide a method for producing a seal with conduction members integrated which can suppress the occurrence of burrs even when the conduction members are composed complexly, for example, when the conduction members are dislocated and piled up.例文帳に追加

伝導部材がずれて重ね合わされる場合など、伝導部材が複雑に構成されても、バリの発生を抑制することのできる、伝導部材を一体的に備えたシールの製造方法を提供する。 - 特許庁

To reduce the jitters of a clock signal without increasing the scale of a DLL circuit mounted on a semiconductor integrated circuit as to a phase adjusting method for the DLL circuit.例文帳に追加

本発明は、半導体集積回路に搭載されるＤＬＬ回路の位相調整方法に関し、ＤＬＬ回路の規模を増大することなくクロック信号のジッタを低減することを目的とする。 - 特許庁

To provide a semiconductor integrated circuit capable of increasing a design efficiency with a function for shutting off power supply to a circuit cell, and to provide its design device, method, and program.例文帳に追加

回路セルへの電源供給を遮断する機能を有しながら、設計の効率化を図ることができる半導体集積回路と、その設計装置、設計方法および設計プログラムを提供する。 - 特許庁

To provide a method and device for layout design of a semiconductor integrated circuit, allowing suppression and control of an IR drop amount within a prescribed allowable range without depending on an arrangement tool.例文帳に追加

配置ツールに依存することなくＩＲドロップ量を所定の許容範囲内に抑制・制御することができる半導体集積回路のレイアウト設計方法及びレイアウト設計装置を提供する。 - 特許庁

To provide a layout design method for a semiconductor integrated circuit by which a capacity of a power supply required and sufficient for suppressing noise generation can be disposed near a noise source.例文帳に追加

ノイズの発生源の近傍に、ノイズ発生を抑制するのに必要かつ十分な容量を有する電源容量が配置することが可能な半導体集積回路のレイアウト設計方法を提供する。 - 特許庁

To accurately reflect characteristics of a resistor element, to commonly apply a method for simulating semiconductor integrated circuit to various resistor elements different in length (L) and width (W) and by which accuracy is improved.例文帳に追加

抵抗素子の特性を正確に反映できると共に、それぞれ異なる長さ（Ｌ）および幅（Ｗ）を有する多様な抵抗素子に共通に適用でき、かつ正確度が高くなるようにする。 - 特許庁

To provide a method for manufacturing a composite molding by which a plate-like member is inserted into an injection molding mold without forming a through hole and a thermoplastic resin is freely integrated.例文帳に追加

板状部材に貫通穴などを設けることなく射出成形金型にインサートすることができ、自由に熱可塑性樹脂を一体化することができる複合成形品の製造方法を提供する。 - 特許庁

To provide a testing method for a printed circuit board capable of testing continuity between an integrated circuit and the printed circuit board in a short time, and capable of facilitating generation of a test signal.例文帳に追加

本発明は、集積回路とプリント回路板との接続性の試験を短時間で行うことができ、テスト信号の生成が容易となるプリント回路板の試験方法を提供することを目的とする。 - 特許庁

To provide a semiconductor integrated circuit and a layout method thereof such that the factor of a decrease in yield such as variance in film thickness after CMP which is caused in a manufacturing process can be removed in a stage of designing.例文帳に追加

製造工程で生じるＣＭＰ後の膜厚ばらつき等の歩留まり低下要因を設計段階で取り除くことができる半導体集積回路及びそのレイアウト方法を提供する。 - 特許庁

To provide a probe card which enables to use probe pins in the shape of a horizontal type cantilever on the occasion of performing continuity inspection of an integrated circuit having a plurality of electrodes arranged in grid disposition, and a method for manufacturing the same.例文帳に追加

複数の電極がグリッド配置された集積回路を導通検査する際に水平型カンチレバー形状のプローブピンを使用することができるプローブカードおよびその製造方法を提供する。 - 特許庁

To forward launch a bridge girder integrated with an existing construction block, by supporting the weight of a construction block, in which concrete is newly placed, by a simple structure, in a launching erection method for a concrete girder.例文帳に追加

コンクリート桁の押し出し架設方法において、新たにコンクリートが打設された施工ブロックの重量を簡単な構造で支持し、既設の施工ブロックと一体となった橋桁を前方に押し出す。 - 特許庁

To provide an image forming apparatus which is low in cost and simple in composition and identifies replacement parts and to provide an identifying device, a semiconductor integrated device for identification, and an identifying method.例文帳に追加

低コストで且つ簡素な構成で交換部品を識別することが可能な画像形成装置、識別装置、識別用半導体集積装置及び識別方法を提供することを目的としている。 - 特許庁

To provide a method and an apparatus for automatically disposing cells for a semiconductor integrated circuit in which, when disposing cells of different manufacturing steps while mixing them, the cells are disposed without expanding the area, and a program therefor.例文帳に追加

製造工程の異なるセルを混在して配置する場合に、面積を大きくせずに配置する半導体集積回路のセル自動配置方法、自動配置装置、及びそれらのプログラムを提供する。 - 特許庁

To allow electrical characteristic inspection for a semiconductor integrated circuit using a Kelvin contact method to be conducted in a pre-process without obstructing the reduction in size of a semiconductor chip nor complicating circuit design.例文帳に追加

半導体チップの小型化を妨げたり、回路設計を煩雑にしたりすることなく、前工程においてケルビンコンタクト法を用いた半導体集積回路の電気特性検査を行うことを可能とする。 - 特許庁

To provide an endpoint sharing system and a data transfer method, for connecting a server and a storage device by PCIe to increase the speed of data transfer between a specific server among a plurality of servers and integrated endpoints.例文帳に追加

サーバと記憶装置をＰＣＩｅで接続し、複数のサーバの中の特定のサーバと統合エンドポイントの間のデータ転送の高速化を図ったエンドポイント共有システムおよびデータ転送方法を得ること。 - 特許庁

To provide a layout designing device that can make parasitic capacitance, generated between internal wiring and a power supply terminal of a functional macro, small; and to provide a layout designing method for a semiconductor integrated circuit.例文帳に追加

機能マクロの内部配線と電源端子との間に生じる寄生容量を小さくすることができる半導体集積回路のレイアウト設計装置及びレイアウト設計方法を提供する。 - 特許庁

To provide a design method and design device of a semiconductor integrated circuit for minimizing power consumption in a clock signal part while minimizing a clock skew under manufacturing variation and to provide a computer program.例文帳に追加

製造バラつきの下で、クロックスキューの最小化しつつ、クロック信号部での消費電力を最小化する半導体集積回路の設計方法、設計装置および、コンピュータプログラムを提供する。 - 特許庁

To provide a test circuit and a test method of a semiconductor integrated circuit, by which macro and the like of a test object can be tested without adding an external connection pin for a test which is necessary for a test.例文帳に追加

テスト時に必要となるテスト用の外部接続ピンを追加することなく、テスト対象のマクロ等をテストすることができる半導体集積回路のテスト回路およびテスト方法を提供する。 - 特許庁

To provide a semiconductor integrated circuit and a power gating control method for performing power gating control, by only a fixed small number of wiring lines, regardless of the number of function blocks to be mounted.例文帳に追加

搭載される機能ブロックの個数によらず、一定数の少数の配線のみでパワーゲーティング制御を行うことのできる半導体集積回路およびパワーゲーティング制御方法を提供する。 - 特許庁

To provide a video-recording/playback apparatus and method thereof, in which a start time can be settled within a fixed time by changing processing when starting a storage medium integrated drive and a separable drive.例文帳に追加

番記憶媒体一体ドライブと分離可能ドライブの起動時の処理を変えることで、起動時間を一定時間内に抑えることのできる録画再生装置およびその方法を提供する。 - 特許庁

To provide a conductive thermosetting resin composition which enables component mounting by a reflow process since solder is melted and integrated, and has good storage stability at room temperature, and a method for producing the same.例文帳に追加

はんだが溶融一体化してリフロープロセスによる部品実装が可能であり、且つ室温での保存安定性が良好な導電性の熱硬化性樹脂組成物およびその製造方法を提供する。 - 特許庁

To provide an automatic wiring method of a semiconductor integrated circuit and so on, in which optimum wiring positions capable of securing a signal transmission characteristic can be determined even in the case of connecting signal wires to many ports.例文帳に追加

信号配線を多数のポートに接続する場合であっても信号の伝送特性を確保できる最適な配線位置を決定可能な半導体集積回路の自動配線方法等を提供する。 - 特許庁

To provide a method of inexpensively manufacturing a semiconductor integrated circuit equipped with a high-withstand voltage MOS transistor having a high operating withstand voltage at any time when either a high gate voltage or a low gate voltage is applied.例文帳に追加

高ゲート電圧時においても低ゲート電圧時においても高い動作時耐圧を有する高耐圧ＭＯＳトランジスタを備えた半導体集積回路を低コストで製造する方法を提供する。 - 特許庁

To provide a method for producing an aluminum composite body, which easily and inexpensively provides the aluminum composite body in which an aluminum porous sintered compact having high porosity and homogeneity, and foil or a plate of aluminum are integrated.例文帳に追加

高気孔率の均質なアルミニウム多孔質焼結体と、アルミニウムの箔または板とが一体化された複合体を、容易かつ安価に得ることができるアルミニウム複合体の製造方法を提供する。 - 特許庁

DEBUGGING SYSTEM, SEMICONDUCTOR INTEGRATED CIRCUIT, DEBUGGING METHOD OF THE CIRCUIT, DEBUGGING PROGRAM FOR THE CIRCUIT AND COMPUTER-READABLE RECORDING MEDIUM HAVING THE DEBUGGING PROGRAM FOR THE CIRCUIT RECORDED THEREON例文帳に追加

デバッグシステム、半導体集積回路、半導体集積回路のデバッグ方法、半導体集積回路のデバッグプログラム、及び半導体集積回路のデバッグプログラムを記録したコンピュータ読み取り可能な記録媒体 - 特許庁

To provide a structure of a semiconductor device having a fuse circuit which can be highly integrated and does not increase a production cost, its manufacturing method, and a laser device appropriate to cut such a fuse.例文帳に追加

高集積化が容易で製造コストが増加しないヒューズ回路を有する半導体装置の構造及びその製造方法、並びに、このようなヒューズの切断に適したレーザ装置を提供する。 - 特許庁

To provide an image processor including processing for forming three-dimensional display image data in a form that a virtual dress is put on an object, and an image processing method and a semiconductor integrated circuit.例文帳に追加

被写体に対して仮想衣服を装着した態様の３次元の表示画像データを形成する処理を含む画像処理装置、画像処理方法、及び半導体集積回路を提供する。 - 特許庁

To provide a bonding pad arrangement position deciding method which makes it possible to perform the floor plan for an integrated circuit having high area efficiency and improves the minimization of a chip area and the efficiency of a mask layout.例文帳に追加

面積効率の高い集積回路のフロアプランを行うことを可能とし、チップ面積の最小化とマスクレイアウトの効率改善を図ったボンディングパッドの配置位置決定方法を提供すること。 - 特許庁

A method of inspecting and calibrating a component for inspecting a printed board and an integrated circuit includes a camera (10) for creating an image of a precision pattern mask (Fig.4) placed on a transparent reticle (20) is disclosed.例文帳に追加

透明な焦点板（２０）の上に設置された精密パターン・マスク（図４）の画像を作成するためのカメラ（１０）を含む、プリント基板および集積回路を検査するための部品検査および校正方法。 - 特許庁

To provide a semiconductor integrated circuit and its manufacturing method which has simple processes and an MIS surge protector, capable of absorbing a large amount of energy sufficient to effectively protect circuit elements as a protective element.例文帳に追加

製造工程が簡単で、回路素子を効果的に保護できる大量のエネルギーが吸収可能なＭＩＳサージプロテクタを保護素子とする半導体集積回路およびその製造方法を提供すること。 - 特許庁

To enable a method for job management in an HPC environment to include a process for determining an unallocated subset from a plurality of HPC nodes, with each of the unallocated HPC nodes comprising an integrated fabric.例文帳に追加

ＨＰＣ環境におけるジョブ管理の方法は、複数のＨＰＣノードから非割り当て部分集合を判定する工程を含み、非割り当てＨＰＣノードの各々は統合ファブリックを備える。 - 特許庁

To provide an improvement method for determining the placement of sub-resolution imaging assisting bars to reduce the proximity effects when imaging isolated and dense masking features for integrated circuit microlithography.例文帳に追加

集積回路マイクロリソグラフィ用の孤立および密集マスキング・フィーチャを結像する場合に、近接効果を低減するために、サブレゾルーション結像補助バーの配置を決めるための改良方法を提案する。 - 特許庁

To provide an integrated thin film solar battery along with its manufacturing method, capable of improving fitting strength of the connection between a first electrode layer and a second electrode layer for a lower contact resistance.例文帳に追加

第１電極層と第２電極層との接続部の付着強度を向上し、接触抵抗を低減することができる集積型薄膜太陽電池およびその製造方法を提供する。 - 特許庁

OVERSAMPLING FIR FILTER, CONTROL METHOD FOR THE SAME AND SEMICONDUCTOR INTEGRATED CIRCUIT HAVING THE SAME例文帳に追加

オーバサンプリングＦＩＲフィルタ、オーバサンプリングＦＩＲフィルタの制御方法、およびオーバサンプリングＦＩＲフィルタを有する半導体集積回路、オーバサンプリングＦＩＲフィルタでフィルタリングされたデータを送信する通信システム - 特許庁

To provide a method of efficiently insulating and separating a transparent electrode layer without damaging an insulating primary layer, and to improve output characteristics and reliability of an integrated thin-film photoelectric converting device.例文帳に追加

絶縁性下地層にダメージを与えることなく効率よく透明電極層を絶縁分離する方法、集積型薄膜光電変換装置の出力特性および信頼性を向上する。 - 特許庁

To provide a method of designing an integrated circuit capable of more easily introducing more proper measures against a crosstalk noise and a design supporting device for supporting its design.例文帳に追加

各種集積回路の設計に際して、より適切なクロストークノイズ対策をより容易に行うことのできる集積回路の設計方法及び同設計を支援する設計支援装置を提供する。 - 特許庁

To provide a semiconductor integrated circuit of thin film transistors (TFT), including high breakdown voltage TFTs and high speed operable TFTs, and a method for fabricating such a circuit.例文帳に追加

薄膜トランジスタ（ＴＦＴ）の回路において、高耐圧のＴＦＴと高速動作が可能なＴＦＴを有する半導体集積回路およびそのような回路を作製するための方法を提供する。 - 特許庁

To provide a method for separating a panel capable of efficiently separating the panel integrated with a chassis while suppressing the deformation thereof in order to effectively utilize the display panel of a flat display.例文帳に追加

フラットディスプレイの表示パネルを有効利用すべく、シャーシと一体となった表示パネルを、変形を抑制しつつ効率的に分離することのできるパネル分離方法を提供することを課題とする。 - 特許庁

To provide a method and a device which can collectively offer practical and useful multilateral integrated information about a commodity to a user plans to purchase the commodity having an inherent name.例文帳に追加

固有名称を有する商品の購入を予定している利用者に、その商品に関する実利的且つ有益な多角的総合情報をまとめて提示できる方法と装置を提供する。 - 特許庁

To provide a method for recovering metal from a metal-containing product, which can efficiently recover metal from a metal-containing product in which a silica-containing epoxy resin hardened material and the metal are integrated.例文帳に追加

シリカを含有するエポキシ樹脂硬化物と金属とが一体化された金属含有品から金属を効率良く回収することができる金属含有品からの金属の回収方法を提供する。 - 特許庁

To provide a voltage converting method of a semiconductor integrated circuit device capable of suppressing the fluctuations of internal power supply potential even when externally applied power supply potential fluctuates.例文帳に追加

この発明は、外部から印加される電源電位が変動しても、内部電源電位の変動を抑制できる半導体集積回路装置の電圧変換方法を提供しようとするものである。 - 特許庁

To provide a solar cell integrated type roof material capable of integrating a silicon solar cell module of high power generation efficiency with a steel plate roof material and simplifying construction, and a method of manufacturing the same.例文帳に追加

発電効率の高いシリコン太陽電池モジュールの鋼板屋根材への一体化を図り、施工の簡便化を図り得る太陽電池一体型屋根材及びその製造方法を提供する。 - 特許庁

In this method for delay adjustment, a delay value and skew prior to delay adjustment are calculated under each of the plurality of process conditions of a semiconductor integrated circuit on the basis of layout information ( a step ST1).例文帳に追加

本発明の遅延調整方法は、まず、レイアウト情報にもとづいて、半導体集積回路の複数のプロセス条件ごとに、遅延調整前の遅延値およびスキューを求める（ステップＳＴ１）。 - 特許庁